JP5900171B2 - デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 - Google Patents

デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 Download PDF

Info

Publication number
JP5900171B2
JP5900171B2 JP2012130254A JP2012130254A JP5900171B2 JP 5900171 B2 JP5900171 B2 JP 5900171B2 JP 2012130254 A JP2012130254 A JP 2012130254A JP 2012130254 A JP2012130254 A JP 2012130254A JP 5900171 B2 JP5900171 B2 JP 5900171B2
Authority
JP
Japan
Prior art keywords
clock signal
duty ratio
phase
signal
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012130254A
Other languages
English (en)
Other versions
JP2013255134A (ja
Inventor
雅也 木船
雅也 木船
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012130254A priority Critical patent/JP5900171B2/ja
Priority to US13/907,388 priority patent/US8797076B2/en
Publication of JP2013255134A publication Critical patent/JP2013255134A/ja
Application granted granted Critical
Publication of JP5900171B2 publication Critical patent/JP5900171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Description

本発明は、デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法に関する。
各ゲートが直列接続され入力信号の遅延時間の微調整を行うための第1のゲート群と、該第1のゲート群のうち特定のゲートの出力側に第1のスイッチ手段を介して接続される負荷容量と、第1のゲート群の出力側に第2のスイッチ手段を介して接続され入力信号の遅延時間の粗調整を行うための第2のゲート群と、第1のゲート群のうち特定のゲートの出力側に接続される負荷容量及び第2のゲート群のゲート段数を調整することにより入力信号の遅延時間を調整するように第1、第2のスイッチ手段を制御する制御手段とを有する遅延調整回路が知られている(例えば、特許文献1参照)。
特開2001−217694号公報
本発明の目的は、クロック信号のデューティ比を補正することができるデューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法を提供することである。
デューティ比補正回路は、第1のクロック信号を入力し、前記第1のクロック信号の立ち上がりエッジのタイミング毎にレベル反転する第2のクロック信号及び前記第1のクロック信号の立ち下がりエッジのタイミング毎にレベル反転する第3のクロック信号を出力する分周器と、前記第2のクロック信号と第3のクロック信号とを第1の重み付け係数を用いて位相補間することにより第4のクロック信号を生成し、前記第3のクロック信号と前記第2のクロック信号の反転信号とを第2の重み付け係数を用いて位相補間することにより第5のクロック信号を生成する位相補間器と、前記第4のクロック信号及び前記第5のクロック信号の排他的論理和信号を第6のクロック信号として出力する逓倍器とを有する。
クロック信号のデューティ比を補正することができる。
図1(A)は第1の実施形態によるダブルエッジ装置の構成例を示す図であり、図1(B)は図1(A)のダブルエッジ装置の処理例を示すタイミングチャートである。 図2は、クロック信号の例を示すタイムチャートである。 図3は、デューティ比補正回路103がない場合のタイミングチャートである。 図4(A)は第1の実施形態による他のダブルエッジ装置の構成例を示す図であり、図4(B)は図4(A)のダブルエッジ装置の処理例を示すタイミングチャートである。 図5は、図4(A)のデューティ比補正回路の構成例を示す図である。 図6は、図5のデューティ比補正回路の処理例を示すタイミングチャートである。 図7(A)〜(C)は、クロック信号の位相を示す図である。 図8は、図5の分周器の構成例を示す図である。 図9(A)は図5の位相補間器内の位相補間ユニットの構成例を示す図であり、図9(B)は図9(A)の位相補間ユニットの動作を説明するためのタイムチャートである。 図10は、重み付け係数に応じた合成信号を示す波形図である。 図11(A)は図5の位相補間器の構成例を示す図であり、図11(B)は図9(A)の位相補間ユニットのより具体的な構成例を示す回路図である。 図12(A)〜(D)は、図5の逓倍器の構成例を示す回路図である。 図13は、図5の位相補間器の誤差によりスキューエラーが発生する例を示すタイミングチャートである。 図14は、第2の実施形態によるデューティ比補正回路の構成例を示す図である。 図15は、第3の実施形態によるデューティ比補正回路の構成例を示す図である。 図16は、図15のデューティ比補正回路の処理例を示すタイミングチャートである。 図17は、第4の実施形態によるデューティ比補正回路の構成例を示す図である。 図18(A)は図17のデューティ比検出回路及び位相コード変換部の構成例を示す図であり、図18(B)はクロック信号の例を示す電圧波形図である。 図19は、図18(A)の位相コードテーブルの例を示す図である。 図20は、図17のデューティ比検出回路及び位相コード変換部の他の構成例を示す図である。
(第1の実施形態)
図1(A)は第1の実施形態によるダブルエッジ装置の構成例を示す図であり、図1(B)は図1(A)のダブルエッジ装置の処理例を示すタイミングチャートである。ダブルエッジ装置は、デューティ比補正回路103及びコンパレータ101,102を有する。デューティ比補正回路103は、クロック信号CLK1を入力し、クロック信号CLK1のデューティ比を補正し、クロック信号CLK11を出力する。デューティ比は、クロック信号のハイレベル期間をクロック信号の周期で割った値である。
図2は、クロック信号CLK1及びCLK11の例を示すタイムチャートである。クロック信号CLK1は、デューティ比が例えば70%である。クロック信号CLK11は、デューティ比が50%である。デューティ比補正回路103は、クロック信号CLK1のデューティ比を補正して、デューティ比が50%のクロック信号CLK11を生成する。クロック信号CLK1は、デューティ比が50%であることが好ましいが、クロック信号生成回路又はバッファ内のpチャネル電界効果トランジスタ及びnチャネル電界効果トランジスタの動作速度(サイズ)の製造ばらつき等により、デューティエラーERが発生し、デューティ比が50%にならないことがある。例えば、pチャネル電界効果トランジスタの動作速度がnチャネル電界効果トランジスタの動作速度よりも遅い場合には、クロック信号CLK1のデューティ比は50%より小さくなる。これに対し、nチャネル電界効果トランジスタの動作速度がpチャネル電界効果トランジスタの動作速度よりも遅い場合には、クロック信号CLK1のデューティ比は50%より大きくなる。
図1(B)において、データDTは、種々のデータ遷移パターンを重ねて示したものである。コンパレータ101は、タイミングt1において、クロック信号CLK11の立ち上がりエッジに同期して、データDTがコモン電圧より高いときにはハイレベルをラッチしてデータDT1を出力し、データDTがコモン電圧より低いときにはローレベルをラッチしてデータDT1を出力する。コンパレータ102は、タイミングt2において、クロック信号CLK11の立ち下がりエッジに同期して、データDTがコモン電圧より高いときにはハイレベルをラッチしてデータDT2を出力し、データDTがコモン電圧より低いときにはローレベルをラッチしてデータDT2を出力する。コンパレータ101及び102は、ダブルエッジ回路であり、クロック信号CLK11の立ち上がりエッジ及び立ち下がりエッジの両方のタイミングt1及びt2に同期して処理する。クロック信号CLK11はデューティ比が50%に補正されているので、クロック信号CLK11の立ち上がりエッジタイミングt1及び立ち下がりエッジタイミングt2は、データDTのレベル安定期間に位置する。これにより、正しいデータDT1及びDT2を再生することができる。
図3は、デューティ比補正回路103がなく、コンパレータ101及び102がクロック信号CLK1に同期して動作する場合のタイミングチャートである。クロック信号CLK1は、デューティ比が例えば70%であり、ハイレベル期間がローレベル期間よりも長い。このため、クロック信号CLK1の立ち上がりエッジタイミングt1は、データDTのレベル安定期間に位置するが、クロック信号CLK1の立ち下がりエッジタイミングt2は、データDTのレベル不安定期間に位置してしまう。コンパレータ101は、タイミングt1において、クロック信号CLK1の立ち上がりエッジに同期して、データ安定期間で、データDTがコモン電圧より高いときにはハイレベルをラッチし、データDTがコモン電圧より低いときにはローレベルをラッチし、安定したデータDT1を出力することができる。これに対し、コンパレータ102は、タイミングt2において、クロック信号CLK1の立ち下がりエッジに同期して、データDTのレベル不安定期間で、データDTがコモン電圧より高いときにはハイレベルをラッチし、データDTがコモン電圧より低いときにはローレベルをラッチし、不安定なデータDT2を出力し、データエラー率が増加してしまう。
以上のように、デューティ比補正回路103を設け、クロック信号のデューティ比を補正することにより、安定したデータDT1及びDT2を出力し、データエラー率を低減することができる。
図4(A)は第1の実施形態による他のダブルエッジ装置の構成例を示す図であり、図4(B)は図4(A)のダブルエッジ装置の処理例を示すタイミングチャートである。ダブルエッジ装置は、デューティ比補正回路103及びコンパレータ101,102を有する。デューティ比補正回路103は、相互に位相が反転した差動クロック信号CLK1及びCLK2を入力し、差動クロック信号CLK1及びCLK2のデューティ比を補正し、相互に位相が反転した差動クロック信号CLK11及びCLK12を出力する。差動クロック信号CLK1及びCLK2のデューティ比が50%でなくても、差動クロック信号CLK11及びCLK12のデューティ比は50%に補正される。コンパレータ101は、タイミングt1において、クロック信号CLK11の立ち上がりエッジに同期して、データDTがコモン電圧より高いときにはハイレベルをラッチしてデータDT1を出力し、データDTがコモン電圧より低いときにはローレベルをラッチしてデータDT1を出力する。コンパレータ102は、タイミングt2において、クロック信号CLK12の立ち上がりエッジに同期して、データDTがコモン電圧より高いときにはハイレベルをラッチしてデータDT2を出力し、データDTがコモン電圧より低いときにはローレベルをラッチしてデータDT2を出力する。コンパレータ101及び102は、ダブルエッジ回路であり、クロック信号CLK11の立ち上がりエッジ及び立ち下がりエッジの両方のタイミングt1及びt2に同期して処理する。差動クロック信号CLK11及びCLK12はデューティ比が50%に補正されているので、クロック信号CLK11及びCLK12のエッジタイミングt1及びt2は、データDTのレベル安定期間に位置する。これにより、正しいデータDT1及びDT2を再生することができる。
図5は図4(A)のデューティ比補正回路103の構成例を示す図であり、図6は図5のデューティ比補正回路103の処理例を示すタイミングチャートである。図7(A)はクロック信号CLK1及びCLK2の位相を示す図であり、図7(B)はクロック信号θ0〜θ3の位相を示す図であり、図7(C)はクロック信号φ0〜φ3の位相を示す図である。図1(A)のデューティ比補正回路103の構成も、図5のデューティ比補正回路103の構成と同様である。
デューティ比補正回路103は、分周器501、位相補間器502及び逓倍器503を有する。分周器501は、差動クロック信号CLK1及びCLK2を分周し、分周したクロック信号θ0〜θ3を出力する。
図8は、図5の分周器501の構成例を示す図である。分周器501は、コンパレータ801及び802を有する。コンパレータ801は、図6に示すように、クロック信号CLK1の立ち上がりエッジのタイミング毎にレベル反転する差動クロック信号θ0及びθ2を出力する。コンパレータ802は、図6に示すように、クロック信号CLK2の立ち上がりエッジのタイミング毎(クロック信号CLK1の立ち下がりエッジのタイミング毎)にレベル反転する差動クロック信号θ1及びθ3を出力する。分周器501は、差動クロック信号CLK1及びCLK2を2分周し、クロック信号θ0〜θ3を出力する。クロック信号θ0〜θ3の周波数は、クロック信号CLK1,CLK2の周波数の1/2である。
図7(A)に示すように、クロック信号CLK1の位相は0[rad]、クロック信号CLK2の位相はπ[rad]である。ここで、クロック信号CLK1のデューティ比は、例えば図6に示すように20%である。図7(B)に示すように、クロック信号θ0の位相は0[rad]、クロック信号θ2の位相はπ[rad]である。ここで、仮に、クロック信号CLK1のデューティ比が50%である場合には、クロック信号θ1の位相はπ/2[rad]、クロック信号θ3の位相は3π/2[rad]になる。しかし、クロック信号CLK1のデューティ比が50%より小さい場合には、図7(B)に示すように、クロック信号θ1の位相はπ/2[rad]より小さくなり、クロック信号θ3の位相は3π/2[rad]より小さくなる。クロック信号θ0及びθ2は、相互に位相が反転した差動クロック信号である。クロック信号θ1及びθ3は、相互に位相が反転した差動クロック信号である。
図5において、位相補間器502は、位相コードPHに応じて、クロック信号θ0〜θ3を位相補間し、クロック信号φ0〜φ3を生成する。位相コードPHは、重み付け係数に対応し、例えば1/2の値である。
図7(C)に示すように、位相補間器502は、クロック信号θ0及びθ1を位相補間し、クロック信号φ0を生成する。具体的には、位相補間器502は、クロック信号θ0に「1/2」の重み付け係数を乗算し、クロック信号θ1に「1/2」の重み付け係数を乗算し、それらを加算し、クロック信号φ0を生成する。
また、位相補間器502は、クロック信号θ1及びθ2を位相補間し、クロック信号φ1を生成する。具体的には、位相補間器502は、クロック信号θ1に「1/2」の重み付け係数を乗算し、クロック信号θ2に「1/2」の重み付け係数を乗算し、それらを加算し、クロック信号φ1を生成する。
また、位相補間器502は、クロック信号θ2及びθ3を位相補間し、クロック信号φ2を生成する。具体的には、位相補間器502は、クロック信号θ2に「1/2」の重み付け係数を乗算し、クロック信号θ3に「1/2」の重み付け係数を乗算し、それらを加算し、クロック信号φ2を生成する。
また、位相補間器502は、クロック信号θ3及びθ0を位相補間し、クロック信号φ3を生成する。具体的には、位相補間器502は、クロック信号θ3に「1/2」の重み付け係数を乗算し、クロック信号θ0に「1/2」の重み付け係数を乗算し、それらを加算し、クロック信号φ3を生成する。
生成された4相クロック信号φ0〜φ3は、相互に位相がπ/2[rad]ずつずれたクロック信号になる。位相補間器502は、クロック信号CLK1のデューティ比が50%でなくても、常に、相互に位相がπ/2[rad]ずつずれたクロック信号φ0〜φ3を生成することができる。また、位相補間器502は、分周器501により生成された低周波数のクロック信号θ0〜θ3に対して位相補間を行うことにより、周波数帯域制限を緩和することができ、高速動作が可能になる。
図5において、逓倍器503は、図6に示すように、クロック信号φ0及びφ1の排他的論理和信号をクロック信号CLK11として出力し、クロック信号φ2及びφ3の排他的論理和信号をクロック信号CLK12として出力する。クロック信号CLK11及びCLK12は、相互に位相が反転した差動信号である。結果として、逓倍器503は、クロック信号φ0〜φ3を2逓倍したクロック信号CLK11及びCLK12を生成することができる。クロック信号CLK11及びCLK12の周波数は、クロック信号φ0〜φ3の周波数の2倍であり、クロック信号CLK1及びCLK2の周波数と同じである。図7(C)に示したように、クロック信号φ0及びφ1の位相差はπ/2[rad]であり、クロック信号φ2及びφ3の位相差はπ/2[rad]であるので、差動クロック信号CLK11及びCLK12のデューティ比は、必ず50%になる。
以上のように、分周器501はクロック信号の周波数を低下させ、位相補間器502は低周波数のクロック信号θ0〜θ3に対して位相補間を行うことにより周波数帯域制限を緩和することができ、逓倍器503はクロック信号を基の周波数に戻す。これにより、デューティ比補正回路103は、差動クロック信号CLK1及びCLK2のデューティ比を補正し、デューティ比が50%の差動クロック信号CLK11及びCLK12を生成することができる。
なお、図1(A)のデューティ比補正回路103の場合には、クロック信号CLK2、θ2、θ3、φ2、φ3、CLK12は不要である。
図9(A)は図5の位相補間器502内の位相補間ユニットの構成例を示す図であり、図9(B)は図9(A)の位相補間ユニットの動作を説明するためのタイムチャートである。位相補間ユニットは、4個の入力端子A0〜A3及び2個の出力端子B0,B1を有する。入力端子A0にクロック信号θ0を入力し、入力端子A2にクロック信号θ2を入力し、入力端子A1にクロック信号θ1を入力し、入力端子A3にクロック信号θ3を入力すると、出力端子B0からクロック信号φ0が出力され、出力端子B1からクロック信号φ2が出力される。
電圧電流変換回路301は、差動入力端子A0及びA2に入力される差動クロック信号θ0及びθ2を電圧から電流に変換し、容量303及び304に出力する。これにより、図9(B)に示すような三角波の信号SA等を生成することができる。差動増幅器307は、容量303及び304に蓄積された信号SA等を重み付け係数wで増幅し、信号w×SA及びその位相反転信号を出力する。重み付け係数wは、図5の位相コードPHに対応し、1/2である。
電圧電流変換回路302は、差動入力端子A1及びA3に入力される差動クロック信号θ1及びθ3を電圧から電流に変換し、容量305及び306に出力する。これにより、図9(B)に示すような三角波の信号SB等を生成することができる。差動増幅器308は、容量305及び306に蓄積された信号SB等を重み付け係数1−wで増幅し、信号(1−w)×SB及びその位相反転信号を出力する。
コンパレータ309は、差動増幅器307及び308の出力信号を合成した信号SC等を入力する。信号SCは、信号w×SA及び信号(1−w)×SBが合成された信号であり、w×SA+(1−w)×SBで表わされる。コンパレータ309は、2個の入力信号の比較結果に応じた信号φ0及びその論理反転信号φ2を出力端子B0及びB1に出力する。コンパレータ309は、2個の入力信号のうちの一方の信号が他方の信号に対して大きいときにはハイレベルの信号φ0を出力端子B0に出力し、小さいときにはローレベルの信号φ0を出力端子B0に出力する。すなわち、コンパレータ309は、入力信号SCを矩形波の信号φ0に変換して出力する。
図10は、重み付け係数wに応じた合成信号SCを示す波形図である。重み付け係数wが0のときには、合成信号SCは信号SAと同じ信号になる。重み付け係数wが1のときには、合成信号SCは信号SBと同じ信号になる。重み付け係数wが1/2のときには、合成信号SCは信号SA及びSBの中間の位相になる。
図11(A)は、図5の位相補間器502の構成例を示す図である。位相補間ユニット1101及び1102は、それぞれ、図9(A)の構成を有し、4個の入力端子A0〜A3及び2個の出力端子B0,B1を有し、位相コードPHを入力する。位相補間ユニット1101は、入力端子A0にクロック信号θ0を入力し、入力端子A1にクロック信号θ1を入力し、入力端子A2にクロック信号θ2を入力し、入力端子A3にクロック信号θ3を入力し、出力端子B0からクロック信号φ0を出力し、出力端子B1からクロック信号φ2を出力する。位相補間ユニット1102は、入力端子A0にクロック信号θ3を入力し、入力端子A1にクロック信号θ0を入力し、入力端子A2にクロック信号θ1を入力し、入力端子A3にクロック信号θ2を入力し、出力端子B0からクロック信号φ1を出力し、出力端子B1からクロック信号φ3を出力する。
図11(B)は、図9(A)の位相補間ユニットのより具体的な構成例を示す回路図である。電流デジタルアナログ変換器440では、pチャネル電界効果トランジスタ441及びスイッチ442の直列接続回路が複数組み並列に接続される。トランジスタ441のゲートは、固定バイアス電位ノードに接続される。位相コードPHに応じて、複数のスイッチ442がオン又はオフする。電流デジタルアナログ変換器440は、位相コードPHに応じた重み付け係数w0〜w3のアナログ電流を回路421〜424に出力する。
重み付け係数w0の回路421は、電界効果トランジスタ431〜433を有する。pチャネル電界効果トランジスタ431は、ソースが電源電位ノードに接続され、ゲートがドレインに接続される。nチャネル電界効果トランジスタ432は、ドレインがトランジスタ431のドレインに接続され、ゲートが電流デジタルアナログ変換器440の出力端子に接続され、ソースがグランド電位ノードに接続される。nチャネル電界効果トランジスタ433は、ドレイン及びゲートが電流デジタルアナログ変換器440の出力端子に接続され、ソースがグランド電位ノードに接続される。
重み付け係数w1〜w3の回路422〜424は、重み付け係数w0の回路421と同様の構成を有し、電流デジタルアナログ変換器440から重み付け係数w1〜w3のアナログ電流を入力する。回路421〜424は、重み付け係数w0〜w3の電圧を電圧電流変換回路401〜404に出力する。
素子451〜457をノードN1及びN2に接続することにより、ノードN1及びN2の信号波形の中心電圧を所望のレベルとし、同時にノードN1及びN2は容量性ノードになる。ノードN1は抵抗454及び容量456を介してグランド電位ノードに接続され、ノードN2は抵抗455及び容量457を介してグランド電位ノードに接続される。
電圧電流変換回路401は、電界効果トランジスタ411〜416を有する。pチャネル電界効果トランジスタ415は、ソースが電源電位ノードに接続され、ゲートが回路421内のpチャネル電界効果トランジスタ431のドレインに接続される。nチャネル電界効果トランジスタ416は、ソースがグランド電位ノードに接続され、ゲートが回路421内のトランジスタ433のドレインに接続される。pチャネル電界効果411は、ソースがトランジスタ415のドレインに接続され、ゲートが入力端子A0に接続され、ドレインがノードN1に接続される。nチャネル電界効果トランジスタ412は、ドレインがノードN1に接続され、ゲートが入力端子A0に接続され、ソースがトランジスタ416のドレインに接続される。pチャネル電界効果413は、ソースがトランジスタ415のドレインに接続され、ゲートが入力端子A2に接続され、ドレインがノードN2に接続される。nチャネル電界効果トランジスタ414は、ドレインがノードN2に接続され、ゲートが入力端子A2に接続され、ソースがトランジスタ416のドレインに接続される。
電圧電流変換回路402〜404は、電圧電流変換回路401と同様の構成を有し、それぞれ回路422〜424に接続される。また、電圧電流変換回路402は入力端子A1及びA3のクロック信号を入力し、電圧電流変換回路403は入力端子A2及びA0のクロック信号を入力し、電圧電流変換回路404は入力端子A3及びA1の信号を入力する。
電圧電流変換回路401〜404は、重み付け係数w0〜w3で増幅された電流を容量性ノードN1及びN2に出力することにより、三角波を生成し、加算することができる。コンパレータ460は、図9(A)のコンパレータ309と同様に、矩形波のクロック信号を出力端子B0及びB1に出力する。
図12(A)〜(D)は、図5の逓倍器503の構成例を示す回路図である。クロック信号CLK11は、クロック信号φ0及びφ1の排他的論理和信号であり、CLK11=φ2・φ1+φ3・φ0で表される。クロック信号CLK12は、クロック信号CLK11の論理反転信号であり、CLK12=φ2・φ3+φ1・φ0で表される。クロック信号CLK11及びCLK12の周波数は、クロック信号φ0〜φ3の周波数の2倍である。
図12(A)では、逓倍器503は、nチャネル電界効果トランジスタ1211〜1214及び抵抗1201を有し、クロック信号φ0〜φ3を入力し、クロック信号CLK11を出力する。
図12(B)では、逓倍器503は、nチャネル電界効果トランジスタ1211〜1214及び抵抗1201を有し、クロック信号φ0〜φ3を入力し、クロック信号CLK12を出力する。
図12(C)では、逓倍器503は、nチャネル電界効果トランジスタ1211〜1218、抵抗1201,1202及び電流源1231を有し、クロック信号φ0〜φ3を入力し、クロック信号CLK11及びCLK12を出力する。
図12(D)では、逓倍器503は、nチャネル電界効果トランジスタ1211〜1218、pチャネル電界効果トランジスタ1219〜1226、抵抗1203及び電流源1231,1232を有し、クロック信号φ0〜φ3を入力し、クロック信号CLK11及びCLK12を出力する。
(第2の実施形態)
図13は、図6に対応し、図5の位相補間器502の誤差によりスキューエラー1301が発生する例を示すタイミングチャートである。位相補間器502に誤差がある場合には、クロック信号φ0及びφ1の位相差がπ/2[rad]にならず、差動クロック信号CLK11及びCLK12のデューティ比が50%でなくなってしまう。図13の場合には、クロック信号φ0及びφ1の位相差がπ/2[rad]より大きくなり、クロック信号CLK11のデューティ比が50%より大きくなってしまい、デューティ比の補正に誤差が生じてしまう。第2の実施形態では、上記の場合にも、デューティ比を50%に補正することができる実施形態を説明する。
図14は、第2の実施形態によるデューティ比補正回路103の構成例を示す図である。図14の回路は、図5の回路に対して、遅延器1401及びスキュー検出回路1402を追加したものである。以下、図14の回路が図5の回路と異なる点を説明する。
スキュー検出回路1402は、図13のスキューエラー1301を検出する。具体的には、スキュー検出回路1402は、位相差検出器であり、位相補間器502により生成されたクロック信号φ0及びφ1の位相差を検出する。遅延器1401は、スキュー検出回路1402により検出された位相差に応じて、その位相差がπ/2[rad]になるように、差動クロック信号φ0,φ2又は差動クロック信号φ1,φ3を遅延して逓倍器503に出力する。図13の場合には、クロック信号φ0及びφ1の位相差がπ/2[rad]より大きいので、その位相差がπ/2[rad]になるように、差動クロック信号φ0,φ2を遅延させる。これにより、クロック信号φ0〜φ3は、相互に位相がπ/2[rad]ずつずれるように調整することができるので、クロック信号CLK11及びCLK12のデューティ比は50%になる。
(第3の実施形態)
図15は第3の実施形態によるデューティ比補正回路103の構成例を示す図であり、図16は図15のデューティ比補正回路103の処理例を示すタイミングチャートである。図15の回路は、図5の回路に対して、スキュー検出回路1402及び位相コード変換部1501を追加したものである。以下、図15の回路が図5の回路と異なる点を説明する。
スキュー検出回路1402は、図14のスキュー検出回路1402と同じであり、位相差検出器であり、位相補間器502により生成されたクロック信号φ0及びφ1の位相差を検出する。位相コード変換部1501は、スキュー検出回路1402により検出された位相差に応じて、位相補間器502が生成するクロック信号φ0及びφ1の位相差がπ/2[rad]になるように、位相コードPHを出力する。位相補間器502は、位相コードPHに応じた重み付け係数wで位相補間を行う。これにより、位相補間器502が出力するクロック信号φ0及びφ1の位相差がπ/2[rad]になる。
例えば、図16の場合、位相コード変換部1501は、図11(A)の位相補間ユニット1101に値「1/2+α」の位相コードPHを出力することによりクロック信号φ0及びφ2の位相を遅らせ、図11(A)の位相補間ユニット1102に値「1/2−α」の位相コードPHを出力することによりクロック信号φ1及びφ3の位相を進ませる。なお、位相補間ユニット1101に値「1/2」の位相コードPHを出力し、位相補間ユニット1102に値「1/2−2×α」の位相コードPHを出力してもよいし、位相補間ユニット1101に値「1/2+2×α」の位相コードPHを出力し、位相補間ユニット1102に値「1/2」の位相コードPHを出力してもよい。ただし、位相補間器502は、位相コードPHが値「1/2」付近で位相補間の精度が高いため、図16のような制御が好ましい。
クロック信号φ2はクロック信号φ0の反転信号であり、クロック信号φ3はクロック信号φ1の反転信号であるので、クロック信号φ0〜φ3は位相がπ/2[rad]ずつずれる。そして、逓倍器503が出力するクロック信号CLK11及びCLK12のデューティ比は50%になる。
(第4の実施形態)
図17は、第4の実施形態によるデューティ比補正回路103の構成例を示す図である。本実施形態では、位相補間器502及び逓倍器503の誤差を補正することができるデューティ比補正回路103を示す。逓倍器503が誤差を有する場合には、クロック信号φ0及びφ1の位相差がπ/2[rad]であっても、クロック信号CLK11及びCLK12のデューティ比が50%にならない。デューティ比検出回路1701は、逓倍器503により出力されるクロック信号CLK11(又はCLK12)のデューティ比を検出する。位相コード変換部1501は、デューティ比検出回路1701により検出されたデューティ比に応じて、逓倍器503が出力するクロック信号CLK11及びCLK12のデューティ比が50%になるように、位相コードPHを出力する。位相補間器502は、位相コードPHに応じた重み付け係数wで位相補間を行う。これにより、逓倍器503が出力するクロック信号CLK11及びCLK12のデューティ比が50%になる。
図18(A)は図17のデューティ比検出回路1701及び位相コード変換部1501の構成例を示す図であり、図18(B)はクロック信号CLK11の例を示す電圧波形図である。デューティ比検出回路1701は、ローパスフィルタ1801、積分器1802及びアナログデジタル変換器1803を有する。位相コード変換部1501は、加算器1804及び位相コードテーブル1805を有する。
クロック信号CLK11は、例えば図18(B)に示すように、デューティ比が50%より大きい。ローパスフィルタ1801は、クロック信号CLK11の高周波成分を遮断し、低周波数成分を通過させて出力する。積分器1802は、ローパスフィルタ1801の出力信号を積分し、図18(B)に示すように、クロック信号CLK11の平均電圧1811を出力する。クロック信号CLK11のデューティ比が50%の場合には平均電圧1811はVdd/2になり、クロック信号CLK11のデューティ比が50%より大きい場合には平均電圧1811はVdd/2より高くなり、クロック信号CLK11のデューティ比が50%より小さい場合には平均電圧1811はVdd/2より低くなる。
アナログデジタル変換器1803は、電圧Vdd/2がデジタル値「0」になるように、平均電圧1811をアナログからデジタルに変換して出力する。加算器1804は、アナログデジタル変換器1803の出力デジタル値に対して、値「1/2」に対応する位相コードPH1を加算して出力する。なお、アナログデジタル変換器1803の後段に乗算器を設けることにより、フィードバックのループゲインを適切に設定し、発振を防止するようにしてもよい。
図19は、図18(A)の位相コードテーブル1805の例を示す図である。位相コードテーブル1805は、位相コードPHと位相と遅延時間との対応関係を記憶する。位相コードテーブル1805は、図18(B)において、平均電圧1811と基準電圧「Vdd/2」との差電圧1812が0Vになるように、加算器1804の出力値に応じた位相コードPHを出力する。
図20は、図17のデューティ比検出回路1701及び位相コード変換部1501の他の構成例を示す図である。デューティ比検出回路1701は、ローパスフィルタ2001、比較器2002及びアップ/ダウンカウンタ2003を有する。位相コード変換部1501は、図18(A)と同様に、加算器1804及び位相コードテーブル1805を有する。以下、図20の回路が図18(A)の回路と異なる点を説明する。
ローパスフィルタ2001は、クロック信号CLK11の高周波数成分を遮断し、低周波成分を通過させることにより、図18(B)に示すように、クロック信号CLK11の平均電圧1811を出力する。比較器2002は、平均電圧1811が基準電圧Vdd/2より高いときにはアップ信号を出力し、平均電圧1811が基準電圧Vdd/2より低いときにはダウン信号を出力する。アップ/ダウンカウンタ2003は、比較器2002がアップ信号を出力するとカウント値をインクリメントし、比較器2002がダウン信号を出力するとカウント値をデクリメントし、カウント値を加算器1804に出力する。アップ/ダウンカウンタ2003は、積分器として機能するので、フィードバック利得を高めることができる。これにより、図20のデューティ比検出回路1701及び位相コード変換部1501は、図18(A)のデューティ比検出回路1701及び位相コード変換部1501と同様の機能を実現することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
101,102 コンパレータ
501 分周器
502 位相補間器
503 逓倍器
1401 遅延器
1402 スキュー検出回路
1501 位相コード変換部
1701 デューティ比検出回路

Claims (7)

  1. 第1のクロック信号を入力し、前記第1のクロック信号の立ち上がりエッジのタイミング毎にレベル反転する第2のクロック信号及び前記第1のクロック信号の立ち下がりエッジのタイミング毎にレベル反転する第3のクロック信号を出力する分周器と、
    前記第2のクロック信号と第3のクロック信号とを第1の重み付け係数を用いて位相補間することにより第4のクロック信号を生成し、前記第3のクロック信号と前記第2のクロック信号の反転信号とを第2の重み付け係数を用いて位相補間することにより第5のクロック信号を生成する位相補間器と、
    前記第4のクロック信号及び前記第5のクロック信号の排他的論理和信号を第6のクロック信号として出力する逓倍器と
    を有することを特徴とするデューティ比補正回路。
  2. 前記位相補間器は、さらに、前記第2のクロック信号の反転信号と前記第3のクロック信号の反転信号とを第3の重み付け係数を用いて位相補間することにより第7のクロック信号を生成し、前記第3のクロック信号の反転信号と前記第2のクロック信号とを第4の重み付け係数を用いて位相補間することにより第8のクロック信号を生成し、
    前記逓倍器は、さらに、前記第7のクロック信号及び前記第8のクロック信号の排他的論理和信号を第9のクロック信号として出力することを特徴とする請求項1記載のデューティ比補正回路。
  3. さらに、前記位相補間器により生成された前記第4のクロック信号及び前記第5のクロック信号の位相差を検出する位相差検出器と、
    前記位相差検出器により検出された位相差に応じて、前記第4のクロック信号又は前記第5のクロック信号を遅延して前記逓倍器に出力する遅延器とを有することを特徴とする請求項1又は2記載のデューティ比補正回路。
  4. さらに、前記位相補間器により生成された前記第4のクロック信号及び前記第5のクロック信号の位相差を検出する位相差検出器を有し、
    前記位相補間器は、前記位相差検出器により検出された位相差に応じた重み付け係数を用いて位相補間することを特徴とする請求項1又は2記載のデューティ比補正回路。
  5. さらに、前記逓倍器により出力される前記第6のクロック信号のデューティ比を検出するデューティ比検出回路を有し、
    前記位相補間器は、前記デューティ比検出回路により検出されたデューティ比に応じた重み付け係数を用いて位相補間することを特徴とする請求項1又は2記載のデューティ比補正回路。
  6. デューティ比補正回路と、
    ダブルエッジ回路とを有し、
    前記デューティ比補正回路は、
    第1のクロック信号を入力し、前記第1のクロック信号の立ち上がりエッジのタイミング毎にレベル反転する第2のクロック信号及び前記第1のクロック信号の立ち下がりエッジのタイミング毎にレベル反転する第3のクロック信号を出力する分周器と、
    前記第2のクロック信号と第3のクロック信号とを第1の重み付け係数を用いて位相補間することにより第4のクロック信号を生成し、前記第3のクロック信号と前記第2のクロック信号の反転信号とを第2の重み付け係数を用いて位相補間することにより第5のクロック信号を生成する位相補間器と、
    前記第4のクロック信号及び前記第5のクロック信号の排他的論理和信号を第6のクロック信号として出力する逓倍器とを有し、
    前記ダブルエッジ回路は、
    前記第6のクロック信号の立ち上がりエッジ及び立ち下がりエッジの両方のタイミングに同期して処理を行うことを特徴とするダブルエッジ装置。
  7. 第1のクロック信号を入力し、前記第1のクロック信号の立ち上がりエッジのタイミング毎にレベル反転する第2のクロック信号及び前記第1のクロック信号の立ち下がりエッジのタイミング毎にレベル反転する第3のクロック信号を出力し、
    前記第2のクロック信号と第3のクロック信号とを第1の重み付け係数を用いて位相補間することにより第4のクロック信号を生成し、前記第3のクロック信号と前記第2のクロック信号の反転信号とを第2の重み付け係数を用いて位相補間することにより第5のクロック信号を生成し、
    前記第4のクロック信号及び前記第5のクロック信号の排他的論理和信号を第6のクロック信号として出力することを特徴とするデューティ比補正方法。
JP2012130254A 2012-06-07 2012-06-07 デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 Expired - Fee Related JP5900171B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012130254A JP5900171B2 (ja) 2012-06-07 2012-06-07 デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法
US13/907,388 US8797076B2 (en) 2012-06-07 2013-05-31 Duty ratio correction circuit, double-edged device, and method of correcting duty ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012130254A JP5900171B2 (ja) 2012-06-07 2012-06-07 デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法

Publications (2)

Publication Number Publication Date
JP2013255134A JP2013255134A (ja) 2013-12-19
JP5900171B2 true JP5900171B2 (ja) 2016-04-06

Family

ID=49714783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012130254A Expired - Fee Related JP5900171B2 (ja) 2012-06-07 2012-06-07 デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法

Country Status (2)

Country Link
US (1) US8797076B2 (ja)
JP (1) JP5900171B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616768B2 (ja) * 2010-12-08 2014-10-29 ローム株式会社 発光素子の駆動回路、それを用いた発光装置および電子機器
US9698808B1 (en) * 2016-10-27 2017-07-04 Cavium, Inc. Phase measurement and correction circuitry
CN109245725A (zh) * 2018-07-24 2019-01-18 广州比逊电子科技有限公司 一种时钟产生控制电路及控制系统
KR102627861B1 (ko) * 2019-04-16 2024-01-23 에스케이하이닉스 주식회사 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치
KR20220144481A (ko) 2021-04-20 2022-10-27 삼성전자주식회사 직교 에러 정정 회로 및 이를 포함하는 반도체 메모리 장치
KR20230052554A (ko) 2021-10-13 2023-04-20 삼성전자주식회사 딜레이 회로 및 이를 포함하는 클록 에러 보정 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496416A (ja) * 1990-08-10 1992-03-27 Nec Ic Microcomput Syst Ltd デューティ比50%補正回路
JPH0697789A (ja) 1993-04-02 1994-04-08 Casio Comput Co Ltd 移相回路
AU1841895A (en) * 1994-02-15 1995-08-29 Rambus Inc. Delay-locked loop
JP3535899B2 (ja) * 1994-10-21 2004-06-07 株式会社 沖マイクロデザイン デューティ補正回路
JP2870453B2 (ja) * 1995-06-29 1999-03-17 日本電気株式会社 パルス幅補正回路
JP2001217694A (ja) 2000-02-04 2001-08-10 Nec Corp 遅延調整回路及びこれを用いたクロック生成回路
JP3647364B2 (ja) * 2000-07-21 2005-05-11 Necエレクトロニクス株式会社 クロック制御方法及び回路
JP2005244416A (ja) * 2004-02-25 2005-09-08 Oki Electric Ind Co Ltd デューティ調整回路
JP2005322075A (ja) * 2004-05-10 2005-11-17 Matsushita Electric Ind Co Ltd クロック信号出力装置
JP2006067414A (ja) * 2004-08-30 2006-03-09 Kawasaki Microelectronics Kk パルス幅補正回路
JP2010041156A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
US20130328602A1 (en) 2013-12-12
US8797076B2 (en) 2014-08-05
JP2013255134A (ja) 2013-12-19

Similar Documents

Publication Publication Date Title
JP5900171B2 (ja) デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法
JP4309725B2 (ja) デューティサイクル補正回路を備える半導体メモリ装置及び半導体メモリ装置でクロック信号を補間する回路
US9673972B2 (en) Phase interpolator
JP5673808B2 (ja) クロック生成回路
US20100213992A1 (en) Delay locked loop circuit and operation method thereof
US9413236B2 (en) Voltage converter
US8841951B2 (en) Apparatus for controlling duty ratio of signal
US6919750B2 (en) Clock signal generation circuit used for sample hold circuit
US9577622B2 (en) Phase interpolator
US8130048B2 (en) Local oscillator
JP2015139135A (ja) タイミング信号発生回路
CN114696800A (zh) 用于时钟偏斜校准的电子电路和方法
JP2010206344A (ja) ディザ処理型クロック発生器
JP2012054720A (ja) 受信回路
US8829961B2 (en) Clock generator
JP6322995B2 (ja) スペクトラム拡散クロック発生回路及び電子機器
JP2004282360A (ja) 位相制御回路
KR101196449B1 (ko) 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
US20140192938A1 (en) Signal processing circuit and signal processing method
JP2008236064A (ja) 多相クロック生成回路およびシリアルデータ受信回路
JP2006229865A (ja) 無線通信受信回路およびそのdcオフセット電圧補正方法
WO2010103626A1 (ja) クロック生成回路およびそれを備えた信号再生回路
JP7444244B2 (ja) トラック・アンド・ホールド回路
CN110635789B (zh) 时钟调整电路及时钟调整方法
JP2012204883A (ja) アキュムレータ型フラクショナルn−pllシンセサイザおよびその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees