JP5900171B2 - デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 - Google Patents
デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 Download PDFInfo
- Publication number
- JP5900171B2 JP5900171B2 JP2012130254A JP2012130254A JP5900171B2 JP 5900171 B2 JP5900171 B2 JP 5900171B2 JP 2012130254 A JP2012130254 A JP 2012130254A JP 2012130254 A JP2012130254 A JP 2012130254A JP 5900171 B2 JP5900171 B2 JP 5900171B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- duty ratio
- phase
- signal
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
図1(A)は第1の実施形態によるダブルエッジ装置の構成例を示す図であり、図1(B)は図1(A)のダブルエッジ装置の処理例を示すタイミングチャートである。ダブルエッジ装置は、デューティ比補正回路103及びコンパレータ101,102を有する。デューティ比補正回路103は、クロック信号CLK1を入力し、クロック信号CLK1のデューティ比を補正し、クロック信号CLK11を出力する。デューティ比は、クロック信号のハイレベル期間をクロック信号の周期で割った値である。
図13は、図6に対応し、図5の位相補間器502の誤差によりスキューエラー1301が発生する例を示すタイミングチャートである。位相補間器502に誤差がある場合には、クロック信号φ0及びφ1の位相差がπ/2[rad]にならず、差動クロック信号CLK11及びCLK12のデューティ比が50%でなくなってしまう。図13の場合には、クロック信号φ0及びφ1の位相差がπ/2[rad]より大きくなり、クロック信号CLK11のデューティ比が50%より大きくなってしまい、デューティ比の補正に誤差が生じてしまう。第2の実施形態では、上記の場合にも、デューティ比を50%に補正することができる実施形態を説明する。
図15は第3の実施形態によるデューティ比補正回路103の構成例を示す図であり、図16は図15のデューティ比補正回路103の処理例を示すタイミングチャートである。図15の回路は、図5の回路に対して、スキュー検出回路1402及び位相コード変換部1501を追加したものである。以下、図15の回路が図5の回路と異なる点を説明する。
図17は、第4の実施形態によるデューティ比補正回路103の構成例を示す図である。本実施形態では、位相補間器502及び逓倍器503の誤差を補正することができるデューティ比補正回路103を示す。逓倍器503が誤差を有する場合には、クロック信号φ0及びφ1の位相差がπ/2[rad]であっても、クロック信号CLK11及びCLK12のデューティ比が50%にならない。デューティ比検出回路1701は、逓倍器503により出力されるクロック信号CLK11(又はCLK12)のデューティ比を検出する。位相コード変換部1501は、デューティ比検出回路1701により検出されたデューティ比に応じて、逓倍器503が出力するクロック信号CLK11及びCLK12のデューティ比が50%になるように、位相コードPHを出力する。位相補間器502は、位相コードPHに応じた重み付け係数wで位相補間を行う。これにより、逓倍器503が出力するクロック信号CLK11及びCLK12のデューティ比が50%になる。
501 分周器
502 位相補間器
503 逓倍器
1401 遅延器
1402 スキュー検出回路
1501 位相コード変換部
1701 デューティ比検出回路
Claims (7)
- 第1のクロック信号を入力し、前記第1のクロック信号の立ち上がりエッジのタイミング毎にレベル反転する第2のクロック信号及び前記第1のクロック信号の立ち下がりエッジのタイミング毎にレベル反転する第3のクロック信号を出力する分周器と、
前記第2のクロック信号と第3のクロック信号とを第1の重み付け係数を用いて位相補間することにより第4のクロック信号を生成し、前記第3のクロック信号と前記第2のクロック信号の反転信号とを第2の重み付け係数を用いて位相補間することにより第5のクロック信号を生成する位相補間器と、
前記第4のクロック信号及び前記第5のクロック信号の排他的論理和信号を第6のクロック信号として出力する逓倍器と
を有することを特徴とするデューティ比補正回路。 - 前記位相補間器は、さらに、前記第2のクロック信号の反転信号と前記第3のクロック信号の反転信号とを第3の重み付け係数を用いて位相補間することにより第7のクロック信号を生成し、前記第3のクロック信号の反転信号と前記第2のクロック信号とを第4の重み付け係数を用いて位相補間することにより第8のクロック信号を生成し、
前記逓倍器は、さらに、前記第7のクロック信号及び前記第8のクロック信号の排他的論理和信号を第9のクロック信号として出力することを特徴とする請求項1記載のデューティ比補正回路。 - さらに、前記位相補間器により生成された前記第4のクロック信号及び前記第5のクロック信号の位相差を検出する位相差検出器と、
前記位相差検出器により検出された位相差に応じて、前記第4のクロック信号又は前記第5のクロック信号を遅延して前記逓倍器に出力する遅延器とを有することを特徴とする請求項1又は2記載のデューティ比補正回路。 - さらに、前記位相補間器により生成された前記第4のクロック信号及び前記第5のクロック信号の位相差を検出する位相差検出器を有し、
前記位相補間器は、前記位相差検出器により検出された位相差に応じた重み付け係数を用いて位相補間することを特徴とする請求項1又は2記載のデューティ比補正回路。 - さらに、前記逓倍器により出力される前記第6のクロック信号のデューティ比を検出するデューティ比検出回路を有し、
前記位相補間器は、前記デューティ比検出回路により検出されたデューティ比に応じた重み付け係数を用いて位相補間することを特徴とする請求項1又は2記載のデューティ比補正回路。 - デューティ比補正回路と、
ダブルエッジ回路とを有し、
前記デューティ比補正回路は、
第1のクロック信号を入力し、前記第1のクロック信号の立ち上がりエッジのタイミング毎にレベル反転する第2のクロック信号及び前記第1のクロック信号の立ち下がりエッジのタイミング毎にレベル反転する第3のクロック信号を出力する分周器と、
前記第2のクロック信号と第3のクロック信号とを第1の重み付け係数を用いて位相補間することにより第4のクロック信号を生成し、前記第3のクロック信号と前記第2のクロック信号の反転信号とを第2の重み付け係数を用いて位相補間することにより第5のクロック信号を生成する位相補間器と、
前記第4のクロック信号及び前記第5のクロック信号の排他的論理和信号を第6のクロック信号として出力する逓倍器とを有し、
前記ダブルエッジ回路は、
前記第6のクロック信号の立ち上がりエッジ及び立ち下がりエッジの両方のタイミングに同期して処理を行うことを特徴とするダブルエッジ装置。 - 第1のクロック信号を入力し、前記第1のクロック信号の立ち上がりエッジのタイミング毎にレベル反転する第2のクロック信号及び前記第1のクロック信号の立ち下がりエッジのタイミング毎にレベル反転する第3のクロック信号を出力し、
前記第2のクロック信号と第3のクロック信号とを第1の重み付け係数を用いて位相補間することにより第4のクロック信号を生成し、前記第3のクロック信号と前記第2のクロック信号の反転信号とを第2の重み付け係数を用いて位相補間することにより第5のクロック信号を生成し、
前記第4のクロック信号及び前記第5のクロック信号の排他的論理和信号を第6のクロック信号として出力することを特徴とするデューティ比補正方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012130254A JP5900171B2 (ja) | 2012-06-07 | 2012-06-07 | デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 |
US13/907,388 US8797076B2 (en) | 2012-06-07 | 2013-05-31 | Duty ratio correction circuit, double-edged device, and method of correcting duty ratio |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012130254A JP5900171B2 (ja) | 2012-06-07 | 2012-06-07 | デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013255134A JP2013255134A (ja) | 2013-12-19 |
JP5900171B2 true JP5900171B2 (ja) | 2016-04-06 |
Family
ID=49714783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012130254A Expired - Fee Related JP5900171B2 (ja) | 2012-06-07 | 2012-06-07 | デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8797076B2 (ja) |
JP (1) | JP5900171B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5616768B2 (ja) * | 2010-12-08 | 2014-10-29 | ローム株式会社 | 発光素子の駆動回路、それを用いた発光装置および電子機器 |
US9698808B1 (en) * | 2016-10-27 | 2017-07-04 | Cavium, Inc. | Phase measurement and correction circuitry |
CN109245725A (zh) * | 2018-07-24 | 2019-01-18 | 广州比逊电子科技有限公司 | 一种时钟产生控制电路及控制系统 |
KR102627861B1 (ko) * | 2019-04-16 | 2024-01-23 | 에스케이하이닉스 주식회사 | 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치 |
KR20220144481A (ko) | 2021-04-20 | 2022-10-27 | 삼성전자주식회사 | 직교 에러 정정 회로 및 이를 포함하는 반도체 메모리 장치 |
KR20230052554A (ko) | 2021-10-13 | 2023-04-20 | 삼성전자주식회사 | 딜레이 회로 및 이를 포함하는 클록 에러 보정 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496416A (ja) * | 1990-08-10 | 1992-03-27 | Nec Ic Microcomput Syst Ltd | デューティ比50%補正回路 |
JPH0697789A (ja) | 1993-04-02 | 1994-04-08 | Casio Comput Co Ltd | 移相回路 |
WO1995022206A1 (en) * | 1994-02-15 | 1995-08-17 | Rambus, Inc. | Delay-locked loop |
JP3535899B2 (ja) * | 1994-10-21 | 2004-06-07 | 株式会社 沖マイクロデザイン | デューティ補正回路 |
JP2870453B2 (ja) * | 1995-06-29 | 1999-03-17 | 日本電気株式会社 | パルス幅補正回路 |
JP2001217694A (ja) | 2000-02-04 | 2001-08-10 | Nec Corp | 遅延調整回路及びこれを用いたクロック生成回路 |
JP3647364B2 (ja) * | 2000-07-21 | 2005-05-11 | Necエレクトロニクス株式会社 | クロック制御方法及び回路 |
JP2005244416A (ja) * | 2004-02-25 | 2005-09-08 | Oki Electric Ind Co Ltd | デューティ調整回路 |
JP2005322075A (ja) * | 2004-05-10 | 2005-11-17 | Matsushita Electric Ind Co Ltd | クロック信号出力装置 |
JP2006067414A (ja) * | 2004-08-30 | 2006-03-09 | Kawasaki Microelectronics Kk | パルス幅補正回路 |
JP2010041156A (ja) * | 2008-08-01 | 2010-02-18 | Toshiba Corp | 半導体集積回路 |
-
2012
- 2012-06-07 JP JP2012130254A patent/JP5900171B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-31 US US13/907,388 patent/US8797076B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013255134A (ja) | 2013-12-19 |
US20130328602A1 (en) | 2013-12-12 |
US8797076B2 (en) | 2014-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5900171B2 (ja) | デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法 | |
JP4309725B2 (ja) | デューティサイクル補正回路を備える半導体メモリ装置及び半導体メモリ装置でクロック信号を補間する回路 | |
US9673972B2 (en) | Phase interpolator | |
JP5673808B2 (ja) | クロック生成回路 | |
US20100213992A1 (en) | Delay locked loop circuit and operation method thereof | |
US9413236B2 (en) | Voltage converter | |
US8841951B2 (en) | Apparatus for controlling duty ratio of signal | |
US7821316B2 (en) | Multiphase clock generator with enhanced phase control | |
US6919750B2 (en) | Clock signal generation circuit used for sample hold circuit | |
US9577622B2 (en) | Phase interpolator | |
US8130048B2 (en) | Local oscillator | |
JP2015139135A (ja) | タイミング信号発生回路 | |
CN114696800A (zh) | 用于时钟偏斜校准的电子电路和方法 | |
JP2010206344A (ja) | ディザ処理型クロック発生器 | |
JP2012054720A (ja) | 受信回路 | |
US8829961B2 (en) | Clock generator | |
JP6322995B2 (ja) | スペクトラム拡散クロック発生回路及び電子機器 | |
Demartinos et al. | Analogue feedback inverter based duty-cycle correction | |
JP2004282360A (ja) | 位相制御回路 | |
KR101196449B1 (ko) | 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로 | |
US20140192938A1 (en) | Signal processing circuit and signal processing method | |
JP2008236064A (ja) | 多相クロック生成回路およびシリアルデータ受信回路 | |
JP2006229865A (ja) | 無線通信受信回路およびそのdcオフセット電圧補正方法 | |
WO2010103626A1 (ja) | クロック生成回路およびそれを備えた信号再生回路 | |
JP7444244B2 (ja) | トラック・アンド・ホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5900171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |