CN109245725A - 一种时钟产生控制电路及控制系统 - Google Patents

Abstract

本发明公开了一种时钟产生控制电路，包括倍频电路和占空比电路，倍频电路的输出端与占空比电路的输入端连接；倍频电路将接收的外部输入信号处理为倍频信号，并将倍频信号发送给占空比电路；占空比电路将倍频信号校准后输出时钟信号。本发明通过相对独立的倍频电路和占空比电路来实现对时钟信号的扩频以及校准，进而输出连续的时钟信号；同时本发明电路设计简单、功耗更低。本发明还提供了一种时钟产生控制系统。

Description

一种时钟产生控制电路及控制系统

技术领域

本发明涉及时钟产生电路，尤其涉及一种带有时钟占空比校准的时钟产生控制的电路及控制系统。

背景技术

目前，现有集成电路的工作频率很高，通常能达到几百MHz，甚至达到GHz，10GHz。工作频率直接体现在时钟上，普通的晶体振荡器只能提供几十MHz的时钟，需要通过专门的电路将低速时钟转换为高速时钟。而传统的做法是用频率综合器来实现，而频率综合器的结构复杂，包括压控振荡器、分频器、电荷泵、低通滤波器、鉴频鉴相器等等各种器件，其设计难度较大，并且功耗也比较大，而且其输出的频率不是连续的，而是离散的。

发明内容

为了克服现有技术的不足，本发明的目的之一在于提供一种时钟产生控制电路，其能够解决现有技术中时钟产生电路结构复杂、设计难度大，而且产生的频率不是连续等的问题。

本发明的目的之二在于提供一种时钟产生控制系统，其能够解决现有技术中时钟产生电路结构复杂、设计难度大，而且产生的频率不是连续等的问题

本发明的目的之一采用如下技术方案实现：

一种时钟产生控制电路，包括倍频电路和占空比电路，倍频电路的输出端与占空比电路的输入端连接；倍频电路将接收的外部输入信号处理为倍频信号，并将倍频信号发送给占空比电路；占空比电路对倍频信号进行校准并输出时钟信号。

进一步地，所述倍频电路包括延时电路和异或门电路，延时电路的输入端接收外部输入信号、输出端与异或门的第一输入端连接；异或门的第二输入端接收外部输入信号、输出端输出倍频信号。

进一步地，所述延时电路包括八个级联的反相电路。

进一步地，所述占空比校准电路包括差分放大电路、反馈校准电路和第二反相器；倍频电路的输出端与差分放大电路的第一输入端连接、倍频电路的输出端还通过第二反相器与差分放大电路的第二输入端连接；差分放大电路的输出端与反馈校准电路的输入端连接；反馈校准电路的输出端与差分放大电路的可控电流源负载相连接，从而通过反馈校准电路将输出的时钟信号反馈给差分放大电路来控制可控电流源负载的工作状态。

进一步地，所述差分放大电路包括第一NOMS管、第二NOMS管、第三NOMS管、第四NOMS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；

其中，第三NMOS管的栅极输入第一外部输入信号，第三NMOS管的源极接地，第一NMOS管的源极、第二NMOS管的源极均与第三NMOS管的漏极连接；

倍频信号接入第一NMOS管的栅极，并且由第一NMOS管漏极输出到第二PMOS管的漏极和栅极，进而为第二PMOS管提供电流源；

倍频信号通过第二反相器接入第二NMOS管的栅极，并且由第二NMOS管漏极输出到第三PMOS管的漏极和栅极，进而为第三PMOS管提供电流源；

第一PMOS管的栅极、第四PMOS管的栅极均与反馈校准电路的输出端连接；第一NMOS管的漏极、第二PMOS管的栅极、第二PMOS管的漏极均与第一PMOS管的漏极连接；第二NMOS管的漏极、第三PMOS管的栅极、第三PMOS管的漏极均与第四PMOS管的漏极连接；第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接到外部电源上；第三PMOS管的漏极与反馈校准电路的输入端连接。

进一步地，所述反馈校准电路包括低通滤波器、比较器和第一反相器；第一反相器的输入端与差分放大电路的输出端连接；低通滤波器的输入端与第一反相器的输出端连接、低通滤波器的输出端与比较器的反相输入端连接，比较器的同相输入端接收外部参考信号，比较器的输出端与差分放大电路的输入端连接。

进一步地，低通滤波器为三阶低通滤波器；其中三阶低通滤波器包括第一电阻、第二电阻、第三电阻、第一电容、第二电容和第三电容，第一电阻和第一电容组成第一低通滤波器、第二电阻和第二电容组成第二低通滤波器、第三电阻和第三电容组成第三低通滤波器；第一低通滤波器、第二低通滤波器以及第三低通滤波器级联成三阶低通滤波器。

本发明的目的之二采用如下技术方案实现：

一种时钟产生控制系统，包括多个如本发明目的之一所采用的时钟产生控制电路；其中，每个时钟产生控制电路的输入端接收外部输入信号或前一个时钟产生控制电路输出的时钟信号；每个时钟产生控制电路均输出相应倍频的时钟信号。

相比现有技术，本发明的有益效果在于：

本发明包括两个相对独立的倍频电路和占空比校准电路两个模块，就可以实现时钟的产生，其设计难度相对于频率综合器来说更低，同时其功耗更小，并且频率覆盖的范围比频率综合器更宽；而且所产生的时钟是连续的。

附图说明

图1为本发明提供的时钟产生控制电路的电路图；

图2为图1中的倍频电路的电路图；

图3为图1中的延时电路的电路图；

图4为倍频电路的信号原理图；

图5为图1中占空比校准电路的电路图；

图6为占空比校准电路的信号原理图；

图7为时钟产生控制系统的电路图。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

如图1所示，一种时钟产生控制电路，其包括倍频电路和占空比校准电路，倍频电路接收外部的输入信号并将其扩频后输出给占空比校准电路进行校准输出时钟信号。比如，倍频电路为2倍频电路，外部的输入信号经过该2倍频电路进行2倍频扩后再通过占空比校准电路进行整形校准，进而输出相应的时钟信号。

也即是说，倍频电路的输入端接收输入信号TCXO、输出端与占空比校准电路的输入端连接，占空比校准电路的输出端输出时钟信号CLK。

如图2-4所示，倍频电路包括延时电路和异或门，其中，延时电路包括8个级联在一起的反相电路。反相电路均可采用反相器实现。

异或门的第一输入端接收外部的输入信号TCXO、第二输入端与延时电路的输出端连接。异或门的输出端与占空比校准电路连接，输出倍频信号out，该倍频信号out为待校准的时钟信号，将其输入到占空比校准电路实现对该倍频信号进行校准后输出相应的时钟信号CLK。另外，延时电路的输入端还接收外部的输入信号TCXO。

倍频电路通过将输入信号TCXO经过延时电路和异或门扩展为相应的时钟信号，即倍频信号out，完成对外部的输入信号TCXO的放大。

但是通常情况下，延时的时间会随着温度、工艺的变化而变化，这就会导致倍频之后的时钟信号的占空比不等于50％，如果该占空比不为50％的时钟信号直接送给下一级倍频电路或者其他电路时，可能导致电路的不正常工作，产生的时钟信号也就不是单一频率的，因此，需要对倍频电路的输出的时钟信号(即本文中将倍频电路倍频后的时钟信号称为倍频信号)进行占空比校准，并将其校准为50％。

因此，如图5所示，占空比校准电路包括差分放大电路、反馈校准电路和第二反相器VT2。其中，差分放大电路的第一输入端INP与倍频电路的输出端连接、接收倍频信号out。差分放大电路的第二输入端INM与第二反相器VT2连接、接收倍频信号out的反向信号out1(该反向信号为倍频信号out经过第二反相器的时钟信号，其相位与倍频信号out的相位相反)。差分放大电路的直流偏置输入端用于输入第一外部输入信号VB，给差分放大电路提供直流偏置，差分放大电路的输出端通过反馈校准电路输出时钟信号CKL。

其中，差分放大电路包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4。

反馈校准电路包括低通滤波器、比较器B1和反相器VT1。其中，第一NMOS管N1和第二NMOS管N2为输入差分对，第三NMOS管N3为尾电流源；其中，尾电流源是通过控制第三NMOS管N3的栅极的电压达到控制其通过的电流。第一PMOS管P1、第四PMOS管P4为可控电流源负载；其中，可控电流源负载为通过控制其栅极的电压达到控制其通过电流来改变其等效负载阻值的。第二PMOS管P2、第三PMOS管P3为二极管连接的负载，也即是将第二PMOS管P2、第三PMOSP3的栅极和源极短接，在物理层上呈现二极管PN结的特性。

具体而言，第三NMOS管N3的栅极输入第一外部输入信号VB，第三NMOS管N3的源极接地，第一NMOS管N1的源极、第二NMOS管N2的源极均与第三NMOS管N3的漏极连接。

倍频信号out接入第一NOMS管N1的栅极，并且由第一NMOS管N1的漏极输出到第二PMOS管P2的漏极和栅极，进而为第二PMOS管P2提供电流源。

倍频信号out经过第二反相器VT2接入第二NMOS管N2的栅极，并且由第二NMOS管N2的漏极输出到第三PMOS管P3的漏极和栅极，进而为第三PMOS管P3提供电流源。

第一PMOS管P1的栅极、第四PMOS管P4的栅极均与比较器B1的输出端连接。

第一NMOS管N1的漏极、第二PMOS管P2的漏极、第二PMOS管P2的栅极均与第一PMOS管P1的漏极连接。第二NOMS管N2的漏极、第三PMOS管P3的漏极、第三NMOS管P3的栅极均与第四PMOS管P4的漏极连接。四个PMOS管的源极均连接到外部电源VDD上。

第三PMOS管P3的漏极与反馈校准电路的输入端连接，向反馈校准电路输出时钟信号VOUT0，进而通过反馈校准电路输出时钟信号CLK。也即是，第三PMOS管P3的漏极与第一反相器VT1连接，通过第一反相器VT1输出时钟信号CKL。

本申请中的差分放大电路主要是的作用是：其一将倍频信号out及其反向信号out1通过第一NMOS管N1和第二NMOS管N2组成的差分对而生成差分信号；其二通过第一PMOS管P1和第四PMOS管P4来实现时钟信号CKL上升时沿时间的变化，进而可实现最终时钟信号CKL占空比的变化。

另外，对于反馈校准电路中的低通滤波器，其包括电阻R1、电阻R2、电阻R3、电容C1、电容C2和电容C3。电阻R1和电容C1、电阻R2和电容C2、电阻R3和电容C3分别组成一阶低通滤波器，将三个一阶低通滤波器级联成三阶低通滤波器。差分放大电路的输出端与第一反相器VT1的输入端连接，第一反相器VT1的输出端输出时钟信号CKL，三阶低通滤波器的输入端还与第一反相器VT1的输出端连接，用来获取时钟信号CKL。三阶低通滤波器的输出端与比较器B1的反相输入端连接，比较器B1的同相输入端输入参考信号VDD/2，比较器B1的输出端与第一PMOS管P1和第四PMOS管P4的栅极连接。

该三阶低通滤波器将时钟信号CKL滤波得到直流反馈信号VOUT1输入到比较器B1的反相输入端，比较器B1根据直流反馈信号VOUT1与参考信号VDD/2得出直流控制信号Vctrl，进而根据该直流控制信号Vctrl来控制第一PMOS管P1和第四PMOS管P4的工作状态。由于时钟信号CKL为方波信号，经过三阶低通滤波器后就得到直流反馈信号VOUT1。

时钟信号CKL的占空比越大，该直流反馈信号的电压越大，直流反馈信号的电压等于VDD*占空比。

另外，反相器也是由PMOS管和NMOS管所组成的，是本领域技术人员所常用的电路图，本发明不在具体介绍。该反相器的作用是对差分放大电路的输出信号进行整形，比如将差分放大电路输出的类似方波的输入信号转换为方波信号。

如图6所示，占空比校准电路的工作原理如下：

首先将倍频信号out通过第二反相器VT2反向得到该倍频信号的反向信号out1，然后将倍频信号out和其反向信号out1组成一组差分信号，从而完成单端信号转化差分信号的过程，再送入第一NMOS管N1的栅极和第二NMOS管N2的栅极，并通过差分放大电路的第一NMOS管N1和第二NMOS管N2组成的差分对，以及第三NMOS管N3的尾电流源将差分信号变为单端信号，最后通过差分放大电路的四个PMOS管组成的电路后输出时钟信号VOUT0，经过第一反相器VT1输出时钟信号CKL，而时钟信号CKL经过低通滤波器滤波后得到直流反馈信号VOUT1，该直流反馈信号VOUT1被输入到比较器B1的反相输入端。

当时钟信号CKL的占空比为50％，比较器B1的同相输入端的输入参考信号VDD/2、反相输入端的直流反馈信号VOUT1，二者的电压几乎相等，则比较器B1的输出的直流控制信号Vctr1的电压一直为中间电平，此时第一PMOS管P1、第四PMOS管P4工作在一个合适的状态，使得输入反相器VT1的时钟信号VOUT0的占空比也保持在50％，经过反相器VT1后的时钟信号CKL的占空比也一直保持在50％。

当时钟信号CKL的占空比小于50％，则比较器B1的反相输入端输入的直流反馈信号VOUT1会小于同相输入端输入参考信号VDD/2，这样比较器B1的输出端输出的直流控制信号Vctrl的电压为高电压，导致第一PMOS管P1、第四PMOS管P4不工作，进而使得输入反相器VT1的时钟信号VOUT0的占空比减少，而经过反相器VT1的时钟信号CKL的占空比随之增大，直到时钟信号CKL的占空比等于50％。

当时钟信号CKL的占空比大于50％时，则比较器B1的反相输入端输入的直流反馈信号VOUT1会大于同相输入端输入参考信号VDD/2，这样比较器B1的输出端输出的直流控制信号Vctrl的电压为零，导致第一PMOS管P1、第四PMOS管P4的输出电流最大，进而使得输入反相器VT1的时钟信号VOUT0的占空比增大，而时钟信号CKL的占空比随之减小，直到时钟信号CKL的占空比等于50％。

通过上述占空比校准电路，可以对输出的时钟信号CKL进行占空比校准，使得输出的时钟信号CKL的占空比等于50％。

本发明具备以下优点：

1)占空比校准电路中的控制信号的实现方式不同，其不同于其他倍频电路采用积分器来得到直流控制信号Vctrl，本申请采用对输出的时钟信号CKL进行三级低通滤波来得到直流反馈信号VOUT1，再将参考信号VDD/2与直流反馈信号VOUT1送到比较器B1，来得到直流控制信号Vctrl，该实现方式不需要消耗电流，并且得到的直流反馈信号电平波纹小，因此经过比较器B1时的比较结果也比较精确。

2)本发明中的占空比电路结构简单，直接通过控制信号的延时状态来实现占空比校准的目的；采用反馈校准电路对差分放大电路输出的时钟信号进行校准，也即是通过反馈校准电路输出的直流控制信号Vctrl控制第一PMOS管P1和第四PMOS管P4的工作状态，进而改变输出的时钟信号CKL占空比的状态，实现了占空比校准的目的；其仅仅利用了一级电路就实现了占空比校准，功耗更低，电路原理简练明了。

3)本发明采用相对独立的模块，将倍频电路与占空比较校准电路分开级联，实现结构清晰，设计简单明了，使得该时钟控制电路具备可扩展性。

由于本发明提供的时钟产生控制电路中的倍频电路和占空比校准电路是相对独立的，因此可通过级联的方式将多个时钟产生控制电路连接到一起，来得到多倍的时钟信号。

也即是，本发明还提供了一种带有时钟占空比校准的时钟产生系统，如图7所示，包括多个时钟产生控制电路，每个时钟产生控制电路均包括倍频电路和占空比校准电路。

其中，第一个时钟产生控制电路的输入接口接收外部的TCXO信号；而第二时钟产生控制电路的输入接口与第一个时钟产生控制电路的输出接口连接，接收第一个时钟产生控制电路所产生的第一时钟信号CLK-1信号；依次类推，每个时钟产生控制电路的输入接口均输入前一个时钟产生控制电路所输出的时钟信号，输出对应的时钟信号，比如输出时钟信号CLK-2～CLK-N。由于每个倍频电路均为2倍频电路，则第N个时钟产生控制电路所输出的时钟信号CLK-N为原始输入信号TCXO的2^N倍。

上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (8)

1.一种时钟产生控制电路，其特征在于：包括倍频电路和占空比电路，倍频电路的输出端与占空比电路的输入端连接；倍频电路将接收的外部输入信号处理为倍频信号，并将倍频信号发送给占空比电路；占空比电路对倍频信号进行校准并输出时钟信号。

2.根据权利要求1所述的时钟产生控制电路，其特征在于：所述倍频电路包括延时电路和异或门电路，延时电路的输入端接收外部输入信号、输出端与异或门的第一输入端连接；异或门的第二输入端接收外部输入信号、输出端输出倍频信号。

3.根据权利要求2所述的时钟产生控制电路，其特征在于：所述延时电路包括八个级联的反相电路。

4.根据权利要求1所述的时钟产生控制电路，其特征在于：所述占空比校准电路包括差分放大电路、反馈校准电路和第二反相器；倍频电路的输出端与差分放大电路的第一输入端连接、倍频电路的输出端还通过第二反相器与差分放大电路的第二输入端连接；差分放大电路的输出端与反馈校准电路的输入端连接；反馈校准电路的输出端与差分放大电路的可控电流源负载相连接，从而通过反馈校准电路将输出的时钟信号反馈给差分放大电路来控制可控电流源负载的工作状态。

5.根据权利要求4所述的时钟产生控制电路，其特征在于：所述差分放大电路包括第一NOMS管、第二NOMS管、第三NOMS管、第四NOMS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；

其中，第三NMOS管的栅极输入第一外部输入信号，第三NMOS管的源极接地，第一NMOS管的源极、第二NMOS管的源极均与第三NMOS管的漏极连接；

倍频信号接入第一NMOS管的栅极，并且由第一NMOS管漏极输出到第二PMOS管的漏极和栅极，进而为第二PMOS管提供电流源；

倍频信号通过第二反相器接入第二NMOS管的栅极，并且由第二NMOS管漏极输出到第三PMOS管的漏极和栅极，进而为第三PMOS管提供电流源；

第一PMOS管的栅极、第四PMOS管的栅极均与反馈校准电路的输出端连接；第一NMOS管的漏极、第二PMOS管的栅极、第二PMOS管的漏极均与第一PMOS管的漏极连接；第二NMOS管的漏极、第三PMOS管的栅极、第三PMOS管的漏极均与第四PMOS管的漏极连接；第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接到外部电源上；第三PMOS管的漏极与反馈校准电路的输入端连接。

6.根据权利要求4所述的时钟产生控制电路，其特征在于：所述反馈校准电路包括低通滤波器、比较器和第一反相器；第一反相器的输入端与差分放大电路的输出端连接；低通滤波器的输入端与第一反相器的输出端连接、低通滤波器的输出端与比较器的反相输入端连接，比较器的同相输入端接收外部参考信号，比较器的输出端与差分放大电路的输入端连接。

7.如权利要求6所述的时钟产生控制电路，其特征在于：低通滤波器为三阶低通滤波器；其中三阶低通滤波器包括第一电阻、第二电阻、第三电阻、第一电容、第二电容和第三电容，第一电阻和第一电容组成第一低通滤波器、第二电阻和第二电容组成第二低通滤波器、第三电阻和第三电容组成第三低通滤波器；第一低通滤波器、第二低通滤波器以及第三低通滤波器级联成三阶低通滤波器。

8.一种时钟产生控制系统，其特征在于：包括多个如权利要求1-7中任一项所述的时钟产生控制电路；其中，每个时钟产生控制电路的输入端接收外部输入信号或前一个时钟产生控制电路输出的时钟信号；每个时钟产生控制电路均输出相应倍频的时钟信号。