JP2000068744A

JP2000068744A - ２逓倍回路

Info

Publication number: JP2000068744A
Application number: JP10231691A
Authority: JP
Inventors: Nobuhiro Hirai; 伸博平井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-08-18
Filing date: 1998-08-18
Publication date: 2000-03-03
Anticipated expiration: 2018-08-18
Also published as: JP3152214B2

Abstract

(57)【要約】【課題】波形が歪んでいても、正弦波信号から２倍の
周波数を有するデューティ比１の方形波信号を得る。【解決手段】入力信号を第１のギルバート形掛け算回
路１で自乗掛け算して、掛け算出力を２分周器２に与
え、２相の２分周出力を得る。該２分周出力を第２のギ
ルバート形掛け算回路３に入力し、２逓倍出力の直流レ
ベルを、負帰還回路４により、検波抽出し、増幅して、
２分周器２のオフセット調整端子３１−３２間に与え
る。この負帰還回路４の負帰還により、結果として、デ
ューティ比がほぼ１となる２逓倍出力波形が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号の２倍の
周波数を有する信号を得るための２逓倍回路に係り、特
に歪を多く含む波形の入力信号からも、デューティ比が
ほぼ“１”となる２逓倍信号出力を得るための２逓倍回
路に関する。

【０００２】

【従来の技術】入力信号からその２倍の周波数を有する
信号を得るための２逓倍回路は、種々の信号処理に用い
られる。２逓倍回路においては、所定のデューティ比の
方形波パルスの形で、２逓倍出力を得ることが要求され
ることが少なくない。多くの場合には、特にデューティ
比１（つまり１対１）のいわゆる５０％デューティの２
逓倍出力を必要とする。

【０００３】ディジタル信号の方形波パルス等を２逓倍
して、２倍の周波数で且つ所定のデューティ比の方形波
パルスを得る従来の２逓倍回路としては、例えば特開昭
６１−１３４１１６号公報に開示された２逓倍回路があ
る。

【０００４】特開昭６１−１３４１１６号公報による２
逓倍回路は、ＭＯＳ（金属酸化物半導体）電界効果トラ
ンジスタの可変抵抗素子及び容量とからなる時定数回路
で構成され、π／ｍの基準位相量及び前記基準位相量の
２倍の位相量をそれぞれ遅延するように設定された２つ
の可変遅延回路と、入力信号と前記２倍の位相量を有す
る可変遅延回路を介して出力される前記入力信号の遅延
信号との位相差をハイ又はローのレベル信号に変換する
位相差検出手段と、前記レベル信号を積分し前記２つの
可変遅延回路におけるＭＯＳ電界効果トランジスタのゲ
ートにそれぞれ遅延位相量制御信号として帰還する積分
回路と、前記入力信号と前記基準位相量を遅延する遅延
回路を介して出力される遅延入力信号の２つを入力とす
る排他的論理和回路からなる出力回路とを含んでいる。

【０００５】この特開昭６１−１３４１１６号公報の２
逓倍回路においては、入力信号周波数が変った際の入力
信号と基準遅延位相との位相差は、可変遅延回路出力と
の間にあらわれる位相差として位相差検出手段を介して
間接的に検知され、遅れ又は進みに応じハイ又はローの
レベル信号に変換される。該レベル信号は積分回路で積
分されそのレベル反転出力は２つのＭＯＳ電界効果トラ
ンジスタのゲート電位を同時に制御し、それぞれの遅延
位相量の補正が行なわれる。すなわち、可変遅延回路出
力に遅れが検出されたときは遅延位相量を減少せしめ、
また、逆のときは増大せしめるように作用して、入力信
号と基準位相を遅延する遅延回路の出力信号との位相関
係は入力信号周波数の変化に応答し、所定のデューティ
比を常に保持するように動作する。

【０００６】一方、入力信号がアナログ正弦波信号であ
る場合に、従来、ギルバート形掛け算回路（図３参照）
又は全波整流回路（図７参照）を単体又はその出力信号
を適宜波形整形することにより、２逓倍回路として用い
ていた。しかしながら、これらの構成では、出力のデュ
ーティ比は１にはならない（図５の（２）又は図９の波
形参照）。

【０００７】また、デューティ比が１となる２逓倍回路
としては、例えば図１１に示す回路がある。

【０００８】図１１の２逓倍回路は、バイアス端子２３
０〜２３２、入力端子２２９、出力端子２１、２２、抵
抗１０７、１０８、１１１、１１２、２０７〜２０９、
トランジスタ１２３〜１３０、２１６、コンデンサ１３
５、１３６、２１９、２２０、定電流源１３８、２２２
及びバッファ２２５、２２６で構成されている。

【０００９】入力端子２２９から入力された信号は、抵
抗２０９、コンデンサー２２０で分圧される（コンデン
サ２１９は大容量のカップリング用コンデンサなので無
視することができる）。抵抗２０９の両端の信号は、ト
ランジスタ１２５及び１２８のベースと、トランジスタ
１２６及び１２７のベースとの間に印加され、コンデン
サ２２０の両端の信号は、トランジスタ１２９のベース
と、トランジスタ１３０のベースとの間に印加される。
ここで両者の信号位相差は、９０°になっているので、
これらの掛け算出力は、デューティ比が１の２逓倍信号
となる。

【００１０】

【発明が解決しようとする課題】しかしながら、図１１
に示すようにコンデンサと抵抗の組み合わせによって、
所要の位相シフト処理、すなわち移相処理、を施すこと
ができる波形は、正弦波に限られる。歪みの大きな波形
では、高調波成分もそれぞれ９０度移相されてしまい、
波形が大きく変形してしまうからである。よって、それ
らの掛け算出力も、意図する２逓倍出力にはなり得な
い。すなわち、この図１１に示した２逓倍回路には、歪
みの大きな信号には適さないという問題がある。

【００１１】本発明は、上述した事情に鑑みてなされた
もので、正弦波信号から、波形が歪んでいても、２倍の
周波数を有するデューティ比１の方形波信号を得ること
を可能とする２逓倍回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係る２逓倍回路は、入力信号
を自乗する第１の乗算回路と、前記第１の乗算回路の出
力レベルが基準レベルを第１の方向に横切るときに極性
を反転する第１の分周出力及び該第１の乗算回路の出力
レベルが基準レベルを第１の方向とは逆の第２の方向に
横切るときに極性を反転する第２の分周出力を得て、前
記第１の乗算回路の出力を二分の一の周波数に分周した
２相の分周出力とする２分周器と、前記２分周器の２相
の分周出力を相互に乗算して前記入力信号の２逓倍出力
を得る第２の乗算回路と、前記第２の乗算回路の２逓倍
出力の直流レベルを前記２分周器に負帰還して、該直流
レベルをゼロとするように２分周器の前記基準レベルを
制御する負帰還回路と、を具備する。

【００１３】前記第１及び第２の乗算回路の少なくとも
一方は、ギルバート形掛け算回路を含んでいてもよい。

【００１４】前記第１の乗算回路の前段に、入力信号を
利得制御して振幅レベルを適正値に制御する自動利得制
御回路をさらに設けていてもよい。

【００１５】また、本発明の第２の観点に係る２逓倍回
路は、入力信号を全波整流する全波整流回路と、前記全
波整流回路の出力レベルが基準レベルを第１の方向に横
切るときに極性を反転する第１の分周出力及び該全波整
流回路の出力レベルが基準レベルを第１の方向とは逆の
第２の方向に横切るときに極性を反転する第２の分周出
力を得て、前記全波整流回路の出力を二分の一の周波数
に分周した２相の分周出力とする２分周器と、前記２分
周器の２相の分周出力を相互に乗算して前記入力信号の
２逓倍出力を得る乗算回路と、前記乗算回路の２逓倍出
力の直流レベルを前記２分周器に負帰還して、該直流レ
ベルをゼロとするように２分周器の前記基準レベルを制
御する負帰還回路と、を具備する。

【００１６】前記乗算回路は、ギルバート形掛け算回路
を含んでいてもよい。

【００１７】前記全波整流回路の前段に、入力信号を利
得制御して振幅レベルを適正値に制御する自動利得制御
回路をさらに設けていてもよい。

【００１８】本発明の２逓倍回路においては、乗算回路
又は全波整流回路、該乗算回路又は全波整流回路の出力
レベルが基準レベルを第１の方向に横切るときに極性を
反転する第１の分周出力及び該乗算回路の出力レベルが
基準レベルを第１の方向とは逆の第２の方向に横切ると
きに極性を反転する第２の分周出力を得て、該乗算回路
の出力を二分の一の周波数に分周した２相の分周出力と
する２分周器、及び該２分周器の２相の分周出力を相互
に乗算して前記入力信号の２逓倍出力を得る乗算回路を
有し、該２逓倍出力の直流レベルを負帰還回路により、
前記２分周器に負帰還して、該直流レベルをゼロとする
ように２分周器の前記基準レベルを制御する。したがっ
て、波形が歪んだ正弦波信号からも、２倍の周波数を有
し且つデューティ比１の方形波信号を得ることができ
る。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２０】図１〜図５を参照して本発明による２逓倍
回路の第１の実施の形態を説明する。

【００２１】図１は、本発明の第１の実施の形態に係る
２逓倍回路の全体の構成を示しており、図２は該第１の
実施の形態の２逓倍回路に用いる２分周器、図３は該第
１の実施の形態の２逓倍回路に乗算回路として用いるギ
ルバート形掛け算回路、そして図４は該第１の実施の形
態の２逓倍回路に用いる負帰還回路の回路構成をそれぞ
れ示している。また、図５は、該第１の実施の形態の２
逓倍回路における各部動作波形を示している。

【００２２】図１に示す２逓倍回路は、第１のギルバー
ト形掛け算回路１，２分周器２、第２のギルバート形掛
け算回路３及び負帰還回路４を備えている。

【００２３】第１のギルバート形掛け算回路１は、乗算
回路であり、上段入力が与えられる端子５及び６と、下
段入力が与えられれる端子７及び８とを有し、これら上
段入力と下段入力との掛け算の結果としての掛け算出力
を、端子９−１０間に出力する。ここでいう上段入力及
び下段入力とは、それぞれ図３における端子５−６間及
び端子７−８間に与えられる入力であり、この場合、上
段入力及び下段入力には、共に入力信号が共通に供給さ
れる。したがって、第１のギルバート形掛け算回路１に
よる掛け算は、実質的に入力信号を自乗する掛け算とな
る。

【００２４】２分周器２は、第１のギルバート形掛け算
回路１の端子９及び１０からの掛け算出力が端子１１及
び１２に入力され、その入力のデューティ比に応じた位
相差を相互間に有する２相の２分周出力を得て、これら
２種の２分周出力をマスタ段出力として端子１３−１４
間及びスレーブ段出力として端子１５−１６間に出力す
る。ここでいうマスタ段出力、及びスレーブ段出力と
は、図２における端子１３−１４間、及び端子１５−１
６間にあらわれる出力であり、これらの出力間位相差
は、端子３１−３２間に与えられるオフセット調整入力
によって制御される。

【００２５】第２のギルバート形掛け算回路３は、やは
り乗算回路であり、上段入力が与えられる端子１７及び
１８と、下段入力が与えられれる端子１９及び２０とを
有し、これら上段入力と下段入力との掛け算の結果とし
ての掛け算出力を、端子２１−２２間に出力する。ここ
でいう端子１７−１８間の上段入力及び端子１９−２０
間の下段入力も、それぞれ図３における端子５−６間及
び端子７−８間に与えられる入力に対応する。この場
合、上段入力及び下段入力には、それぞれ２分周器２の
マスタ段出力とスレーブ段出力が供給される。

【００２６】負帰還回路４は、第２のギルバート形掛け
算回路３の端子２１−２２間出力を入力として端子２３
−２４間で受け、その直流成分を抽出し、増幅して、端
子２５−２６間に出力する。該端子２５−２６間の出力
は、２分周器２のオフセット調整端子３１−３２間に印
加される。

【００２７】図２は、２分周器２の具体的な構成例を示
す回路構成図であり、一般的なマスタスレーブ形のＤ
（ディレイ）−フリップフロップ（ＤＦＦ）タイプの分
周器である。該２分周器２は、端子１１〜１６、３１、
３２、抵抗１０１〜１０６、バイポーラトランジスタ１
１３〜１２２、コンデンサ１３１、１３２、定電流源１
３７及びバッファ１３９〜１４２を具備する。

【００２８】端子１１及び１２は入力信号端子であり、
該端子１１−１２間の入力信号が２分周された２相の分
周出力信号が、マスタ段出力端子１３−１４間、スレー
ブ段出力端子１５−１６間に出力される。ここで、両分
周出力間の位相差は、入力信号のデューティ比及びオフ
セット調整端子３１−３２間に入力される直流電圧値に
よって決定される。

【００２９】図３は、第１のギルバート形掛け算回路１
及び第２のギルバート形掛け算回路３の具体的な構成例
を示す回路構成図である。信号端子５〜１０、バイアス
端子１４５〜１４７、抵抗１０７〜１１２、バイポーラ
トランジスタ１２３〜１３０、コンデンサー１３３〜１
３６、定電流源１３８及びバッファ１４３、１４４を具
備する。上段入力端子５−６間と、下段入力端子７−８
間にそれぞれ入力された信号を乗算すなわち掛け算した
結果の掛け算出力が、出力端子９−１０間に出力され
る。

【００３０】図４は、負帰還回路４の具体的な構成例を
示す回路構成図である。端子２３〜２６、差動増幅器３
０１、バッファ３０２、３０３及びコンデンサ３０４を
具備する。入力端子２３−２４間の交流信号をコンデン
サ３０４で平滑して、接続点３０５−３０６間に直流分
を取り出し、その直流電圧を差動増幅器３０１で増幅し
て端子２５−２６間に出力する。

【００３１】次に、図１の２逓倍回路の動作について、
図５に示す各部波形を参照して説明する。図５におい
て、（１）は入力信号波形、（２）は端子９−１０間の
出力波形（すなわち端子１１−１２間の入力波形）、
（３）は端子１３−１４間の出力波形、（４）は端子１
５−１６間の出力波形、そして（５）は端子２１−２２
間の出力波形を示している。

【００３２】例えば、図５の（１）に示すような波形の
入力信号が入力された場合、第１のギルバート形掛け算
回路１の端子９−１０間の掛け算出力の信号波形は、同
図（２）に示すようになる。ここで２分周器２がオフセ
ット調整端子３１−３２を備えていなければ（オフセッ
ト制御されなければ）、２分周器２から得られる２種の
２分周出力、すなわち端子１３−１４間のマスタ段出
力、及び端子１５−１６間のスレーブ段出力の信号波形
は、それぞれ同図（３）及び（４）に示すようになる。

【００３３】ここで、同図（３）の波形の立ち上がり及
び立ち下がりは、同図（２）の信号波形の極性が−から
＋に移行するポイント、また（４）の波形の立ち上がり
及び立ち下がりは同図（２）の信号波形の極性が反対に
＋から−に移行するポイントに対応している。つまり、
（３）及び（４）の信号間の位相差は、（２）の波形の
デューティ比に依存し、図示の場合、両者の位相差は少
なくとも９０°から大きくずれている。

【００３４】さらにこのまま、これらの信号を、後段の
第２のギルバート形掛け算回路３に入力すると、出力端
子２１−２２間には、同図（５）のようにデューティ比
が１からずれた波形が得られることになる。図において
はデューティ比＝ｃ／ｄである。

【００３５】ところが、本発明による図１の２逓倍回路
においては、出力端子２１−２２間の直流レベルを検波
抽出し、増幅して、２分周器２のオフセット調整端子３
１−３２間に与える負帰還回路４を備えている。この負
帰還回路４の負帰還により、結果として、出力端子２１
−２２間には、デューティ比がほぼ１となる波形が得ら
れる。

【００３６】次に、この理由について詳細に説明する。
今、出力端子２１−２２間に図５の（５）のような出力
波形が得られたとする。この出力波形の直流レベルＶ
_ＤＣは、図示のように極性が−（負）であり、この直流
レベルが、負帰還回路４によって、増幅され、２分周器
２のオフセット調整端子３１−３２間にフィードバック
される。フィードバックされた直流値は、２分周器２の
入力にオフセットＶ_ＯＦ _Ｆを与える。これは、図５の
（２）において、バイアス点を示す横軸を上方向にシフ
トさせることに相当し、それに伴いデューティ比（ａ／
ｂ）も変化する。そのため、図５の（３）及び（４）に
示す信号の位相差も変化し、結果として、これら図５の
（３）及び（４）の信号の掛け算出力である図５の
（５）の信号におけるデューティ比に変化を与え、直流
レベルを＋方向に動かす。このような負帰還ループの作
用により、出力２１−２２間の直流レベルは最終的にゼ
ロに収束するので、そのデューティ比は、ほぼ１とな
る。

【００３７】上述したように、図１の２逓倍回路とする
ことにより次のような効果を得ることができる。

【００３８】第１の効果は、入力信号の波形に制約がほ
とんど無いということである。このため、綺麗な正弦波
でなく発振器出力等の比較的大きな歪みを持つ信号に対
しても適用することができる。なぜならば、２分周器２
を移相回路、すなわち位相シフト回路、として使用して
いるためである。２分周器２から得られる、位相の異な
る２信号を第２のギルバート形掛け算回路３により掛け
算して、２逓倍出力を得ている。

【００３９】例えば、一般的な移相回路や位相合成回路
は、入力波形が正弦波、もしくは、それに近い波形等の
整った波形であることを想定しており、上述したように
歪みが大きな波形の場合には、所望する移相処理又は位
相合成処理を達成することはできない。

【００４０】第２の効果は、常に、デューティ比がほぼ
１の２逓倍出力を得ることができるということである。
なぜならば、負帰還ループによって、最終出力が制御さ
れているためである。回路の途中経路に多少誤差要因を
含んでいても、最終出力の直流レベルが必ずゼロになる
ように制御されている。出力波形は矩形波となっている
ため、直流レベルがゼロということは、その時のデュー
ティ比は１となるはずである（図５の（５）参照）。

【００４１】もちろん、負帰還ループ経路内に誤差成分
が含まれることも考慮する必要はあるが、次に述べるよ
うに、デューティ比＝１からのずれは、非常に小さいこ
とが、簡単な計算により見積もることができる。

【００４２】まず、図５の（１）のような入力波形の
時、同図（２）の波形が得られる。このままでは、その
デューティ比ａ／ｂは、図から推定すると約１．５とな
り、デューティ比１に対して５０％ずれている。

【００４３】次に、本発明において、その２逓倍出力を
得るにあたり、図５の（２）に示すオフセットＶ_ＯＦＦ
が１００ｍＶ必要だったとする。これは、図４の差動増
幅器３０１の出力電圧として１００ｍＶが必要であると
いうことを意味し、例えば、同差動増幅器３０１の直流
電圧利得を１００とすると、その入力端子３０４−３０
５間の直流電圧は１ｍＶということになる。この電圧
は、端子２３−２４間（もしくは端子２１−２２間）の
信号を、コンデンサ３０４で平滑したものであり、図５
の（５）の波形における電圧Ｖ_ＤＣに相当する。また、
出力端子２１−２２間の最大振幅が、図５の（５）に示
すようにＶ_Ｏであったとする。デューティ比ｋへの影響
は、これら電圧Ｖ_ＤＣ及びＶ_Ｏに依存し、次式のように
なる。

【００４４】

【数１】デューティ比ｋ＝（１−Ｖ_ＤＣ／Ｖ_Ｏ）／（１
＋Ｖ_ＤＣ／Ｖ_Ｏ）

【００４５】なぜならば、例えば、図５の（５）のよう
に、デューティ比＝ｃ／ｄのとき、その直流電圧値Ｖ
_ＤＣは、１周期分の平均値Ｖ_ＤＣ＝（−ｃ×Ｖ_Ｏ＋ｄ×Ｖ_Ｏ）／
（ｃ＋ｄ）であるからである。ｋ＝ｃ／ｄを用いて変形すると、数
１が得られる。

【００４６】仮に、Ｖ_Ｏ＝１Ｖであれば、ｋ＝（１−０．００１）／（１＋０．００１）＝０．９
９８であり、デューティ比１からデューティ比のずれは、
０．２％となる。

【００４７】さらに、負帰還回路４自体が入力オフセッ
ト電圧を例えば２ｍＶ持っている場合でも、それを加え
て最大３ｍＶであり、上述と同様な計算よって、ｋ＝
０．９８８となり、デューティ比１からのずれは０．６
％程度に収まる。

【００４８】図６は、本発明の第２の実施の形態に係る
２逓倍回路の全体の構成を示している。図６は、図１の
第１のギルバート形掛け算回路１に代えて全波整流回路
３３を用いている。

【００４９】図６の２逓倍回路では、入力信号は全波整
流回路３３の入力端子２７−２８間に与えられ、全波整
流回路３３は、全波整流した出力を出力端子２９−３０
間に出力して、２分周器２の入力端子１１−１２間に供
給する。

【００５０】この場合の全波整流回路３３の具体的な構
成例を図７に示す。図７に示す全波整流回路３３は、バ
イアス端子２２７、２２８、信号入力端子２７、２８、
信号出力端子２９、３０、抵抗２０１〜２０６、トラン
ジスター２１０〜２１５、コンデンサ２１７、２１８、
定電流源２２１及びバッファ２２３、２２４を具備す
る。このような、全波整流回路３３によって図５の
（１）のような入力信号を全波整流することにより、図
５の（２）と同様の波形を得ることができる。

【００５１】図８は、本発明の第３の実施の形態に係る
２逓倍回路の全体の構成を示している。図８に示す２逓
倍回路は、図１の構成における第１のギルバート形掛け
算回路１の前段に自動利得制御（ＡＧＣ）回路（以下、
「ＡＧＣ回路」と称する）４０１が設けられている。例
えば、図１の２逓倍回路において、端子５−６間及び７
−８間に入力される入力信号のレベルが、何らかの理由
により、想定していたよりも極端に大きくなってしまっ
た場合、２分周器２の入力端子１１−１２間に入力され
る波形は、図９のようになる。図９においては、信号波
形が飽和により大きくつぶされてしまっており、これで
は、２分周器２の入力にどんなにオフセットを与えて
も、デューティ比が１にならない。また、逆に極端に入
力レベルが小さくなった場合、２分周器２の入力レベル
も小さくなり、分周自体が不能になる可能性がある。

【００５２】したがって、そのようなおそれがある場合
には、図８に示すように初段にＡＧＣ回路４０１を設
け、ギルバート形掛け算回路１に入力される信号のレベ
ルを抑えればよい。ＡＧＣ回路４０１が、入力端子４０
２及び４０３に与えられた入力信号の利得を制御して、
出力端子４０４及び４０５の間に適正な振幅の信号を得
る。

【００５３】この実施の形態においては、入力信号のレ
ベル変動が大きい場合でも、良好な２逓倍動作を行なう
ことができるという新たな効果を奏する。

【００５４】図１０は、本発明の第４の実施の形態に係
る２逓倍回路の全体の構成を示している。図１０に示す
２逓倍回路は、図６の構成における全波整流回路３３の
前段にＡＧＣ回路４０６が設けられている。例えば、図
６の２逓倍回路においても、端子５−６間及び７−８間
に入力される入力信号のレベルが、何らかの理由によ
り、想定していたよりも極端に大きくなってしまった場
合、２分周器２の入力端子１１−１２間に入力される波
形は、図９のようになる。図９においては、信号波形が
飽和により大きくつぶされてしまっており、これでは、
２分周器２の入力にどんなにオフセットを与えても、デ
ューティ比が１にならない。また、逆に極端に入力レベ
ルが小さくなった場合、２分周器２の入力レベルも小さ
くなり、分周自体が不能になる可能性がある。

【００５５】したがって、そのようなおそれがある場合
には、図１０に示すように初段にＡＧＣ回路４０６を設
け、全波整流回路３３に入力される信号のレベルを抑え
ればよい。ＡＧＣ回路４０６が、入力端子４０２及び４
０３に与えられた入力信号の利得を制御して、出力端子
４０４及び４０５の間に適正な振幅の信号を得る。

【００５６】この実施の形態においても、入力信号のレ
ベル変動が大きい場合でも、良好な２逓倍動作を行なう
ことができる。

【００５７】なお、図１、図６、図８及び図１０の構成
において、図３に示したような構成のギルバート形掛け
算回路１及び３に代えて他の乗算回路を用いる構成とし
てもよく、図６及び図１０の構成において、図７に示し
た構成の全波整流回路以外の全波整流回路を用いる構成
としてもよい。

【００５８】また、図１におけるギルバート形掛け算回
路１及び３の具体例として、図３に回路構成を示した
が、第１のギルバート形掛け算回路１としては、想定さ
れる入力レベルに応じて、図３に示す回路のトランジス
タ１２９及び１３０のエミッタにエミッタ抵抗を追加し
た構成を用いてもよい。さらに、トランジスタ１２５〜
１２８のエミッタに、エミッタ抵抗を追加するようにし
てもよい。

【００５９】さらに、図６における全波整流回路３３の
具体例として、図７に回路構成を示したが、全波整流回
路３３としては、想定される入力レベルに応じて、トラ
ンジスタ２１２〜２１５のエミッタに、エミッタ抵抗を
追加した構成を用いてもよい。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
正弦波信号から、波形が歪んでいても、２倍の周波数を
有するデューティ比１の方形波信号を得ることを可能と
する２逓倍回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る２逓倍回路の
構成を示すブロック図である。

【図２】図１の２逓倍回路に用いる２分周器の一例の構
成を示す回路構成図である。

【図３】図１の２逓倍回路に用いるギルバート形掛け算
回路の一例の構成を示す回路構成図である。

【図４】図１の２逓倍回路に用いる負帰還回路の一例の
構成を示す回路構成図である。

【図５】図１の２逓倍回路における動作を説明するため
の各部波形図である。

【図６】本発明の第２の実施の形態に係る２逓倍回路の
構成を示すブロック図である。

【図７】図６の２逓倍回路に用いる全波整流回路の一例
の構成を示す回路構成図である。

【図８】本発明の第３の実施の形態に係る２逓倍回路の
構成を示すブロック図である。

【図９】図８の２逓倍回路における動作を説明するため
の波形図である。

【図１０】本発明の第４の実施の形態に係る２逓倍回路
の構成を示すブロック図である。

【図１１】従来の２逓倍回路の一例の構成を示す回路構
成図である。

【符号の説明】１ギルバート形掛け算回路２２分周器３ギルバート形掛け算回路４負帰還回路５〜３２端子３３全波整流回路１０１〜１１２抵抗１１３〜１３０トランジスタ１３１〜１３６コンデンサ１３７，１３８定電流源１３９〜１４４バッファ１４５，１４６端子２０１〜２０６抵抗２１０〜２１５トランジスタ２１７、２１８コンデンサ２２１定電流源２２３，２２４バッファ２２７，２２８端子３０１差動増幅器３０２，３０３バッファ３０４コンデンサ４０１自動利得制御（ＡＧＣ）回路４０２〜４０５端子４０６自動利得制御（ＡＧＣ）回路

Claims

【特許請求の範囲】

【請求項１】入力信号を自乗する第１の乗算回路と、前記第１の乗算回路の出力レベルが基準レベルを第１の
方向に横切るときに極性を反転する第１の分周出力及び
該第１の乗算回路の出力レベルが基準レベルを第１の方
向とは逆の第２の方向に横切るときに極性を反転する第
２の分周出力を得て、前記第１の乗算回路の出力を二分
の一の周波数に分周した２相の分周出力とする２分周器
と、前記２分周器の２相の分周出力を相互に乗算して前記入
力信号の２逓倍出力を得る第２の乗算回路と、前記第２の乗算回路の２逓倍出力の直流レベルを前記２
分周器に負帰還して、該直流レベルをゼロとするように
２分周器の前記基準レベルを制御する負帰還回路と、を
具備することを特徴とする２逓倍回路。
【請求項２】前記第１及び第２の乗算回路の少なくとも
一方は、ギルバート形掛け算回路を含むことを特徴とす
る請求項１に記載の２逓倍回路。
【請求項３】前記第１の乗算回路の前段に、入力信号を
利得制御して振幅レベルを適正値に制御する自動利得制
御回路をさらに設けることを特徴とする請求項１又は２
に記載の２逓倍回路。
【請求項４】入力信号を全波整流する全波整流回路と、前記全波整流回路の出力レベルが基準レベルを第１の方
向に横切るときに極性を反転する第１の分周出力及び該
全波整流回路の出力レベルが基準レベルを第１の方向と
は逆の第２の方向に横切るときに極性を反転する第２の
分周出力を得て、前記全波整流回路の出力を二分の一の
周波数に分周した２相の分周出力とする２分周器と、前記２分周器の２相の分周出力を相互に乗算して前記入
力信号の２逓倍出力を得る乗算回路と、前記乗算回路の２逓倍出力の直流レベルを前記２分周器
に負帰還して、該直流レベルをゼロとするように２分周
器の前記基準レベルを制御する負帰還回路と、を具備す
ることを特徴とする２逓倍回路。
【請求項５】前記乗算回路は、ギルバート形掛け算回路
を含むことを特徴とする請求項４に記載の２逓倍回路。
【請求項６】前記全波整流回路の前段に、入力信号を利
得制御して振幅レベルを適正値に制御する自動利得制御
回路をさらに設けることを特徴とする請求項４又は５に
記載の２逓倍回路。