JP2006033824A - 復元回路、及び復元回路の復元方法 - Google Patents
復元回路、及び復元回路の復元方法 Download PDFInfo
- Publication number
- JP2006033824A JP2006033824A JP2005194419A JP2005194419A JP2006033824A JP 2006033824 A JP2006033824 A JP 2006033824A JP 2005194419 A JP2005194419 A JP 2005194419A JP 2005194419 A JP2005194419 A JP 2005194419A JP 2006033824 A JP2006033824 A JP 2006033824A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- control voltage
- output
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000003247 decreasing effect Effects 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 25
- 230000007423 decrease Effects 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 abstract 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 abstract 1
- 238000011084 recovery Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 5
- 238000013507 mapping Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】高速直列データ送受信器の受信側でクロックとデータとを復元する時、位相補間技術を利用すると、必要なPLLの数が一つに減少され、電力消耗、雑音、面積側面で多くの利点を得ることができる。本発明は、従来に使用された制限された位相解像力を有するデジタル位相補間器の短所を克服するために、アナログ位相補間器を採用した。そして、二つのチャージポンプを使用した従来のアナログ位相補間器を適用したクロックデータ復元回路と比較して、一つのチャージポンプを使用して位相補間器を制御して、正確な特性制御を通じて改善されたジッタ特性を得ることができる。
【選択図】 図4
Description
410 位相検出部
420 クワドラント制御部
430 チャージポンプ
440 ループフィルタ
460 位相補間器
470 クワドラント判別部
471a、471b、472a、472b 位相クワドラント判別信号
480 出力クロック
Claims (18)
- 入力データの位相と出力クロックの位相とを比較する位相検出部と、
前記出力クロックの位相が位置した位相クワドラントを判別して、位相クワドラント判別信号を出力するクワドラント判別部と、
前記位相検出部の出力と前記クワドラント判別部の出力との入力を受けて、第1位相制御電圧と第2位相制御電圧とに対する増減信号を出力するクワドラント制御部と、
前記クワドラント制御部の出力の入力を受けて、前記第1位相制御電圧と前記第2位相制御電圧とを出力する一つの差動チャージポンプと、少なくとも一つのループフィルタとで構成されたチャージポンプ部と、
前記位相クワドラント判別信号を受けて、第1クロック、前記第1クロックを90°位相遅延させた第2クロック、前記第1クロックを180°位相遅延させた第3クロック、及び前記第1クロックを270°位相遅延させた第4クロックのうち、二つのクロックを選択し、前記第1位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第2位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間器と、を具備し、
前記アナログ位相補間器の出力クロックを前記位相検出部の入力として、帰還閉回路を形成することを特徴とする復元回路。 - 前記位相検出部は、前記出力クロックと前記入力データとの位相差によってアップ信号とダウン信号とを発生させることを特徴とする請求項1に記載の復元回路。
- 前記位相検出部は、前記出力クロックの位相が前記入力データの位相より進んでいる場合には、高いレベルのアップ信号と低いレベルのダウン信号とを発生させ、前記出力クロックの位相が前記入力データの位相より遅れている場合には、高いレベルのダウン信号と低いレベルのアップ信号とを発生させることを特徴とする請求項2に記載の復元回路。
- 前記位相検出部は、少なくとも一つのフリップフロップで構成されることを特徴とする請求項2に記載の復元回路。
- 前記クワドラント判別部は、前記チャージポンプ部から出力された前記第1位相制御電圧と前記第2位相制御電圧、及び前記第1位相制御電圧と第2位相制御電圧との差異の最大許容電圧と最小許容電圧の入力を受けて、前記出力クロックの位相が位置したクワドラントを判別する動作をすることを特徴とする請求項1に記載の復元回路。
- 前記クワドラント判別部の前記出力クロックの位相が位置したクワドラントを判別する動作は、現在出力クロックの位相が位置したクワドラントの情報と、前記第1位相制御電圧と第2位相制御電圧との間の差異が、前記第1位相制御電圧と第2位相制御電圧との差異の最小許容電圧以下又は最大許容電圧以上に到達したかの可否を通じて行なわれることを特徴とする請求項5に記載の復元回路。
- 前記クワドラント制御部は、前記位相検出部が出力したアップ信号とダウン信号とから前記クワドラント判別部が出力した位相クワドラント判別信号によって前記チャージポンプ部に対するアップ信号とダウン信号とを生成することを特徴とする請求項2に記載の復元回路。
- 前記クワドラント制御部は、
前記出力クロックの位相が第1又は第3四分面に位置する場合には、前記位相検出部のアップ信号を前記チャージポンプ部に対するアップ信号として出力し、前記位相検出部のダウン信号を前記チャージポンプ部に対するダウン信号として出力し、
前記出力クロックの位相が第2又は第4四分面に位置する場合には、前記位相検出部のアップ信号を前記チャージポンプ部に対するダウン信号として出力し、前記位相検出部のダウン信号を前記チャージポンプ部に対するアップ信号として出力することを特徴とする請求項3に記載の復元回路。 - 前記チャージポンプ部は、前記クワドラント制御部が出力した前記チャージポンプ部に対するアップ信号とダウン信号とに対して、アップ信号が高いレベルである場合に第1位相制御電圧を増加させ、第2位相制御電圧を減少させ、ダウン信号が高いレベルである場合に第1位相制御電圧を減少させ、第2位相制御電圧を増加させる一つの差動チャージポンプを含んで構成されることを特徴とする請求項2に記載の復元回路。
- 入力データの位相と出力クロックの位相とを比較する位相検出部と、
前記出力クロックの位相が位置した位相クワドラントを判別して、位相クワドラント判別信号を出力するクワドラント判別部と、
前記位相検出部の出力と前記クワドラント判別部の出力との入力を受けて、第1位相制御電圧と第2位相制御電圧とに対する増減信号を出力するクワドラント制御部と、
前記クワドラント制御部の出力の入力を受けて、前記第1位相制御電圧と前記第2位相制御電圧とを出力する一つの差動チャージポンプと、少なくとも一つのループフィルタとで構成されるチャージポンプ部と、
前記第1位相制御電圧と前記第2位相制御電圧の入力を受けて、第3位相制御電圧と第4位相制御電圧とを出力するGMセルと、
前記位相クワドラント判別信号を受けて、第1クロック、前記第1クロックを90°位相遅延させた第2クロック、前記第1クロックを180°位相遅延させた第3クロック、及び前記第1クロックを270°位相遅延させた第4クロックのうち、二つのクロックを選択し、前記第3位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第4位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間部と、を具備し、
前記位相補間部の出力クロックを前記位相検出部の入力として、帰還閉回路を形成することを特徴とする復元回路。 - 入力データの位相と出力クロックの位相とを比較する位相検出部と、
第p−1クロックの位相から第pクロックの位相までの位相範囲を第p−1位相範囲とする時、前記出力クロックの位相が位置した位相範囲を判別する位相範囲判別部と、
前記位相検出部の出力と前記位相範囲判別部の出力の入力を受けて、第1位相制御電圧と第2位相制御電圧の増減信号を出力する位相制御部と、
前記位相範囲制御部の出力の入力を受けて、前記第1位相制御電圧と前記第2位相制御電圧とを出力する一つの差動チャージポンプと少なくとも一つのループフィルタとで構成されたチャージポンプ部と、
前記第1位相制御電圧と前記第2位相制御電圧の入力を受け、前記位相範囲判別部の出力を受けて、第1クロック、第1クロックに対してp×360/m°(mは、4より大きい自然数)遅延された第pクロック(pは、2〜mまでの自然数)のうち、360/m°の位相差異を有する二つのクロックを選択し、前記第1位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第2位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間器と、を具備し、
前記アナログ位相補間器の出力クロックを前記位相検出部の入力としてループを形成することを特徴とする復元回路。 - 前記位相検出部は、前記出力クロックと前記入力データの位相差によってアップ信号とダウン信号とを発生させることを特徴とする請求項11に記載の復元回路。
- 前記位相範囲判別部は、前記チャージポンプ部から出力された前記第1位相制御電圧と前記第2位相制御電圧、及び前記第1位相制御電圧と前記第2位相制御電圧との差異の最大許容電圧と最小許容電圧の入力を受けて、前記出力クロックの位相が位置した位相範囲を判別する動作をすることを特徴とする請求項11に記載の復元回路。
- 前記位相範囲判別部の前記出力クロックの位相が位置した位相範囲を判別する動作は、現在出力クロックの位相が位置した位相範囲の情報と、前記第1位相制御電圧と前記第2位相制御電圧との差異が前記第1位相制御電圧と前記第2位相制御電圧との差異の最小許容電圧以下、又は最大許容電圧以上に到達したかの可否を通じて行なわれることを特徴とする請求項13に記載の復元回路。
- 前記位相制御部は、前記位相検出部が出力したアップ信号とダウン信号とから前記位相範囲判別部が出力した位相範囲判別信号によって前記チャージポンプ部に対するアップ信号とダウン信号とを生成することを特徴とする請求項12記載の復元回路。
- 前記チャージポンプ部は、前記位相制御部が出力した前記チャージポンプ部に対するアップ信号とダウン信号とに対して、アップ信号が高いレベルである場合に前記第1位相制御電圧を増加させ、前記第2位相制御電圧を減少させ、ダウン信号が高いレベルである場合に前記第1位相制御電圧を減少させ、前記第2位相制御電圧を増加させる一つの差動チャージポンプを含んで構成されることを特徴とする請求項2記載の復元回路。
- 第1クロック、前記第1クロックを90°位相遅延させた第2クロック、前記第1クロックを180°位相遅延させた第3クロック、及び前記第1クロックを270°位相遅延させた第4クロックを発生させる段階と、
入力データの位相と出力クロックの位相とを比較する段階と、
前記出力クロックの位相が位置した位相クワドラントを判別する段階と、
前記入力データと出力クロックの位相を比較した結果と前記出力クロックの位相が位置した位相クワドラントの情報の入力を受けて、第1位相制御電圧と第2位相制御電圧とに対する増減信号を出力する段階と、
前記第1位相制御電圧と前記第2位相制御電圧とに対する増減信号によって第1位相制御電圧と第1位相制御電圧とは相補的な第2位相制御電圧とを出力する段階と、
前記位相クワドラント判別信号によって、前記第1乃至第4クロックのうち、90°位相差異を有する二つのクロックを選択して、前記第1位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第2位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合されたクロックを出力する段階と、を含むことを特徴とする復元回路の動作方法。 - 第1クロック、第1クロックに対してp×360/m°(mは、4より大きい自然数)遅延された第pクロック(pは、2〜mまでの自然数)を発生させる段階と、
入力データの位相と出力クロックの位相とを比較する段階と、
前記第p−1クロックの位相から第pクロックの位相までの位相範囲を第p−1位相範囲とする時、前記出力クロックの位相が位置する位相範囲を判別する段階と、
前記入力データの位相と出力クロックの位相とを比較した結果と前記出力クロックの位相が位置した位相範囲の情報の入力を受けて、第1位相制御電圧と第2位相制御電圧とに対する増減信号を出力する段階と、
前記第1位相制御電圧と前記第2位相制御電圧とに対する増減信号によって第1位相制御電圧と第1位相制御電圧とは相補的な第2位相制御電圧とを出力する段階と、
前記位相範囲判別信号によって、前記第1乃至第pクロックのうち、360/m°の位相差異を有する二つのクロックを選択して、前記第1位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第2位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合された出力クロックを出力する段階と、を含むことを特徴とする復元回路の動作方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040054824A KR100630343B1 (ko) | 2004-07-14 | 2004-07-14 | 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법 |
KR2004-054824 | 2004-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006033824A true JP2006033824A (ja) | 2006-02-02 |
JP4959154B2 JP4959154B2 (ja) | 2012-06-20 |
Family
ID=35599406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005194419A Active JP4959154B2 (ja) | 2004-07-14 | 2005-07-01 | 復元回路、及び復元回路の復元方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7489743B2 (ja) |
JP (1) | JP4959154B2 (ja) |
KR (1) | KR100630343B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8238504B2 (en) | 2009-02-06 | 2012-08-07 | Fujitsu Limited | Clock generation circuit and system |
JP2015139135A (ja) * | 2014-01-23 | 2015-07-30 | 富士通株式会社 | タイミング信号発生回路 |
US9100036B2 (en) | 2013-10-10 | 2015-08-04 | Fujitsu Limited | Receiving device and data interpolation processing method |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100488040C (zh) * | 2002-10-16 | 2009-05-13 | 卡西欧计算机株式会社 | 无线电波接收设备、无线电波时钟以及转发器 |
KR100819046B1 (ko) * | 2005-12-08 | 2008-04-02 | 한국전자통신연구원 | 비선형 특성을 보상한 위상 보간기를 이용한 다중 링크용클럭/데이터 복원 장치 및 방법 |
DE102006023695B4 (de) * | 2006-05-19 | 2010-04-08 | Xignal Technologies Ag | Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase |
US7885368B2 (en) * | 2006-06-30 | 2011-02-08 | Intel Corporation | Analog phase controller |
KR101297710B1 (ko) * | 2006-08-10 | 2013-08-20 | 삼성전자주식회사 | 낮은 지터 스프레드 스펙트럼 클럭 발생기 |
US8521979B2 (en) | 2008-05-29 | 2013-08-27 | Micron Technology, Inc. | Memory systems and methods for controlling the timing of receiving read data |
US7979757B2 (en) | 2008-06-03 | 2011-07-12 | Micron Technology, Inc. | Method and apparatus for testing high capacity/high bandwidth memory devices |
US8289760B2 (en) | 2008-07-02 | 2012-10-16 | Micron Technology, Inc. | Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes |
US7855931B2 (en) | 2008-07-21 | 2010-12-21 | Micron Technology, Inc. | Memory system and method using stacked memory device dice, and system using the memory system |
US8756486B2 (en) * | 2008-07-02 | 2014-06-17 | Micron Technology, Inc. | Method and apparatus for repairing high capacity/high bandwidth memory devices |
US8411782B2 (en) * | 2008-07-29 | 2013-04-02 | Fujitsu Limited | Parallel generation and matching of a deskew channel |
US8300753B2 (en) | 2008-07-29 | 2012-10-30 | Fujitsu Limited | Triple loop clock and data recovery (CDR) |
US8718217B2 (en) * | 2008-07-29 | 2014-05-06 | Fujitsu Limited | Clock and data recovery (CDR) using phase interpolation |
US8300754B2 (en) * | 2008-07-29 | 2012-10-30 | Fujitsu Limited | Clock and data recovery with a data aligner |
US8127204B2 (en) * | 2008-08-15 | 2012-02-28 | Micron Technology, Inc. | Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system |
US8333238B2 (en) * | 2009-03-05 | 2012-12-18 | Rodgers Technology, L.L.C. | Compact snubbing unit |
US8320770B2 (en) * | 2009-03-20 | 2012-11-27 | Fujitsu Limited | Clock and data recovery for differential quadrature phase shift keying |
KR101140141B1 (ko) * | 2009-12-31 | 2012-05-02 | 연세대학교 산학협력단 | 위상 검출 장치 |
US8400808B2 (en) | 2010-12-16 | 2013-03-19 | Micron Technology, Inc. | Phase interpolators and push-pull buffers |
KR101175243B1 (ko) | 2010-12-16 | 2012-08-21 | 에스케이하이닉스 주식회사 | 필터회로, 이를 포함하는 집적회로 및 신호의 필터링 방법 |
US9171597B2 (en) | 2013-08-30 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods for providing strobe signals to memories |
KR102448883B1 (ko) * | 2016-03-02 | 2022-10-04 | 한국전자통신연구원 | 인체 통신을 위한 아날로그 신호 수신 장치 및 방법 |
CN109416751A (zh) * | 2016-05-04 | 2019-03-01 | 纽约州立大学研究基金会 | 射频能量收集装置及其使用方法 |
US11221644B2 (en) | 2018-05-21 | 2022-01-11 | Samsung Electronics Co., Ltd. | System for transceiving data based on clock transition time |
TWI714507B (zh) * | 2020-05-20 | 2020-12-21 | 智原科技股份有限公司 | 時脈資料回復電路 |
US11095293B1 (en) * | 2020-12-31 | 2021-08-17 | Texas Instruments Incorporated | Low-power fractional analog PLL without feedback divider |
TWI831630B (zh) * | 2023-03-06 | 2024-02-01 | 瑞昱半導體股份有限公司 | 轉相控制器與轉相控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1155110A (ja) * | 1997-07-31 | 1999-02-26 | Nec Corp | クロック発生回路 |
JPH11205298A (ja) * | 1998-01-14 | 1999-07-30 | New Japan Radio Co Ltd | クロック再生装置 |
US6002279A (en) * | 1997-10-24 | 1999-12-14 | G2 Networks, Inc. | Clock recovery circuit |
US20020097073A1 (en) * | 2000-09-22 | 2002-07-25 | Agere Systems Inc. | Four quadrant analog mixer-based delay-locked loop for clock and data recovery |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6683930B1 (en) | 1999-12-23 | 2004-01-27 | Cypress Semiconductor Corp. | Digital phase/frequency detector, and clock generator and data recovery PLL containing the same |
GB2362045B (en) | 2000-02-23 | 2004-05-05 | Phoenix Vlsi Consultants Ltd | Analogue-Controlled phase interpolator |
KR20020046482A (ko) | 2000-12-14 | 2002-06-21 | 박종섭 | 차지 펌프형 아날로그 위상고정루프 |
US20030012301A1 (en) * | 2002-07-18 | 2003-01-16 | Harold Walker | Method and apparatus for improved cellular telephone communications |
-
2004
- 2004-07-14 KR KR1020040054824A patent/KR100630343B1/ko active IP Right Grant
-
2005
- 2005-07-01 JP JP2005194419A patent/JP4959154B2/ja active Active
- 2005-07-13 US US11/179,558 patent/US7489743B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1155110A (ja) * | 1997-07-31 | 1999-02-26 | Nec Corp | クロック発生回路 |
US6002279A (en) * | 1997-10-24 | 1999-12-14 | G2 Networks, Inc. | Clock recovery circuit |
JPH11205298A (ja) * | 1998-01-14 | 1999-07-30 | New Japan Radio Co Ltd | クロック再生装置 |
US20020097073A1 (en) * | 2000-09-22 | 2002-07-25 | Agere Systems Inc. | Four quadrant analog mixer-based delay-locked loop for clock and data recovery |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8238504B2 (en) | 2009-02-06 | 2012-08-07 | Fujitsu Limited | Clock generation circuit and system |
US9100036B2 (en) | 2013-10-10 | 2015-08-04 | Fujitsu Limited | Receiving device and data interpolation processing method |
JP2015139135A (ja) * | 2014-01-23 | 2015-07-30 | 富士通株式会社 | タイミング信号発生回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20060005843A (ko) | 2006-01-18 |
JP4959154B2 (ja) | 2012-06-20 |
US20060013349A1 (en) | 2006-01-19 |
KR100630343B1 (ko) | 2006-09-29 |
US7489743B2 (en) | 2009-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959154B2 (ja) | 復元回路、及び復元回路の復元方法 | |
US5485490A (en) | Method and circuitry for clock synchronization | |
KR100834393B1 (ko) | 클럭 데이터 복원장치. | |
US8120399B2 (en) | Locked loop circuit with clock hold function | |
US6927611B2 (en) | Semidigital delay-locked loop using an analog-based finite state machine | |
US7782103B2 (en) | Phase adjustment circuit | |
JP4866707B2 (ja) | Pll回路及び信号送受信システム | |
JP2007082154A (ja) | データ再生回路 | |
EP1199805B1 (en) | PLL circuit and optical communication reception apparatus | |
US20090134918A1 (en) | Jitter generator for generating jittered clock signal | |
US20210075430A1 (en) | Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit | |
Yang | Delay-locked loops-an overview | |
US11777506B2 (en) | Clock generation circuit and semiconductor apparatus using the clock generation circuit | |
USRE38482E1 (en) | Delay stage circuitry for a ring oscillator | |
US20210143807A1 (en) | Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit | |
US6922091B2 (en) | Locked loop circuit with clock hold function | |
EP1913696B1 (en) | Delay-locked loop | |
US7283602B2 (en) | Half-rate clock and data recovery circuit | |
US6545546B2 (en) | PLL circuit and optical communication reception apparatus | |
US8269533B2 (en) | Digital phase-locked loop | |
JP3854065B2 (ja) | 位相補償用クロック同期回路 | |
WO2005008894A1 (en) | Delay locked loop for generating multi-phase clocks without voltage-controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4959154 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |