JP5066466B2 - 周波数シンセサイザ - Google Patents

周波数シンセサイザ Download PDF

Info

Publication number
JP5066466B2
JP5066466B2 JP2008063095A JP2008063095A JP5066466B2 JP 5066466 B2 JP5066466 B2 JP 5066466B2 JP 2008063095 A JP2008063095 A JP 2008063095A JP 2008063095 A JP2008063095 A JP 2008063095A JP 5066466 B2 JP5066466 B2 JP 5066466B2
Authority
JP
Japan
Prior art keywords
frequency
output
voltage
vector
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008063095A
Other languages
English (en)
Other versions
JP2009219041A (ja
Inventor
司 古幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2008063095A priority Critical patent/JP5066466B2/ja
Priority to CN2009801086100A priority patent/CN101971501B/zh
Priority to PCT/JP2009/054362 priority patent/WO2009113466A1/ja
Priority to US12/736,023 priority patent/US8466724B2/en
Publication of JP2009219041A publication Critical patent/JP2009219041A/ja
Application granted granted Critical
Publication of JP5066466B2 publication Critical patent/JP5066466B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、所望の周波数の発振出力が得られる周波数シンセサイザに関する。
標準信号発生器の一つとしてＰＬＬ（Phase Locked Loop）を応用した周波数シンセサイザがある。周波数シンセサイザは図１４に示すように、電圧制御発振器２０１を分周器２０２により１／Ｎに分周してその分周出力を位相比較器２０３の一方の入力端に入力すると共に、基準信号発生器である例えば水晶発振器２０４の発振出力を分周器２００にて１／Ｍに分周してその分周出力を位相比較器２０３の他方の入力端に入力し、その比較信号をループフィルタ２０５を介して電圧制御発振器２０１にフィードバックし、こうしてＰＬＬを構成している（例えば特許文献１）。ＰＬＬがロックすると電圧制御発振器２０１の発振出力の周波数ｆvcoと水晶発振器２０４の発振出力の周波数ｆ0とは、ｆvco／Ｎ＝ｆ0／Ｍの関係にあるので、ｆvco＝（Ｎ／Ｍ）ｆ0となる。分周器２０２はプログラマブルカウンタにより構成されていて外部よりディジタルデータで分周比Ｎを設定できることから、ｆvcoの周波数を自由に設定できることになる。
周波数シンセサイザの応用としては、例えば移動局における局発振部として用いられる。即ち、基地局では所定の周波数帯域を移動局に割り当てるため、移動局側では、割り当てられた周波数帯域の発振出力を生成する必要があり、そのため局発振部に対し周波数を調整できる機能を持たせることが要請される。また無線通信機器の試験用信号源や放送機器などにも使用されている。
このように例えば通信分野において周波数シンセサイザを適用する場合には、他のチャネルとの混信を避けるためにノイズが少ないことが要求され、また電波が過密化していることから、周波数をできるだけ細かく設定できることが望ましい。周波数を細かく設定するためには、上記の分周比Ｎを大きくすればよいが、あまり大きくすると、ループに生じる遅延が長くなってノイズが大きくなり、実際にはＮは１０００程度が上限である。
このため説明の便宜上例えば１０００ＭＨｚ程度の周波数を１Ｈｚ単位で調整できる周波数シンセサイザを設計しようとすると、図１４の装置を多段化する必要がある。即ち、Ｎの上限が１０００であるとすると、位相比較器２０３に入る基準信号の周波数（ｆ0／Ｍ）を１ＭＨｚとすることで、１ＭＨｚきざみで設定できる１ＭＨｚ〜１０００ＭＨｚの周波数シンセサイザを制作できる。同様にして基準信号の周波数を１ｋＨｚとすることにより、１ｋＨｚきざみで設定できる１ｋＨｚ〜１ＭＨｚの周波数シンセサイザを制作し、同様にして基準信号の周波数を１Ｈｚとすることにより、１Ｈｚきざみで設定できる１Ｈｚ〜１ｋＨｚの周波数シンセサイザを制作する。そして各周波数シンセサイザを段階的に合成することにより、１Ｈｚきざみで１０００Ｍヘルツまで設定できる周波数シンセサイザが得られることになる。
しかしながらこのようにすると、周波数を合成する各合成回路についてＰＬＬを組まなければならないこともあって、回路構成が複雑で部品点数が多くなり、ノイズが多くなるという課題がある。
そこで本発明者は、従来の周波数シンセサイザとは原理が全く異なる新規な構成を採用することにより、広い帯域に亘って細かく周波数を設定することができる新規な方式の周波数シンセサイザを開発しており（例えば特許文献２）、その要素技術として電圧制御発振部の製品のばらつきや温度特性の変化などに対しても安定して周波数の引き込みを行うことが可能な回路構成を種々検討している。
特開２００４−２７４６７３号公報：第０００２段落、図１２ 特開２００７−２９５５３７号公報：第図１〜図１２
本発明は、このような事情に基づいて行われたものであり、その目的は、広帯域を細かく設定でき、周波数の引き込み範囲が広い周波数シンセサイザを提供することにある。
本発明に係わる周波数シンセサイザは、供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
この電圧制御発振部の出力周波数に対応する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0／２πとの周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分を取り出すベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数を計算するパラメータ出力部と、
前記ベクトルの周波数から前記パラメータ出力部にて計算された周波数を差し引いた差分を取り出す周波数差取り出し手段と、
この周波数差取り出し手段により取り出された周波数差に対応する電圧信号を積分するループフィルタと、このループフィルタの出力をディジタル／アナログ変換して制御電圧として前記電圧制御発振部に帰還するディジタル／アナログ変換部とを備えた帰還手段と、
前記制御電圧に対応する前記ループフィルタの出力が、前記周波数信号の予め設定した周波数の範囲に対応する設定範囲よりも大きい値となっている期間中は、前記電圧制御発振部の出力周波数を上昇させるための第１の定数を積分して第２のディジタル／アナログ変換部を介して周波数の引き込み用電圧として出力し、前記ループフィルタの出力が、前記設定範囲よりも小さい値となっている期間中は、前記電圧制御発振部の出力周波数を低下させるための第２の定数を積分して第２のディジタル／アナログ変換部を介して周波数の引き込み用電圧として出力する周波数引き込み手段と、
前記帰還手段からの制御電圧と前記周波数引き込み手段からの引き込み用電圧とを加算して前記電圧制御発振部の制御電圧を出力する加算手段と、
前記加算手段に対して周波数引き込み手段を切り離し、または接続するスイッチ部と、
前記周波数引き込み手段からの引き込み用電圧の出力に替えて、前記電圧制御発振部の出力周波数が前記設定値よりも低くなる初期電圧を前記加算手段へと入力する初期電圧入力手段と、
周波数シンセサイザの運転開始時の、前記初期電圧入力手段から初期電圧が入力される前のタイミングで前記周波数引き込み手段を加算手段から切り離し、当該初期電圧入力手段から初期電圧が入力され、前記ループフィルタから電圧制御発振部への制御電圧の出力が前記ループフィルタからの制御電圧の出力の上限値を超えたタイミングで前記周波数引き込み手段を加算手段に接続するように前記スイッチ部を制御するスイッチ制御手段と、を備え、
電圧制御発振部、ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する帰還手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする。
本発明に係わる周波数シンセサイザは、帰還手段からの出力が、予め設定された設定範囲から外れたときに、当該出力が設定範囲の上側に外れたのか下側に外れたのかについての判断を周波数引き込み手段にて行い、その判断結果に応じて電圧制御発振部の出力周波数を上昇させるための第１の定数、または低下させるための第２の定数を積分して帰還手段の出力に加算するようにしている。
従って例えば電圧制御発振部の周囲温度の変化などにより制御電圧と出力周波数との対応関係が変化して、帰還手段からの制御電圧が大きく変動しても、周波数の引き込みが行われる。このため、例えば帰還手段の出力の上限値と下限値との間の領域（ＰＬＬの制御範囲）よりも狭い範囲内に設定範囲が設定されている場合には、帰還手段の出力がＰＬＬの制御範囲を外れるおそれがなく、安定した出力周波数を得ることができる。
本発明の周波数シンセサイザは、新規な原理に基づいて動作するものであることから、先ず本発明の基礎となった周波数シンセサイザの動作原理について図１５を参照しながら概略的な説明をしておく。図１５中１は、電圧制御発振部である電圧制御発振器（ＶＣＯ；Voltage Control Oscillator）であり、供給電圧に応じた周波数の矩形波である周波数信号を出力する。電圧制御発振器１からの周波数信号は分周手段２にて１／Ｎ（Ｎは整数）に分周され、更に正弦波に変換され、ディジタル信号に変換されるのであるが、ここではベクトル取り出し手段２０により、前記周波数信号の周波数に応じた周波数（速度）で回転するベクトルが取り出されるという説明にとどめる。
ベクトル取り出し手段２０の後段の第１の周波数差取り出し手段３０ａは、前記ベクトルの周波数と、電圧制御発振器１の出力周波数が設定周波数になったときのベクトルの周波数ｆｒと、の差を取り出す。周波数差を取り出す手法としては、例えば電圧制御発振器１の出力周波数が設定周波数になったときにベクトル取り出し手段２０にて取り出されるベクトルの回転方向とは逆方向に周波数ｆｒで回転する逆ベクトルを作成し、前記ベクトルと逆ベクトルとを乗算してその周波数差を取り出す手法が挙げられる。
また逆ベクトルでベクトルの周波数をある程度落としておいて、残りの周波数差分を例えばベクトルの速度を近似式で検出するようにしてもよい。このような例をより具体化した例を挙げると、ベクトルの周波数をｆｒに一致させる調整（第１の周波数差取り出し手段３０ａにより周波数差を取り出す調整工程）を、粗調整と微調整とに分ける。そして粗調整のための周波数刻みｆａの整数倍の周波数のうち、電圧制御発振器１の出力周波数が設定値になったときの前記ベクトルの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）を予め計算して、周波数ｎ・ｆａで逆回転する逆ベクトルを前記ベクトルに乗算して、前記ベクトルの周波数から逆ベクトルの周波数を差し引いた周波数の微速ベクトルを取り出す。そして前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、ｆｒと前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）を計算し、前記微速ベクトルの周波数と周波数ｍ・ｆｂとの差を取り出し、こうしてベクトル取り出し手段により得られたベクトルの周波数とｆｒとの差が求められる。
以上の一連の計算は、図示しないパラメータ出力部にて計算される。なおこのように周波数差を取り出す調整工程を粗調整と微調整とに分ける場合には、ベクトルの周波数がｆｒに近付いてきたときに正確な周波数差を得ることができる利点や、周波数の検出の演算が簡単になるという利点などがある。この点は後述の図１、図２の実施の形態により明らかにされる。
そして第１の周波数差取り出し手段３０ａにより取り出された周波数差に対応する電圧は帰還手段の一部をなす積分手段４０ａにより積分され、電圧制御発振器１の入力側に供給される。従って図１５のループはＰＬＬを形成しており、前記周波数差がゼロになったときにＰＬＬがロックされ、電圧制御発振器１の出力周波数が設定周波数にロックされることになる。
ところでこの第１の周波数差取り出し手段３０ａは、既述のようにベクトルの周波数をｆｒに一致させるために高い分解能を備えているが、周波数差を取り出し可能なレンジは比較的狭い。このため、図１５に示した周波数シンセサイザは、周波数差が大きいとき、例えば運転開始時などには、第１の周波数差取り出し手段３０ａを動作させるのに十分な電圧が得られないので、言い換えれば電圧制御発振器１の出力周波数が小さいので、電圧制御発振器１への制御電圧が十分でない場合もある。このため、（１）運転開始初期には積分回路部を備えた制御電圧発生用の回路から制御電圧を発生させて電圧制御発振器１の出力周波数を引き上げる手法や、（２）前記第１の周波数差取り出し手段３０ａよりも分解能が低く、周波数差が大きくても制御電圧を出力可能なレンジを備えた引き込み用の第２の周波数差取り出し手段３０ｂを設ける手法などが有利であると考えている。
例えば図１５に記載の周波数シンセサイザは（２）の手法を採用しており、第１の周波数差取り出し手段３０ａよりも分解能が低く、制御電圧を出力可能なレンジの広い第２の周波数差取り出し手段３０ｂを備えている。そして運転開始時には、第２の周波数差取り出し手段３０ｂより取り出された周波数差に対応する制御電圧が出力され、この制御電圧が積分手段４０ｂにて積分されて電圧制御発振器１の制御電圧として与えられて、出力周波数が上昇する。
そしてこの周波数が第１の周波数差取り出し手段３０ａのレンジ内に入った後は、予め計算された、電圧制御発振器１の出力周波数が設定周波数になったときのベクトルの周波数ｆｒと、ベクトル取り出し手段２０にて取り出されたベクトルの周波数と、の差（周波数差）が小さくなってくる。そこで、第２の周波数差取り出し手段３０ｂ後段の積分手段４０ｂの動作を止めて制御電圧を固定値とする一方で、第１の周波数差取り出し手段３０ａからの周波数差に対応する電圧を積分して電圧制御発振器１に制御電圧として加える。その結果電圧制御発振器１の出力周波数の上昇率も小さくなり、前記周波数差の積分値の上昇率も徐々に小さくなる。このため電圧制御発振器１の出力周波数の上昇の仕方が更に緩やかになり、それにつれて前記周波数差に対応する電圧の積分値の上昇の仕方もより緩やかになる。やがて前記出力周波数が設定周波数に落ち着き、ＰＬＬループがロックされることになる。
実際には、設定周波数の大きさに応じて分周比を選択すればよいことから、ベクトルという発想を取り入れることにより、このように１段のＰＬＬでありながら、広い周波数帯域に亘って細かな周波数設定を行うことができるのである。
しかしながら図１５に係わる周波数シンセサイザにおいては、分解能の異なる２つの周波数差取り出し手段３０ａ、３０ｂを用いていることから部品点数が多くなるという問題がある。後述のように各周波数差取り出し手段には、複数の乗算器や加算器が必要であり、実際には数万単位のゲートを備えたＦＰＧＡ（Field Programmable Gate Array）を複数個組み込まなければならなくなってしまう。
こうした問題を解決するため、本発明者は引き込み用の第２の周波数差取り出し手段３０ｂを設けることなく運転開始時などの周波数引き込み動作を実行可能な周波数シンセサイザの構成を検討した。その結果、ＰＬＬの制御範囲に対応したレンジを持つ積分手段の出力が予め定めた設定範囲を超えて変動した場合には、その出力は設定範囲よりも大きな方向、小さな方向のいずれに変動したのかを検出し、この検出結果を利用することにより、分解能の低い周波数差取り出し手段を用いることなく引き込み動作を行うことが可能となった。以下、本実施の形態に係わる周波数シンセサイザの構成について詳細に説明する。
図１は、本実施の形態に係わる周波数シンセサイザの概略構成を示しており、電圧制御発振器１→分周手段２→ベクトル取り出し手段２０→周波数差取り出し手段３０→積分手段４０までのループの構成及び機能は、図１５に記載の周波数シンセサイザと同様である。なお、図１の周波数差とりだし手段３０及び積分手段４０は、各々図１５の第１の周波数差取り出し手段３０ａ、積分手段４０ａに対応している。
本実施の形態に係わる周波数シンセサイザは、運転開始時の引き込み動作を行う周波数引き込み手段として、積分手段４０の後段に判断手段５０と、この判断手段からの出力を積分して電圧制御発振器１に出力する積分手段５１とを備えている点が、分解能の低い第２の周波数検出手段３０ｂを用いて引き込みを行う既述の周波数シンセサイザと異なっている。以下、図２以降にてこのような構成を備えた周波数シンセサイザの具体的な構成例を説明する。
電圧制御発振器１の後段に設けられた手段について順番に説明すると、２は例えばプログラマブルカウンタからなる分周器であり、この分周器２の分周比Ｎ（Ｎは整数）は後述のパラメータ出力部により決定される。分周器２の後段には、分周器２からの周波数信号である矩形波信号を正弦波信号に変換するための手段としてローパスフィルタ２１が設けられている。
図２中の３はＡ／Ｄ（アナログ／ディジタル）変換器であり、ローパスフィルタ２１からの周波数信号である正弦波信号を基準クロック発生部３１からのクロック信号によりサンプリングしてそのサンプリング値をディジタル信号として出力する。基準クロック発生部３１は、前記周波数信号をサンプリングするために周波数の安定性が極めて高い周波数信号であるクロック信号を出力する。
Ａ／Ｄ変換器３で得られるディジタル信号で特定される高周波信号は基本波の他に高調波も含まれている。即ち高調波ひずみを有する正弦波をサンプリングする場合、その高調波成分が折り返しの影響を受けて、場合によっては周波数スペクトルにおける周波数軸上で基本波周波数と高調波の周波数とが重なる場合が想定される。そこでこのような重なりを避けて、電圧制御発振器１の出力周波数に正確に対応するベクトルを後で取り出す必要がある。
一般に周波数ｆ１の正弦波信号を周波数ｆｓのクロック信号でサンプリングした場合、その取り込み結果の周波数ｆ２は（１）式で表される。ただしmod（，）はmodulo関数を表している。
ｆ２＝｜mod（ｆ１＋ｆｓ／２，ｆｓ）−ｆｓ／２｜ ……（１）
この取り込み結果において、基本波周波数に対してｎ次の高調波の周波数はｎ×（基本波周波数）として表されるので、これをｆ２と置いて上記の（１）式に代入すれば、高調波がどのような周波数として取り込まれるかを計算することができる。この計算を用いることにより基本波の周波数と高調波の周波数とが重ならないように、分周器２からの高周波信号の周波数ｆｃとサンプリング周波数（クロック信号の周波数）ｆｓとを設定することができる。例えばベクトルが停止するときのｆｃが３６ＭＨzとなるように分周比Ｎを設定し、ｆｓを４０ＭＨｚに設定すると、Ａ／Ｄ変換器３からのディジタル信号である出力信号で特定される周波数信号の基本波は４ＭＨｚの正弦波となる。なおｆｃ／ｆｓを９／１０にすれば、基本波の周波数と高調波の周波数とが重ならないが、ｆｃ／ｆｓはこの値に限られるものではない。
Ａ／Ｄ変換器３の後段には、キャリアリムーブ４が設けられている。このキャリアリムーブ４は、Ａ／Ｄ変換器３からのディジタル信号により特定される正弦波信号に対して周波数がω0ｔ／２π（角速度がω0ｔ）の正弦波信号により直交検波を行い、Ａ／Ｄ変換器３のディジタル信号により特定される周波数信号の周波数と検波に用いる正弦波信号の周波数との差の周波数で回転するベクトルを取り出す手段、より詳しくはこのベクトルを複素表示したときの実数部分及び虚数部分を取り出す、図１に記載のベクトル取り出し手段２０に相当する。
キャリアリムーブ４に関して詳述すると、キャリアリムーブ４は、図３に示すように前記正弦波信号に対してcos（ω0ｔ）を掛け算する掛け算部４１ａと前記正弦波信号に対して−sin（ω0ｔ）を掛け算する掛け算部４１ｂと、掛け算部４１ａ、４１ｂの後段に夫々設けられたローパスフィルタ４２ａ及び４２ｂと、を備えている。従ってＡ／Ｄ変換器３で得られた正弦波信号をＡcos（ω0ｔ＋θ）としたとき、掛け算部４１ａの出力及び掛け算部４１ｂの出力は夫々（２）式及び（３）式により表される。
Ａcos（ω0ｔ＋θ）・cos（ω0ｔ）
＝１／２・Ａcosθ＋１／２｛cos（２ω0ｔ）・cosθ＋sin（２ω0ｔ）・sinθ｝……（２）
Ａcos（ω0ｔ＋θ）・−sin（ω0ｔ）
＝１／２・Ａsinθ−１／２｛sin（２ω0ｔ）・cosθ＋cos（２ω0ｔ）・sinθ｝……（３）
そこで掛け算部４１ａの出力及び掛け算部４１ｂの出力を夫々ローパスフィルタ４２ａ及び４２ｂを通すことにより、２ω0ｔの周波数信号は除去されるので、結局ローパスフィルタ４２ａ、４２ｂからは夫々１／２・Ａcosθと１／２・Ａsinθとが取り出される。ローパスフィルタ４２ａ、４２ｂにおける実際のディジタル処理は、掛け算部４１ａ、４１ｂから出力される時系列データについて連続する複数個のデータ例えば６個のデータの移動平均を演算している。
以上のことは、Ａ／Ｄ変換器３で得られた正弦波信号の周波数と直交検波に用いる正弦波信号の周波数がなどしいときには、出力に時間関数が含まれないので、キャリアリムーブ４にて得られるベクトルは停止していることになる。一方Ａcos（ω0ｔ＋θ）で表される正弦波信号の周波数が変化すると、Ａcos（ω0ｔ＋θ）はＡcos（ω0ｔ＋θ＋ω1ｔ）となる。従って１／２・Ａcosθは１／２・Ａcos（θ＋ω1ｔ）となり、１／２・Ａsinθは１／２・Ａsin（θ＋ω1ｔ）となる。即ち、ローパスフィルタ４２ａ、４２ｂから得られた出力は、正弦波信号［Ａcos（ω0ｔ＋θ）］の周波数の変化分（ω1ｔ）に対応する信号、つまりＡ／Ｄ変換器３で得られた正弦波信号の周波数と直交検波に用いた正弦波信号の周波数との差分（ω1ｔ／２π）の速度で回転するベクトルを複素表示したときの実数部分（Ｉ）及び虚数部分（Ｑ）である。なお、この明細書では周波数と角速度とを使い分ける意義はないことから、両者を混在して用いることがある。
図４はこのベクトルＶを表した図であり、このベクトルＶは長さがＡであり、回転速度がω1ｔ（＝φ）である（周波数がω1ｔ／２π）。この例では直交検波に用いた周波数は４ＭＨｚであり、Ａ／Ｄ変換器３で得られた正弦波信号の周波数が４ＭＨｚであればベクトルの回転速度はゼロであるが、４ＭＨｚからずれていれば、そのずれた周波数差に応じた周波数（回転速度）で回転することになる。
キャリアリムーブ４の後段には、逆ベクトル乗算部５が設けられている。この逆ベクトル乗算部５は、キャリアリムーブ４にて得られたベクトルＶに対して、パラメータ出力部６にて作成された逆ベクトルＶ｀を乗算するものである。この乗算は、直感的な表現を使えばベクトルＶの速度を逆ベクトルＶ｀の速度分だけ減速することになり、言い換えれば、ベクトルＶの周波数と逆ベクトルＶ｀の周波数との差で回転するベクトルを得ることになる。
逆ベクトル乗算部５における演算について説明すると、キャリアリムーブ４及び逆ベクトル乗算部５は、コンピュータの演算により実行されるものであり、その演算のサンプリングにおいてあるタイミングのサンプリング例えばｎ回目のベクトルＶのサンプリング値がＩ（ｎ）＋ｊＱ（ｎ）であったとすると、ｎ回目の逆ベクトルＶ｀のサンプリング値はＩ`（ｎ）＋ｊＱ`（ｎ）である。両ベクトルを乗算したベクトルＩ＋ｊＱは、｛Ｉ（ｎ）＋ｊＱ（ｎ）｝×｛Ｉ`（ｎ）＋ｊＱ`（ｎ）｝となる。この式を整理すると、（４）式となる。
Ｉ＋ｊＱ＝｛Ｉ(ｎ)・Ｉ`(ｎ)−Ｑ(ｎ)・Ｑ`(ｎ)｝＋ｊ｛Ｉ(ｎ)・Ｑ`(ｎ)＋Ｉ`(ｎ)・Ｑ(ｎ)｝ ……（４）
図５は、逆ベクトル乗算部５の構成を示しており、（４）式の演算を行っている。
逆ベクトルＶ｀を発生するとは、実際には複素平面上におけるベクトルが逆回転するように当該ベクトルの実数部分及び虚数部分の値つまり逆ベクトルＶ｀の位相をφ｀とすると、cosφ｀とsinφ｀との値を発生させることである。図６は、ベクトルのcosφ｀とsinφ｀との組がベクトルの回転方向に沿って順番には配列されたＩ／Ｑテーブル６０を示しており、パラメータ出力部６は、この例では前記Ｉ／Ｑテーブル６０を備えていて、指示された電圧制御発振器１の設定周波数に応じて決定されるインクリメント数またはデクリメント数でＩ／Ｑテーブル６０のアドレスを読み出し、逆ベクトル乗算部５に出力している。例えばアドレスを０番地からｋ番地までクロックの読み出しのタイミングにより１個づつ読み出すことによりベクトルＶがある速度で回転し、インクリメント数を２にして１個おきにアドレスを読み出すと、ベクトルの速度が倍速になる。インクリメントして読み出すかデクリメントして読み出すかは、キャリアリムーブ４にて取り出されたベクトルＶの回転方向により決めることができる。こうしてベクトルＶに対して逆回転する逆ベクトルＶ｀を生成することができる。
図２におけるここまでのブロックについて、具体的な一連の演算に関して述べておく。電圧制御発振器１の出力周波数をｆvcoとすると、分周器２にて分周された周波数はｆvco／Ｎとなる。Ａ／Ｄ変換部３では、周波数がｆｓのクロック信号によりサンプリングされるため、Ａ／Ｄ変換部３にて得られたディジタル信号により特定される周波数信号の周波数は、ｆｓ−（ｆvco／Ｎ）となる。この例ではｆｓは４０ＭＨｚであるから、４０ＭＨｚ−（ｆvco／Ｎ）となる。そしてキャリアリムーブ４における検波に用いられる正弦波信号の周波数（ω0ｔ／２π）は４ＭＨｚとしているので、キャリアリムーブ４から取り出されるベクトルＶの周波数は、４０ＭＨｚ−（ｆvco／Ｎ）−４ＭＨｚとなる。
ところでこの発明は、電圧制御発振器１の出力周波数ｆvcoが設定周波数になったときにベクトルＶの周波数と前記周波数ｆｒとの周波数差がゼロになるように制御される。もし（ｆvco／Ｎ）が３６ＭＨｚであれば、ベクトルＶは停止しているので（周波数がゼロであるので）、この場合は、逆ベクトルＶ｀の周波数をゼロに設定することで、ＰＬＬがロックされ、電圧制御発振器１の出力周波数ｆvcoが設定周波数になる。しかしこのようなケースは１点しかないので、実際にはキャリアリムーブ４から取り出されるベクトルＶはある速度で回転している。このため、ベクトルＶを止めるための逆ベクトルＶ｀を発生させることが必要になるのであるが、一連の計算はソフトウエアで行われることから、逆ベクトルＶ｀を発生させるためのデータを格納するメモリ容量はできるだけ小さくしたいというのが、設計上の要請である。
この観点からすると、電圧制御発振器１の設定周波数をｆsetとすると、ｆset／Ｎができる限り３６ＭＨｚに近い方が好ましく、この例では、パラメータ出力部６において、ユーザにより設定された所望の設定周波数ｆsetに対し、ｆset／Ｎが３６ＭＨｚに最も近くなる整数を演算し、その整数を分周器２の分周比Ｎとしている。こうすることによってキャリアリムーブ４から取り出されたベクトルＶを止めるための逆ベクトルＶ｀の周波数は、４ＭＨｚよりも小さい値になり、逆ベクトルＶ｀を発生させるためのデータ量が少なくて済む。
ここで周波数の具体例を挙げると、電圧制御発振器１の設定周波数ｆsetを例えば５２０．０００１ＭＨｚとすると、分周比Ｎは、例えばｆset／３６ＭＨｚに最も近い整数であるとした場合、Ｎ＝１４となる。この場合、電圧制御発振器の出力周波数が設定周波数ｆsetであるときの分周後の周波数は、ｆset／１４＝３７．１４２８６４２８５７１４３ＭＨｚである。既述のように分周後の周波数が３６ＭＨｚのときに、Ａ／Ｄ変換部３にて得られるディジタル値により特定される周波数信号の周波数は、４０ＭＨｚ−３６ＭＨｚ＝４ＭＨｚであり、４ＭＨｚの正弦波信号で直交検波を行うキャリアリムーブ４を通して得られるベクトルＶの周波数は４ＭＨｚ−４ＭＨｚ＝０、つまりベクトルＶは停止することになる。従ってｆset／１４＝３７．１４２８６４２８５７１４３ＭＨｚの周波数信号がＡ／Ｄ変換部３にてディジタル化され、その周波数信号がキャリアリムーブ４に入力されて得られるベクトルＶの周波数は、３７．１４２８６４２８５７１４３ＭＨｚ−３６ＭＨｚ＝１．１４２８６４２８５７１４３ＭＨｚとなる。
このような演算は、周波数シンセサイザに対して設定周波数を入力することにより、電圧制御発振器１を動作させる以前にパラメータ出力部６にて行われる。またパラメータ出力部６は、図示しないメモリを参照して、設定周波数に近い周波数が得られる電圧値を選択し、これにより電圧出力部１１の出力電圧がその電圧値に向かって上昇することになる。そして分周比Ｎを１４に設定し、また逆ベクトルＶ｀の周波数を１．１４２８６４２８５７１４３ＭＨｚに設定すればＡ／Ｄ変換部３にて得られる周波数信号の周波数が１．１４２８６４２８５７１４３ＭＨｚとなるまで、電圧制御発振器１の出力周波数ｆvcoが上昇し、やがてベクトルＶの周波数と逆ベクトルＶ｀の周波数とが一致したときにＰＬＬがロックされ、ｆvcoがｆsetに収束する。
図７は、ベクトルＶが逆ベクトルＶ｀により逆回し処理が行われて停止した状態をイメージ的に示す図である。
ところで上述の動作は、逆ベクトルＶ｀だけに頼ってベクトルＶを止める方式の場合の動作であり、この場合には、逆ベクトル乗算部５で得られたベクトルの周波数に対応する信号をループフィルタ８に入力すればよい。しかしながら、このような構成では逆ベクトルＶ｀を発生させるためのデータ量がかなり多くなってしまう。このため図２に示す実施の形態では、逆ベクトルＶ｀によりベクトルＶの周波数をある程度まで減速し、残りの減速を後段の位相の時間差検出部７１、加算部７２及び位相差の累積加算部７３の動作に任せている。言い換えれば、逆ベクトル乗算部５ではベクトルＶの周波数の粗調整を行い、後段部位においてベクトルＶの微調整を行うことで、ベクトルＶを停止させている。
ベクトルＶの周波数の粗調整を行う逆ベクトルＶ｀の周波数は、例えば１５２．５８７８９０６２５Ｈｚ刻みで設定できるようになっている。その理由は、４０ＭＨｚにてデータをサンプリングする場合、逆ベクトルＶ｀の位相のポイント数を２の１８乗に設定すると、４０ＭＨｚ／２の１８乗＝１５２．５８７８９０６２５Ｈｚとなるからである。つまりパラメータ出力部６では、最小粗調周波数（周波数刻みｆａ）が１５２．５８７８９０６２５Ｈｚであり、上記のベクトルＶの周波数である１１４２８６４．２８５７１４３Ｈｚ（１．１４２８６４２８５７１４３ＭＨｚ）に対して周波数刻みｆａを何倍したら最も近くなるかを計算する。
１１４２８６４．２８５７１４３Ｈｚ／１５２．５８７８９０６２５Ｈｚに最も近い整数は７４９０であり、パラメータ出力部６はこの整数を求めることにより、電圧制御発振部１の出力周波数が設定値になったときの前記ベクトルＶの周波数に最も近い周波数ｎ・ｆａ（ｎは整数）＝７４９０・１５２．５８７８９０６２５Ｈｚ＝１１４２８８３．３００７８１２５Ｈｚを求める。
そしてパラメータ出力部６は次の計算を行う。先ずベクトルＶの周波数から、逆ベクトルＶ｀により調整される周波数を差し引き、１４２８６４．２８５７１４３Ｈｚ−１１４２８８３．３００７８１２５Ｈｚ＝１９．０１５０６６９６６４１４５Ｈｚを求める。
更に粗調整用の前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂこの例では周波数刻み１Ｈｚの整数倍のうち、電圧制御発振部１の出力周波数が設定値になったときの前記ベクトルＶの周波数と前記周波数ｎ・ｆａとの差である１９．０１５０６６９６６４１４５Ｈｚに最も近い周波数ｍ・ｆｂ（ｍは整数）を計算する。この場合、ｆｂは１Ｈｚであるから、ｍは１９となり、１９Ｈｚ分の調整が逆ベクトル乗算部５の後段の部分により行われることになる。なおここでいう粗調整と微調整との用語は、この新方式の周波数シンセサイザの改良部分である帰還手段における、図１に示した判断手段５０側の出力に基づく粗調整と、周波数差取り出し手段３０側の出力に基づく微調整とは異なるものである。
図２に戻って７は減数処理部、７０はローパスフィルタ、７１は位相の時間差検出部、７２は第２の加算部、７３は位相差の累積加算部、８はループフィルタ、８０はＤ／Ａ（ディジタル／アナログ）変換部である。
ベクトルＶの回転は逆ベクトルＶ｀により減速されているので、ベクトルＶの周波数（速度）を簡単な近似式で求めることができる。図８に示すように複素平面上において、（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とｎ番目のサンプリングにより求めたベクトルＶ（ｎ）＝Ｖ（ｎ−１）＋ΔＶとのなす角度Δφ、即ち両サンプリング時のベクトルＶの位相差Δφは、ベクトルＶの周波数がサンプリング周波数よりも十分に小さくかつθ＝ｓｉｎθとみなせる程度であれば、ΔＶの長さとみなすことができる。
ΔＶを求める近似式について説明すると、先ず位相差Δφは（５）式で表される。なおimagは虚数部分、conj｛Ｖ（ｎ）｝はＶ（ｎ）の共役ベクトル、Ｋは定数である。
Δφ＝Ｋ・imag［ΔＶ・conj｛Ｖ（ｎ）｝］ ……（５）
ここでＩ値（ベクトルＶの実数部分）及びＱ値（ベクトルＶの虚数部分）についてｎ番目のサンプリングに対応する値を夫々Ｉ（ｎ）及びＱ（ｎ）とすれば、ΔＶ及びconj｛Ｖ（ｎ）｝は複素表示すると夫々（６）式及び（７）式で表される。
ΔＶ＝ΔＩ＋ｊΔＱ ……（６）
conj｛Ｖ（ｎ）｝＝Ｉ（ｎ）−ｊＱ（ｎ） ……（７）
ただしΔＩはＩ（ｎ）−Ｉ（ｎ−１）であり、ΔＱはＱ（ｎ）−Ｑ（ｎ−１）である。（６）式及び（７）式を（５）式に代入して整理すると、Δφは（８）式で表されることになる。
Δφ＝ΔＱ・Ｉ（ｎ）−ΔＩ・Ｑ（ｎ） ……（８）
前記位相の時間差検出部７１は、このように近似式を用いてΔφを求める機能を備えている。このΔφは、逆ベクトル乗算部５にて減速されたベクトルＶの周波数に対応する値であるから、位相の時間差検出部７１は、減速されたベクトルＶの周波数を出力する手段（微速ベクトル検出手段）であるといえる。
なおベクトルＶ（ｎ−１）とＶ（ｎ）とが求まればこの間の角度Δφを求める手法は種々の数学的手法を使うことができ、その一例として（５）式の近似式を挙げたに過ぎない。その数式としてはＶ（ｎ）とＶ（ｎ−１）の各終点を結ぶ線の中点と原点とを結ぶベクトルＶOである｛Ｖ（ｎ）＋Ｖ（ｎ−１）｝／２を用い、（５）式においてＶ（ｎ）に代えてこのベクトルＶOを代入してもよい。このような（５）式が近似できる理由は、ＶOとΔＶとが直交しているとみなすことができ、このためΔＶの長さは、ＶOを実軸と見たてたときのΔＶの虚数値に相当すると取り扱えることができるからである。
一方パラメータ出力部６は、ベクトルＶの周波数微調整分である１９Ｈｚの値を計算により求めているため、位相の時間差検出部７１にて検出されたベクトルＶの周波数と微調整分の１９Ｈｚとが加算部７２にて突合されて、ベクトルＶの周波数と微調整分の１９Ｈｚとの差分が取り出され、位相差の累積加算部７３に入力される。そして位相差の累積加算部７３からの出力値はループフィルタ８に入力される。
本発明は、図７に示したようにベクトルＶを止める処理を行うが、この処理は図２の例ではいわば逆回しすることによるラフな停止処理と微速になったベクトルＶを正確に止める処理とに分けており、後半の処理を位相の時間差検出部７１と加算部７２とに受け持たせていることになる。そして逆ベクトル乗算部５、位相の時間差検出部７１及び第２の加算部７２は、図１に示した周波数差取り出し手段３０に相当する。なおこの例では、電圧制御発振器１の出力周波数が設定周波数よりも低いときには、つまり回転ベクトルの周波数が設定周波数よりも低いときには、位相の時間差検出部７１の出力は負の値で出力されるので、この出力に−１を掛け算する掛け算部７１１を設けている。
位相差の累積加算部７３は、図９に示すようにあるサンプリング時における入力値をレジスタ７３ａに保持し、次のサンプリング時にそれまで保持されていた値を出力すると共に加算部７３ｂに戻して入力値と加算し、その加算値をレジスタ７３ａに入力するように構成されている。
またループフィルタ８は、図１の積分手段４０に相当し、図１０に示すように入力値を累積加算部８ａにて累積加算すると共に、加算部８ｂにてその累積加算値に入力値を加算するように構成されている。このループフィルタ８の出力電圧は、Ｄ／Ａ変換部８０にてアナログ電圧とされて、後述の周波数引き込み手段のＤ／Ａ変換部からの出力電圧と結合器１１にて加算されて電圧制御発振器１に制御電圧として入力される。ループフィルタ８は信号の変動を抑え、ループの安定化を図る役割も持っている。この例では、位相差の累積加算部７３、ループフィルタ８及びＤ／Ａ変換部８０は帰還手段に相当する。
電圧制御発振部１から周波数差取り出し手段及びループフィルタ８を経て電圧制御発振部１に戻るループはＰＬＬを形成している。またＡ／Ｄ変換器３からループフィルタ８に至るまでの各部位は、ＦＰＧＡなどのディジタル処理装置により構成される。
ここで既述の引き込み動作に関し、本発明者は、位相の時間差検出部７１の検出値とローパスフィルタ２１の出力レベルとの関係を調べたところ、電圧制御発振器１の出力周波数が設定周波数になるポイントを中心とした所定の周波数領域から外れるとローパスフィルタ２１のゲインが落ちてきてしまうことを把握している。これでは、電圧制御発振器１の出力周波数が温度特性などによりこの範囲以上に変化した場合には、制御系が追従しないので周波数を設定周波数に引き込めなくなってしまう。また装置の運転開始時には電圧制御発振部１には制御電圧が入力されていないので、周波数の引き込み範囲まで制御電圧を立ち上げる必要がある。
そこで本実施の形態に係わる周波数シンセサイザは、周波数引き込み手段として、ループフィルタ８の出力が予め設定した範囲を外れているか否かを判断し、その判断結果に応じて電圧制御発振器１の出力周波数を調節するための定数を出力する判断手段５０と、この判断手段５０からの出力を積分して電圧制御発振器１へ出力する積分手段５１とを備えている。また積分手段５１の後段には、周波数シンセサイザの運転開始時において周波数引き込み手段を結合器１１から切り離すためのスイッチ５４と、運転開始時における電圧制御発振器１の初期電圧を入力する初期電圧入力手段である加算部５３と、積分手段５１及び加算部５３からのディジタル信号を電圧制御発振器１の制御電圧（アナログ信号）に変換するＤ／Ａ変換部５２と、が設けられている。ここでスイッチ５４の「オン／オフ」の切り替えは、スイッチ制御手段である動作制御部６１により行われる。動作制御部６１は、ループフィルタ８の出力を監視し、その出力がレンジの上限に張り付いた状態となったら、スイッチ５４をオンにして周波数引き込み手段を結合器１１に接続する機能を備えている。
図１１に示すように判断手段５０は、ループフィルタ８からの出力が予め決めた設定範囲の上限値より大きいか否かを判断する第１のコンパレータ５０１と、前記設定範囲の下限値より小さいか否かを判断する第２のコンパレータ５０２と、第１、第２のコンパレータ５０１、５０２からの出力に応じて「＋１」または「−１」いずれかの定数を示す信号を積分手段５１に対して出力する定数出力回路５０３と、第１、第２のコンパレータ５０１、５０２のいずれか一方から出力があった場合に積分手段５１にイネーブル信号を出力するイネーブル信号出力回路５０４と、を備えている。
また積分手段５１は、既述のイネーブル信号出力回路５０４からのイネーブル信号を受けて保持している信号を出力するレジスタ５１２と、このレジスタ５１２からの出力信号と定数出力回路５０３からの入力値とを加算してレジスタ５１２に格納する加算器５１１とから構成されている。
ループフィルタ８からの出力と比較される設定範囲の上限値及び下限値は、例えばＰＬＬの制御範囲に基づいて設定されている。例えばループフィルタ８からの出力信号が１２ｂｉｔである場合には、当該出力信号は「１〜２１２」のレンジ内で変化する。そこで、ＰＬＬループ単独で制御可能な範囲、即ち帰還手段を構成するループフィルタ８の出力の上限値と下限値との間の範囲（ＰＬＬの制御範囲）を示す当該レンジに対して安全率を考慮し、例えば当該レンジの「１／６〜５／６」の範囲に相当するように設定範囲を設けると、第１のコンパレータ５０１にて比較する上限値は「（２１２−１（＝４０９５））・（５／６）≒３４１２」、第２のコンパレータ５０２にて比較する下限値は「（４０９５）・（１／６）≒６８３」となる。
これにより、ループフィルタ８からの出力が前記上限値を上回った場合には、第１のコンパレータ５０１がオンとなって既述の定数出力回路５０３とイネーブル信号出力回路５０４とに信号が出力され、またループフィルタ８からの出力が前記下限値を下回った場合には第２のコンパレータ５０２がオンとなり、これら２つの回路５０３、５０４に信号が出力される。また、ループフィルタ８からの出力がこれら上限値、下限値の範囲内にある場合には、いずれのコンパレータ５０１、５０２からも信号は出力されない。
定数出力回路５０３は、ループフィルタ８の出力が設定範囲よりも大きくなったときは（第１のコンパレータ５０１がオンとなったときには）第１の定数である正の定数、例えば「＋１」を出力し、またループフィルタ８の出力が設定範囲よりも小さくなったときには（第２のコンパレータ５０２がオンとなったときには）第２の定数である負の定数、例えば「−１」を出力する機能を備えている。
例えば第１のコンパレータ５０１から信号を受け取った場合には、例えば温度特性の変化などにより電圧制御発振器１の出力周波数がＰＬＬの制御範囲を下回っており、電圧制御発振器１へ印加する電圧を更に大きくして周波数信号の周波数をさらに上げる必要がある。そこで定数出力回路５０３が第１のコンパレータ５０１から信号を受け取った場合には、電圧の調整方向及び単位調整量である第１の定数を示す信号「＋１」を積分手段５１に対して出力する。「＋１」の信号は例えば正符号を示す信号「０」と単位調整量を示す信号「１」とからなる２ｂｉｔの信号として出力する。
一方、第２のコンパレータ５０２から信号を受け取った場合には、電圧制御発振器１の出力周波数がＰＬＬの制御範囲を上回っており、電圧制御発振器１へ印加する電圧を更に小さくする必要がある。そこで定数出力回路５０３は、第２のコンパレータ５０２電圧の調整方向及び単位調整量である第２の定数を示す信号「−１」を積分手段５１に対して出力する。「−１」の信号は例えば負符号を示す信号「１」と単位調整量（例えば１Ｈｚ）を示す信号「１」とからなる２ｂｉｔの信号を出力する。
以上に説明した構成を備えることにより、ループフィルタ８からの出力が予め定めた設定範囲を外れている場合には、当該範囲を上回る方向に外れたのか、下回る方向に外れたのかの判断を行い、この状態を解消するための信号を積分手段５１に出力する。積分手段５１は、イネーブル信号出力回路５０４からのイネーブル信号を受けて一つ前のサンプリングで得た値を出力すると共に、この出力値と今のサンプリングで得た値とを順次加算する。
積分手段５１からの出力は、図２に示すＤ／Ａ変換部５２にてアナログ電圧に変換され、加算手段である結合器１１にてＰＬＬループからの出力電圧と加算されて電圧制御発振器１に制御電圧として入力される。Ｄ／Ａ変換器５２は、ＰＬＬループ側のＤ／Ａ変換器８０よりもディジタル側のビット数が少なくなっており、入力信号に対して大きい周波数刻みで制御電圧を出力できるように構成されると共に、電圧制御発振器１の制御電圧の対応したレンジを備えている。
次に図２に示した周波数シンセサイザ全体の動作について図１２及び図１３を参照しながら説明する。判断手段５０及び積分手段５１はハードウエアにより構成されるが、この部分の動作についても説明の便宜上、図１２中のステップとして記載することとする。今、上述の具体例で挙げたように、電圧制御発振器１の設定周波数ｆsetを例えば５２０．０００１ＭＨｚとして図示しない入力部から入力したとする（図１２のステップＳ１）。このとき周波数引き込み手段（判断手段５０、積分手段５１）の後段のスイッチ５４はオフとなっていて、周波数引き込み手段は結合器１１から切り離されている。パラメータ出力部６は、電圧制御発振器１の設定周波数と供給電圧との関係を書き込んだテーブルを備えていて、このテーブルを用いて５２０．０００１ＭＨｚに最も近く、且つ当該周波数よりも低い周波数を選択する。
更にパラメータ出力部は、既述のようにしてｆset／３６ＭＨｚに最も近い整数である分周比Ｎ＝１４と、設定周波数が得られるときのベクトルＶの周波数を粗調整量と微調整量とに分けたときの夫々の量と、を計算する。この場合、周波数の粗調整量つまり逆ベクトルの周波数である１１４２８８３．３００７８１２５Ｈｚと第２の加算部７２に入力する微調整量である逆回し処理後のベクトルの周波数１９Ｈｚとを計算する。
そして周波数引き込み手段後段の加算部５３に加算される初期電圧が設定周波数に見合った値として計算され、更に積分手段５１の積分値がクリアされる（ステップＳ２、Ｓ３）。入力部からスタートの指示を入力すると、前記初期電圧が加算部５３に加算されて電圧制御発振器１が立ち上げられ、図１３（ｄ）に示すように設定周波数よりも低い初期の出力周波数にて発振を開始する。ここで帰還手段（位相差の累積加算部７３、ループフィルタ８）への入力値は下記の（９）式に対応しているので、この時点では正の値となっている。
{（電圧制御発振器１の出力周波数に対応するベクトルの回転速度）
−（設定周波数に対応するベクトルの回転速度）}×（−１）…（９）
このため当該入力値を積分した結果であるループフィルタ８の出力は、図１３（ａ）に示すように急激に上昇して、「時刻ｔ１」の時点にて出力レンジの上限に張り付いた状態となる。
動作制御部６１は、このループフィルタ８の出力を監視しており（ステップＳ４）、出力が出力レンジの上限に達したら（ステップＳ４；Ｙ）、スイッチ５４をオンにして周波数引き込み手段を結合器１１に接続する（ステップＳ５）。そして判断手段５０にて、ループフィルタ８からの出力、即ちＰＬＬループから電圧制御発振器１への制御電圧の出力が設定範囲内か否かの判断が開始される（ステップＳ６）。
既述のように「時刻ｔ１」においては、ループフィルタ８の出力が出力レンジの上限に張り付いているので、判断手段５１内ではループフィルタ８の出力（ＰＬＬループの制御電圧）が設定範囲よりも大きくなっているとの判断がなされ（ステップＳ８；Ｙ）、図１３（ｂ）に示すように第１のコンパレータ５０１がオンとなって積分手段５１へ向けて第１の定数「＋１」が出力される。これにより積分手段５１においては出力周波数を上げるための定数「＋１」が積分され（ステップＳ９）、その積分結果がＤ／Ａ変換部５２、結合器１１を介して電圧制御発振器１に入力される。
そして、上述のステップＳ６；Ｎ→ステップＳ８；Ｎ→ステップＳ９の動作が繰り返されることにより、図１３（ｄ）に示すように電圧制御発振器１からの出力周波数は、初期出力の周波数から上昇していく。そしてこの出力周波数が「時刻ｔ２」において設定周波数を超えると、帰還手段への入力値が負の値となるので、この値が積分されることによりループフィルタ８の出力は、レンジの上限に張り付いた状態から低下し始める（図１３（ａ））。
そしてループフィルタ８の出力が更に低下し、設定範囲内の値となると（図１３（ａ））、第１のコンパレータ５０１がオフとなり（図１３（ｂ））、制御電圧が設定範囲内となったとの判断がされて（ステップＳ６；Ｙ）、積分手段５１の積分がオフとなる（ステップＳ７）。
以降は、ＰＬＬの制御範囲内にてＰＬＬループ単独の周波数制御が実行され、やがて「時刻ｔ４」にて電圧制御発振器１からの出力周波数は設定周波数にて安定した状態となる。このＰＬＬループ単独の制御は、制御電圧が設定範囲内となっている期間中は（ステップＳ６；Ｙ）周波数引き込み手段の積分手段５１をオフの状態としたまま継続されることとなる（ステップＳ７）。なお、シミュレーションでは、電圧制御発振器１の動作をスタートさせてから、電圧制御発振器１からの出力周波数は設定周波数にて安定した状態となるまでの時間はおよそ１５０ｍｓｅｃであった。
ところがＰＬＬがロックした後であっても、電圧制御発振器１の出力周波数は温度特性などにより大きく変化する場合があり、こうした場合には周波数引き込み手段が稼動して、出力周波数を設定周波数に迅速に安定させる動作が行われる。例えば周波数シンセサイザ稼動中のある「時刻ｔ５」にて電圧制御発振器１の周囲温度の変化などにより、出力周波数が上昇したとすると、帰還手段への入力値が負の値となり（（９）式参照）、この値が積分されてループフィルタ８の出力は低下し始める。
そして「時刻ｔ６」にてループフィルタ８の出力が判断手段５０内の第２のコンパレータ５０２の設定値を下回ると（図１３（ａ）、図１３（ｃ））、制御電圧が設定範囲を外れたとの判断がなされ（ステップＳ６；Ｎ）、さらにこの制御電圧が設定範囲よりも小さいとの判断がされる（ステップＳ８；Ｙ）。そして積分手段５１では出力周波数を下げるための第２の定数「−１」が新たに積分され、積分結果がＤ／Ａ変換部５２、結合器１１を介して電圧制御発振器１に出力される（ステップＳ１０）。
これらのステップＳ６；Ｎ→ステップＳ８；Ｙ→ステップＳ１０が繰り返されることにより、電圧制御発振器１からの出力周波数は低下を始め、やがて設定周波数を下回る（図１３（ｄ））。この結果、帰還手段への入力値が正の値となって（（９）式参照）、この値が積分されてループフィルタ８の出力は上昇を始め（図１３（ａ））、「時刻ｔ７」にて第２のコンパレータ５０２に設定された下限値を上回る（同図）。そして制御電圧が制御範囲内となって（ステップＳ６；Ｙ）、積分手段５１の積分がオフとなり（ステップＳ７）周波数の引き込み動作を終える。後は「時刻ｔ８」にて出力信号が設定周波数となり（図１３（ｄ））、この状態を維持する制御をＰＬＬループ単独にて行う（ステップＳ６；Ｙ→ステップＳ７）。なお、シミュレーションでは、「時刻ｔ５〜ｔ８」までの時間はおよそ１００ｍｓｅｃであった。
また上記の説明とは反対に、出力周波数が低下する方向に電圧制御発振器１の特性が変化した場合であっても、ステップＳ６；Ｎ→ステップＳ８；Ｎ→ステップＳ９の動作を繰り返し、判断手段５０、積分手段５１より出力周波数を上げるための定数「＋１」の新たな積分結果を出力する引き込みが行われる。この結果、図１３（ａ）、図１３（ｂ）、図１３（ｄ）に示した「時刻ｔ９〜ｔ１２」までの動作が進行してＰＬＬループ単独での制御に戻ることとなる（ステップＳ６；Ｙ→ステップＳ７）。なお、シミュレーションでは、「時刻ｔ９〜ｔ１２」までの時間は出力周波数が上昇したケースと同程度であった。
本発明に係わる実施の形態によれば以下の効果が得られる。既述の（９）式に対応する値を積分した積分値であるループフィルタ８の出力が、当該ループフィルタ８の出力の上限値と下限値との間の領域（制御範囲）よりも狭い範囲内に設定された設定範囲（この例では制御範囲を１とすると１／６〜５／６の範囲）から外れたときに、周波数引き込み手段（判断手段５０、積分手段５１）は、当該出力が設定範囲の上側に外れたのか下側に外れたのかについて判断し、その判断結果に応じて正または負の定数を積分してループフィルタ８の出力に加算するようにしている。
従って例えば電圧制御発振器１の周囲温度の変化などにより制御電圧と出力周波数との対応関係が変化して、制御電圧であるループフィルタ８の出力が大きく変動しても、その出力の上限値あるいは下限値に行き着く前に周波数の引き込みが行われる。このため、ループフィルタ８の出力がＰＬＬループの制御範囲を外れるおそれがなく、安定した出力周波数を得ることができる。
そして、周波数シンセサイザの立ち上げ時には、別途周波数引き込み用の電圧を電圧制御発振器１に与えて電圧制御発振器１の出力周波数を設定周波数の近傍かつ、設定周波数よりも低い値にまで上昇させ、その後周波数引き込み手段を用いているので、周波数シンセサイザの立ち上げについて何ら支障がない。
また、ループフィルタ８から出力が所定の範囲を外れているか否かといった簡単な判断の結果に基づいて周波数の引き込みをおこなっているので、例えば分解能の高いＰＬＬループ内の周波数差取り出し手段３０に加え、周波数引き込み用の分解能の低い周波数取り出し手段を設けて引き込みを行う場合などと比較して、回路構成が簡単となりゲート回路の使用点数が少なくて済み、製造コストの低減に貢献すると共に消費電力も少なくて済む。
ここで周波数引き込み手段の積分手段５１にて積分される値である第１の定数、第２の定数は、実施の形態中に示したように電圧制御発振器１の出力周波数を１Ｈｚ単位で調節する場合に限られない。例えば出力周波数を数Ｈｚ単位で調整する信号を第１の定数、第２の定数として出力するようにしてもよい。
さらにまた、上述の実施の形態では第１の定数として「＋１」を、第２の定数として「−１」を用いたが、定数としては例えば「＋１」のみを用いてもよい。この場合は、例えば制御電圧が設定範囲よりも上側に外れたときには「＋１」の積分値をループフィルタ８の出力に加算し、制御電圧が設定範囲よりも下側に外れたときには「＋１」の積分値に「−１」を掛け算してからループフィルタ８の出力に加算するように周波数引き込み手段を構成してもよい。
各コンパレータ５０１、５０２に設定する上限値、下限値は、ループフィルタ８の出力のレンジよりも狭い範囲に設定する場合に限定されない。例えばこれらの上限値、下限値をループフィルタ８の出力のレンジと一致させてもよい。この場合には、周波数引き込み手段はＰＬＬの制御範囲を外れた場合に限って作動することとなる。なお本実施の形態は、分周器２の分周比が「Ｎ＝１」の場合にも適用できる。この場合には、分周器２は存在しないことになる。
本発明に係る周波数シンセサイザの基本構成を示すブロック図である。 本発明に係る周波数シンセサイザの実施の形態を示すブロック図である。 上記の実施の形態に用いられるキャリアリムーブを示す構成図である。 キャリアリムーブにて得られるベクトルを示す説明図である。 逆ベクトル乗算部の構成を示す構成図である。 パラメータ発生部において逆ベクトルを発生させるためのデータテーブルを示す説明図である。 キャリアリムーブで得られたベクトルと逆ベクトルとを周波数差取り出し手段により互いに乗算する様子を示す説明図である。 相前後するタイミングでサンプリングしたベクトルの位相差を示す説明図である。 図２のブロック図における位相差の累積加算部を示す構成図である。 図２のブロック図におけるループフィルタを示す構成図である。 図２のブロック図における判断手段及び積分手段を示す構成図である。 上記の実施の形態の作用を示すフローチャートである。 上記の実施の形態における作用を示すタイムチャートである。 従来の周波数シンセサイザの構成を示すブロック図である。 本発明の基礎となった周波数シンセサイザの基本構成を示すブロック図である。
符号の説明
１ ＶＣＯ（電圧制御発振器）
２ 分周手段
３ Ａ／Ｄ変換器
４ キャリアリムーブ
５ 逆ベクトル乗算部
６ パラメータ出力部
７ 減数処理部
８ ループフィルタ
５０ 判断手段
５１ 積分手段
７１ 位相の時間差検出手段
７３ 位相差の累積加算部
５０１ 第１のコンパレータ
５２２ 第２のコンパレータ
５０３ 定数出力回路
５０４ イネーブル信号出力回路

Claims (1)

  1. 供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
    この電圧制御発振部の出力周波数に対応する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
    このアナログ／ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0／２πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0／２πとの周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分を取り出すベクトル取り出し手段と、
    前記電圧制御発振部の出力周波数が設定値になったときの前記ベクトルの周波数を計算するパラメータ出力部と、
    前記ベクトルの周波数から前記パラメータ出力部にて計算された周波数を差し引いた差分を取り出す周波数差取り出し手段と、
    この周波数差取り出し手段により取り出された周波数差に対応する電圧信号を積分するループフィルタと、このループフィルタの出力をディジタル／アナログ変換して制御電圧として前記電圧制御発振部に帰還するディジタル／アナログ変換部とを備えた帰還手段と、
    前記制御電圧に対応する前記ループフィルタの出力が、前記周波数信号の予め設定した周波数の範囲に対応する設定範囲よりも大きい値となっている期間中は、前記電圧制御発振部の出力周波数を上昇させるための第１の定数を積分して第２のディジタル／アナログ変換部を介して周波数の引き込み用電圧として出力し、前記ループフィルタの出力が、前記設定範囲よりも小さい値となっている期間中は、前記電圧制御発振部の出力周波数を低下させるための第２の定数を積分して第２のディジタル／アナログ変換部を介して周波数の引き込み用電圧として出力する周波数引き込み手段と、
    前記帰還手段からの制御電圧と前記周波数引き込み手段からの引き込み用電圧とを加算して前記電圧制御発振部の制御電圧を出力する加算手段と、
    前記加算手段に対して周波数引き込み手段を切り離し、または接続するスイッチ部と、
    前記周波数引き込み手段からの引き込み用電圧の出力に替えて、前記電圧制御発振部の出力周波数が前記設定値よりも低くなる初期電圧を前記加算手段へと入力する初期電圧入力手段と、
    周波数シンセサイザの運転開始時の、前記初期電圧入力手段から初期電圧が入力される前のタイミングで前記周波数引き込み手段を加算手段から切り離し、当該初期電圧入力手段から初期電圧が入力され、前記ループフィルタから電圧制御発振部への制御電圧の出力が前記ループフィルタからの制御電圧の出力の上限値を超えたタイミングで前記周波数引き込み手段を加算手段に接続するように前記スイッチ部を制御するスイッチ制御手段と、を備え、
    電圧制御発振部、ベクトル取り出し手段、及び前記電圧信号を電圧制御発振部に帰還する帰還手段によりＰＬＬが形成され、ＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整されることを特徴とする周波数シンセサイザ。
JP2008063095A 2008-03-12 2008-03-12 周波数シンセサイザ Expired - Fee Related JP5066466B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008063095A JP5066466B2 (ja) 2008-03-12 2008-03-12 周波数シンセサイザ
CN2009801086100A CN101971501B (zh) 2008-03-12 2009-03-02 频率合成器
PCT/JP2009/054362 WO2009113466A1 (ja) 2008-03-12 2009-03-02 周波数シンセサイザ
US12/736,023 US8466724B2 (en) 2008-03-12 2009-03-02 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008063095A JP5066466B2 (ja) 2008-03-12 2008-03-12 周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JP2009219041A JP2009219041A (ja) 2009-09-24
JP5066466B2 true JP5066466B2 (ja) 2012-11-07

Family

ID=41065134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008063095A Expired - Fee Related JP5066466B2 (ja) 2008-03-12 2008-03-12 周波数シンセサイザ

Country Status (4)

Country Link
US (1) US8466724B2 (ja)
JP (1) JP5066466B2 (ja)
CN (1) CN101971501B (ja)
WO (1) WO2009113466A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323283B2 (ja) * 2014-09-29 2018-05-16 富士通株式会社 パラメータの決定方法、パラメータの決定プログラム、及び情報処理装置
CN107357197B (zh) * 2017-06-20 2020-05-08 上海交通大学 一种基于fpga实现伺服转角简谐运动的系统以及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320980A (en) 1976-08-11 1978-02-25 Nec Corp Inspecting apparatus for breaking and short of band type parallel electrode
JPS5320980Y2 (ja) * 1977-03-10 1978-06-02
JPH0683281B2 (ja) * 1987-01-19 1994-10-19 日本電気株式会社 搬送波抽出回路
JP2712706B2 (ja) * 1990-02-14 1998-02-16 国際電信電話株式会社 適応位相検出同期方法
JPH0492514A (ja) * 1990-08-08 1992-03-25 Advantest Corp 発振装置
JPH04200115A (ja) * 1990-11-29 1992-07-21 Sharp Corp 位相同期回路
JPH05268078A (ja) * 1992-03-24 1993-10-15 Fujitsu Ltd 周波数監視機能を有するｐｌｌキャリブレーション回路
JP2616701B2 (ja) * 1994-06-29 1997-06-04 日本電気株式会社 クロック従属同期装置の高速引込み制御回路
JP2000252819A (ja) * 1999-03-01 2000-09-14 Toshiba Corp Ｐｌｌ回路
CN1235377C (zh) * 2002-06-06 2006-01-04 华为技术有限公司 数字载波恢复装置
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ
JP2005101956A (ja) * 2003-09-25 2005-04-14 Mitsubishi Electric Corp Ｐｌｌ周波数シンセサイザ
JP4713525B2 (ja) * 2006-03-31 2011-06-29 日本電波工業株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
US8466724B2 (en) 2013-06-18
CN101971501B (zh) 2013-01-23
WO2009113466A1 (ja) 2009-09-17
US20110001523A1 (en) 2011-01-06
CN101971501A (zh) 2011-02-09
JP2009219041A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
KR100990612B1 (ko) 주파수 신시사이저
JP5006417B2 (ja) Ｐｌｌ発振回路
JP5066466B2 (ja) 周波数シンセサイザ
JP4397363B2 (ja) 周波数シンセサイザ
JP4713525B2 (ja) 周波数シンセサイザ
JP5189436B2 (ja) 周波数シンセサイザ
US7812651B2 (en) PLL apparatus
WO2007114523A1 (ja) ディジタル処理装置
WO2017129824A1 (en) A detector circuit
JP5624571B2 (ja) 移動体通信機器試験用信号発生装置およびその周波数制御方法
WO2008126168A1 (ja) 周波数シンセサイザ
JP4874151B2 (ja) ディジタル処理装置及び周波数シンセサイザ
JP4787870B2 (ja) 周波数シンセサイザ
Krieger et al. Frequency locked phase estimation under harmonically distorted conditions
Rozorinov et al. Implementation of opportunities of labview software package in case of design of electronic frequency synthesizer on the basis of PAAF
WO2008123542A1 (ja) Ｐｌｌ回路装置および制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees