JP2010230439A - 制御回路 - Google Patents

Abstract

【課題】角速度変換ゲインの変化や、オフセットの変化が少ない、コリオリの力による角速度検出精度の良いジャイロセンサ用の制御回路を提供する。
【解決手段】振動子２４と、振動子２４に接続され、振動子２４を駆動する駆動部１００と、振動子２４に接続され、クロック信号ＣＫを出力する発振部２００と、振動子２４に接続され、振動子２４の検出信号ＳＥＮを受信し、コリオリの力による角速度を検出する検出部３００とを備え、駆動部１００は、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信する入力ＩＮと、振動子２４を駆動する駆動部１００の出力ＯＵＴ間の位相差がゼロである制御回路４００。
【選択図】図２

Description

本発明は制御回路に関し、特にジャイロセンサに適用可能な制御回路に関する。

従来の角速度センサの制御回路は、音叉ドライブ、モニタ、センシング回路は、アナログ回路で構成されている（例えば、特許文献１および特許文献２参照。）。従来の角速度センサの制御回路において、モニタ用およびセンシング信号は、Ｉ−Ｖ変換回路を用いることによって得られる。このＩ−Ｖ変換回路は、電源電圧の変動や温度変化によって、Ｉ−Ｖ変換特性が変化する。この結果、角速度変換ゲインの変化や、オフセットの変化が生じ、コリオリの力による角速度検出精度の良い角速度センサを得る上で、課題となっている。

また、従来の角速度センサの制御回路は、アナログ回路で構成されているため、温度変化により、位相が変化し、コリオリの力による角速度検出精度の点で、問題があった。

特開２００５−３３１４４９号公報 特開２００５−２３３７０６号公報

本発明の目的は、角速度変換ゲインの変化や、オフセットの変化が少ない、コリオリの力による角速度検出精度の良いジャイロセンサ用の制御回路を提供することにある。

本発明の一態様によれば、振動子と、前記振動子に接続され、前記振動子を駆動する駆動部と、前記振動子に接続され、クロック信号を出力する発振部と、前記振動子に接続され、コリオリの力による角速度を検出する検出部とを備え、前記駆動部は、前記振動子からの振動子振動モニタ信号を受信する入力と、前記振動子を駆動する前記駆動部の出力間の位相差がゼロである制御回路が提供される。

本発明によれば、角速度変換ゲインの変化や、オフセットの変化が少ない、コリオリの力による角速度検出精度の良いジャイロセンサ用の制御回路を提供することができる。

本発明の第１の実施の形態に係る制御回路の模式的ブロック構成図。 本発明の第１の実施の形態に係る制御回路の駆動部、発振部および検出部の詳細なブロック構成図。 本発明の第１の実施の形態に係る制御回路の振動子駆動系の概略ブロック構成図。 本発明の第１の実施の形態に係る制御回路の振動子駆動系の詳細ブロック構成図。 本発明の第１の実施の形態に係る制御回路において、デジタルゼロクロス検出回路の詳細ブロック構成図。 本発明の第１の実施の形態に係る制御回路において、アナログゼロクロス信号ＡＺＣ、ＶＣＯＮ信号、ロック信号Ｅ、およびクロック信号ＣＫ１,ＣＫ２の波形図。 本発明の第１の実施の形態に係る制御回路の発振部の詳細ブロック構成図。 本発明の第１の実施の形態に係る制御回路の検出部の詳細ブロック構成図。 本発明の第１の実施の形態に係る制御回路において、外乱信号ｎ（ｔ）、コリオリの力の信号ｃ（ｔ）の要素に分解した検出信号ＳＥＮの波形図。 本発明の第１の実施の形態に係る制御回路において、コリオリの力の電流信号Ｉωの振幅と角速度ωとの角速度検波ゲイン特性を示す図。 本発明の第２の実施の形態に係る制御回路の振動子駆動系の概略ブロック構成図。 本発明の第２の実施の形態に係る制御回路の振動子駆動系の詳細ブロック構成図。 本発明の第２の実施の形態に係る制御回路の検出部の詳細ブロック構成図。 本発明の第２の実施の形態に係る制御回路において、外乱信号ｎ（ｔ）、コリオリの力の信号ｃ（ｔ）の要素に分解した検出信号ＳＥＮの波形図。 本発明の第２の実施の形態に係る制御回路において、ｎ（ｔ）ｐ（ｔ）、ｃ（ｔ）ｐ（ｔ）の要素に分解したコリオリの力の検波信号の波形図。 本発明の第２の実施の形態に係る制御回路において、振動子に逆位相の角速度を与えた場合の外乱信号ｎ（ｔ）、コリオリの力の電流波形ｃ（ｔ）の要素に分解した検出信号ＳＥＮの波形図。 本発明の第２の実施の形態に係る制御回路において、振動子に逆位相の角速度を与えた場合のｎ（ｔ）ｐ（ｔ）、ｃ（ｔ）ｐ（ｔ）の要素に分解したコリオリの力の検波信号の波形図。 本発明の第２の実施の形態に係る制御回路において、コリオリの力の電流信号Ｉωの振幅と角速度ωとの角速度検波ゲイン特性を示す図。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各ブロックの寸法等は、現実のものとは異なることに留意すべきである。したがって、各ブロックの具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の構成、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

（第１の実施の形態）
（ブロック構成）
本発明の第１の実施の形態に係る制御回路４００の模式的ブロック構成は、図１に示すように、振動子２４と、振動子２４に接続され、振動子２４を駆動する駆動部１００と、振動子２４に接続され、クロック信号ＣＫを出力する発振部２００と、振動子２４に接続され、振動子２４の検出信号ＳＥＮを受信し、コリオリの力による角速度を検出する検出部３００とを備える。

駆動部１００は、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信する入力ＩＮと、振動子２４を駆動する駆動部１００の出力ＯＵＴ間の位相差がゼロである。

駆動部１００は、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信し、駆動部１００の出力ＯＵＴにおいて振動子２４を駆動する。

振動子２４は、振動子振動モニタ信号ＴＦＤＭおよび検出信号ＳＥＮを出力する。

発振部２００は、振動子振動モニタ信号ＴＦＤＭを振動子２４から受信し、クロック信号ＣＫを出力する。

検出部３００は、振動子２４から検出信号ＳＥＮを受信し、コリオリの力による角速度を検出する。コリオリの力による角速度は、コリオリの力の電流信号Ｉω、コリオリの力の電圧信号Ｖωとして検出される。

図１に示される制御回路４００の模式的ブロック構成において、駆動部１００、発振部２００および検出部３００は、デジタル信号処理系による集積回路として構成可能である。

また、振動子２４は、角速度を検出するための振動子であれば良い。すなわち、コリオリ力を利用して２軸方向の角速度を検出する２軸角速度センサ、３軸方向の角速度を検出する３軸角速度センサなどを適用することができる。角速度を検出するための振動子としては、圧電材料を用いた音片型、音叉型など様々な形状の振動式角速度センサを適用可能である。特に、音叉型の振動式角速度センサはＱ値が高く、安定した振動と高い感度が得られる。圧電材料には、膜厚１〜３μｍ程度のチタン酸ジルコン酸鉛（ＰＺＴ）膜やランタンドープジルコン酸チタン酸鉛（ＰＬＺＴ）膜等が採用可能である。

第１の実施の形態に係る制御回路４００の駆動部１００、発振部２００および検出部３００の詳細なブロック構成は、図２に示すように表される。

駆動部１００は、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信するＩ−Ｖ変換回路１０ａと、Ｉ−Ｖ変換回路１０ａに接続されたアナログデジタルコンバータ（ＡＤＣ）１２と、ＡＤＣ１２に接続されたバンドパスフィルタ（ＢＰＦ）１４と、ＢＰＦ１４に接続されたデジタルアナログコンバータ（ＤＡＣ）２２とを備える。Ｉ−Ｖ変換回路１０ａの入力ＩＮとＤＡＣ２２の出力ＯＵＴ間の位相差がゼロである。

ＢＰＦ１４の進み位相によって、ＡＤＣ１２とＤＡＣ２２の遅れ位相を相殺する。

ＡＤＣ１２とＤＡＣ２２のサンプリングは、同一のサンプリング周波数ｆｓである。

駆動部１００は、さらに正弦波発生器１６を備え、ＤＡＣ２２には、ＢＰＦ１４の通過信号、または正弦波発生器１６の出力信号が入力される。

詳細には、駆動部１００は、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信するＩ−Ｖ変換回路１０ａと、Ｉ−Ｖ変換回路１０ａに接続されたＡＤＣ１２と、ＡＤＣ１２に接続されたＢＰＦ１４と、ＢＰＦ１４に接続された正弦波発生器１６およびピークホールド回路１８と、正弦波発生器１６とＢＰＦ１４の出力を切り替えるスイッチ（ＳＷ）１５ａと、正弦波発生器１６若しくはＢＰＦ１４の出力とピークホールド回路１８の出力を乗算するＡＧＣ用乗算器２０と、ＡＧＣ用乗算器２０に接続されたＤＡＣ２２とを備える。

発振部２００は、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信し、アナログゼロクロス信号ＡＺＣを出力するするアナログゼロクロス検出回路２６と、アナログゼロクロス検出回路２６に接続され、アナログゼロクロス信号ＡＺＣを受信する周波数・位相比較器２８と、周波数・位相比較器２８に接続されクロック信号ＣＫを出力するＰＬＬ回路３０と、ＰＬＬ回路３０に接続されＰＬＬ出力（クロック信号ＣＫ）を分周して周波数・位相比較器２８に入力する分周回路３２とを備える。ＰＬＬ回路３０は、アナログゼロクロス信号ＡＺＣに同期したクロック信号ＣＫを発生する。

検出部３００は、振動子２４の検出信号ＳＥＮを受信するＩ−Ｖ変換回路１０ｂと、Ｉ−Ｖ変換回路１０ｂに接続されたＡＤＣ３４と、ＡＤＣ３４に接続されたＢＰＦ３６と、ＢＰＦ３６に接続されたコリオリの力の検出回路３８と、コリオリの力の検出回路３８に接続されたローパスフィルタ（ＬＰＦ）４０とを備える。ＬＰＦ４０は、コリオリの力の電流信号Ｉωとコリオリの力の電圧信号Ｖωを出力する。

（振動子駆動系のブロック構成）
第１の実施の形態に係る制御回路の振動子駆動系の概略ブロック構成は、図３に示すように、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信するＩ−Ｖ変換回路１０ａと、Ｉ−Ｖ変換回路１０ａに接続されたＡＤＣ１２と、ＡＤＣ１２に接続されたレジスタ１３と、レジスタ１３に接続されたＢＰＦ１４と、ＢＰＦ１４に接続されたレジスタ１５と、レジスタ１５に接続されたレジスタ１７と、レジスタ１７に接続されたＤＡＣ２２とを備える。ＡＤＣ１２は−θ１の位相遅れを有し、レジスタ１３、レジスタ１５およびレジスタ１７はそれぞれ−θ２の位相遅れを有し、一方、ＢＰＦ１４は＋θの位相進みを有する。ここで、θ＝θ１＋３×θ２となるように、ＢＰＦ１４のカットオフ周波数を決定して、規定発振時に振動子駆動系の入力ＩＮと出力ＯＵＴの位相を一致させている。すなわち、図３に示すように、位相遅れを０度としている。なお、振動子２４は、クリスタル発振器の等価回路と同様に、ＬＣＲ直列共振回路と端子容量の並列回路として表すことができる。また、Ｑ値は、例えば、約３０００に設定することができる。

また、ＢＰＦ１４は、例えばデジタルフィルタで構成することができ、ＡＤＣ１２は、例えば、シグマ／デルタ型ＡＤＣで構成することができる。

第１の実施の形態に係る制御回路の振動子駆動系においては、Ｉ−Ｖ変換回路１０ａの入力ＩＮからＤＡＣ２２の出力ＯＵＴまでの位相差が０度である。

また、ＡＤＣ１２、レジスタ１３、ＢＰＦ１４、レジスタ１５、レジスタ１７およびＤＡＣ２２のサンプリング周波数は同一周波数ｆｓである。

第１の実施の形態に係る制御回路の振動子駆動系の詳細ブロック構成は、図４に示すように、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信するＩ−Ｖ変換回路１０ａと、Ｉ−Ｖ変換回路１０ａに接続されたＡＤＣ１２と、ＡＤＣ１２に接続されたレジスタ１３と、レジスタ１３に接続されたＢＰＦ１４と、ＢＰＦ１４に接続されたゲインＫを有する増幅器１４ａと、増幅器１４ａに接続されたレジスタ１５と、レジスタ１５に接続されたＳＷ１５ａと、ＳＷ１５ａに接続されたＡＧＣ用乗算器２０と、ＡＧＣ用乗算器２０に接続されたレジスタ１７と、レジスタ１７に接続されたＤＡＣ２２とを備える。

Ｉ−Ｖ変換回路１０には、アナログゼロクロス信号ＡＺＣを出力するコンパレータ１１が接続されている。

図４において、振動子振動モニタ信号ＴＦＤＭは、Ｉ−Ｖ変換回路１０ａにおいてＩ−Ｖ変換された後、ＡＤＣ１２によって、マルチビット量子化される。このマルチビット量子化された振動子振動モニタ信号ＴＦＤＭは、レジスタ１３を介して、位相進み特性を有するＢＰＦ１４を通過し、振動子振動モニタ信号ＴＦＤＭの出力スケールに応じたゲインＫを、増幅器１４ａにおいて乗算され、レジスタ１５においてラッチされる。レジスタ１５の出力信号Ｂは、ＡＧＣ用乗算器２０に接続されたＳＷ１５ａの一方の端子に入力される。

同時に、レジスタ１５の出力信号Ｂは、デジタルゼロクロス検出回路４６およびピークホールド回路１８に入力される。

デジタルゼロクロス検出回路４６の出力はスイッチ（ＳＷ）４６ａを介して、アドレスカウンタ４８に接続され、アドレスカウンタ４８の出力は正弦波発生器１６に接続される。

一方、ピークホールド回路１８の出力は、移動平均回路５０およびシーケンサ５２に接続される。シーケンサ５２からは、信号ＥＮＡ ＯＮが出力される。

移動平均回路５０の出力信号Ｄは、正弦波発生器１６の出力と乗算器５４において掛算されて、信号Ｃが得られる。レジスタ１５の出力信号Ｂと信号Ｃは、ＳＷ１５ａによって切り替えられてＡＧＣ用乗算器２０への入力信号Ａが得られる。

また、移動平均回路５０の出力信号Ｄは位相反転され、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tと加算器５６において加算される。加算器５６の出力は、さらにＡＧＣゲイン回路６２ａを介してローパスフィルタ（ＬＰＦ）６４に入力される。ここで、ＡＧＣゲイン回路６２ａは、積分回路５８と分周回路６０と、加算器６２によって構成される。ＬＰＦ６４の出力信号Ｇは、入力信号ＡとＡＧＣ用乗算器２０において掛算されてレジスタ１７に供給される。分周回路６０の分周段数は、カットオフ周波数によって決めることができ、例えば１／１０２４である。

第１の実施の形態に係る制御回路においては、ＤＡＣ２２の入力信号は、図４に示すように、ＢＰＦ１４の通過信号である信号Ｂ、または正弦波発生器１６の出力信号Ｃである。

ＡＤＣ１２においては、マルチビット量子化されることから、高周波帯域におけるノイズが顕著となる。このため、信号Ｂは、高周波帯域においてＳ／Ｎ的に不利となるが、正弦波発生器１６の出力信号Ｃは、高周波帯域におけるノイズが少ないため、Ｓ／Ｎ的に有利である。

（デジタルゼロクロス検出回路の構成）
第１の実施の形態に係る制御回路において、デジタルゼロクロス検出回路４６の詳細ブロック構成は、図５に示すように、レジスタ１５の出力信号Ｂを入力する２段移動平均回路６６と、２段移動平均回路６６に接続されたコンパレータ６８と、コンパレータ６８に接続された１パルス整形回路７０と、１パルス整形回路７０に接続されたフリップフロップ（ＦＦ）７２と、ＶＣＯＮ信号（図７）を入力する１パルス整形回路７４と、１パルス整形回路７４の出力とＦＦ７２の出力を切り替えるスイッチ（ＳＷ）７６と、ＳＷ７６に接続されたカウンタ７８と、カウンタ７８に接続された一致検出回路８０と、一致検出回路８０に接続されたＦＦ８２と、ＦＦ８２の出力および一致検出回路８０の出力に接続されたＯＲ回路８４と、ＯＲ回路８４に接続されたＦＦ８６とを備える。ＦＦ８６の出力は、アドレスカウンタ４８（図４）に接続される。

第１の実施の形態に係る制御回路において、アナログゼロクロス信号ＡＺＣ、ＶＣＯＮ信号と、ＶＣＯＮ信号を１パルス整形回路７４を通して整形したロック信号Ｅ、およびクロック信号ＣＫ１,ＣＫ２の波形は、図６に示すように表される。

図５において、ＥＮＡ ＯＦＦの時、信号Ｂは、周波数２ｆｓで動作をする２段移動平均回路６６を通過し、その符号が正の場合にハイ（Ｈ）レベルとなるコンパレータ６８に入力される。コンパレータ６８の出力は、１パルス整形回路７０および２ｆｓで動作するＦＦ７２を通過し、立ち上がりエッジで１クロック分のパルスが生成され、ＳＷ７６の一方の端子に入力される。

ＥＮＡ ＯＦＦの時、ＢＰＦゼロクロス信号ＢＰＦＺＥＲＯのタイミングで、例えば２５６進のカウンタ７８がリセットされ、ＳＷ７６の一方の端子に入力された信号は、一致検出回路８０においてオフセット調整値Ｎで一致がとられ、アドレスカウンタ４８へ周波数ｆｓに対応した１／２ｆｓのパルス幅を有する基準パルスを発生する。

ＥＮＡ ＯＮの時、１パルス整形回路７４の出力にはロック信号Ｅが生成され、ＶＣＯＮ派生のパルスによって、カウンタ７８がリセットされる。

アドレスカウンタ４８は、正弦波データテーブルを参照するアドレスを正弦波発生器１６に対して出力する。正弦波発生器１６は、プラス／マイナス１の振幅を有する正弦波を出力することから、この正弦波発生器１６の出力を、ピークホールド回路１８および移動平均回路５０の出力信号Ｄと乗算器５４において掛算することによって、レジスタ１５の出力信号Ｂに位相と振幅が一致した信号Ｃを得ることができる。ユーザは、レジスタ１５の出力信号Ｂもしくは乗算器５４の出力信号Ｃのトータル性能が良好な信号を、ＳＷ１５ａにおいて、選択可能である。一方、信号Ｄは、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tとの差分を加算器５６で演算し、この演算結果をＡＧＣゲイン回路６２ａおよびＬＰＦ６４に通過させることで、ＡＧＣゲインを得ることができる。ＡＧＣゲイン回路６２ａによって、振動子振動モニタ信号ＴＦＤＭの振幅を目標値Ｖ_Tに留めることができる。

（発振部の構成）
第１の実施の形態に係る制御回路の発振部２００の詳細ブロック構成は、図７に示すように、周波数・位相比較器２８と、ｐチャネルＭＯＳＦＥＴＱＰと、ｎチャネルＭＯＳＦＥＴＱＮと、ＲＣ直列回路と、キャパシタＣｏと、スイッチ（ＳＷ）４２ａと、電圧制御発信器（ＶＣＯ）４２と、分周回路３２と、クロック発生回路４４とを備える。

ＰＬＬ回路３０は、ｐチャネルＭＯＳＦＥＴＱＰと、ｎチャネルＭＯＳＦＥＴＱＮと、ＲＣ直列回路と、キャパシタＣｏと、ＳＷ４２ａと、ＶＣＯ４２とを備える。ＰＬＬ回路３０は、アナログゼロクロス信号ＡＺＣに同期したクロックを発生する。

周波数・位相比較器２８のＲＥＦ入力には、アナログゼロクロス信号ＡＺＣが入力され、周波数・位相比較器２８のＶＣＯＮ入力には、ＶＣＯ４２の出力信号を分周回路３２で分周したＶＣＯＮ信号が入力される。周波数・位相比較器２８のＲＥＦ入力には、アナログゼロクロス信号ＡＺＣが入力される。

周波数・位相比較器２８の加速信号ＡＣＣは、ｐチャネルＭＯＳＦＥＴＱＰのゲートに入力され、周波数・位相比較器２８の減速信号ＤＥＣは、ｎチャネルＭＯＳＦＥＴＱＮのゲートに入力される。ＱＰとＱＮからなるＣＭＯＳインバータの出力は、ＲＣ直列回路とキャパシタＣｏとを駆動し、さらにＳＷ４２ａによって切り替えられて、ＶＣＯ４２に入力される。

ＶＣＯ４２の出力は、分周回路３２およびクロック発生回路４４に入力される。クロック発生回路４４は、２ｆｓのクロック信号ＣＫ１およびｆｓのクロック信号ＣＫ２を出力する。クロック信号ＣＫ１およびクロック信号ＣＫ２は、図６に示すように表される。

ｆｓ、２ｆｓは、例えばそれぞれ５．１２ＭＨｚ、１０．２４ＭＨｚである。ここで、ＶＣＯ４２の出力信号周波数を、例えば、２ｆｓ＝１０．２４ＭＨｚ、分周回路３２の分周段を２５６とすると、分周回路３２の出力信号は、４０ｋＨｚが得られる。

なお、周波数・位相比較器２８は、単に位相比較器で構成されていても良い。

最初ＶＣＯ４２は、電圧Ｖ１によって、１０．２４ＭＨｚ近傍で発振している。

振動子２４の振動振幅として、図４のピークホールド回路１８の出力を観測することで、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tの１／２を超えた時、シーケンサ５２は、ＥＮＡ ＯＮとなり、ＰＬＬ回路３０のループが閉じる。

周波数・位相比較器２８は、ＲＥＦ入力の立ち上がりがＶＣＯＮ入力の立ち上がりよりも先行する時、先行時間だけ電流ＩでキャパシタＣを充電し、ＶＣＯ４２の制御電圧を上昇させて、結果としてＶＣＯ４２の発振周波数を上昇させることができる。逆に、ＶＣＯＮ入力の立ち上がりがＲＥＦ入力の立ち上がりよりも先行する時、先行時間だけキャパシタＣを放電させて、結果としてＶＣＯ４２の発振周波数を低下させることができる。やがて、ＲＥＦ入力とＶＣＯＮ入力の立ち上がりエッジは、微小範囲内に入り、ＰＬＬ回路３０は、ロック状態となる。この時、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tに、振動子２４の振動振幅として、図４の信号Ｄのモニタ振幅が到達していれば、図６に示すように、アナログゼロクロス信号ＡＺＣによって、ＶＣＯＮ信号を１パルス整形回路７４を通して整形したロック信号Ｅが得られる。ロック信号Ｅは、制御回路の基準パルスであり、正弦波を発生させるテーブルを参照するアドレスカウンタ４８を制御する。

（コリオリの力の検出部の構成）
第１の実施の形態に係る制御回路の検出部３００の詳細ブロック構成は、図８に示すように、振動子２４（図３）の検出信号ＳＥＮを入力するＩ−Ｖ変換回路１０ｂと、Ｉ−Ｖ変換回路１０ｂに接続されたＡＤＣ３４と、ＡＤＣ３４に接続されたＢＰＦ３６と、ＢＰＦ３６に接続されたレジスタ３７と、レジスタ３７に接続された乗算器３９と、乗算器３９に接続された加算器４１と、加算器４１に接続されたノイズ除去ローパスフィルタ（ＬＰＦ）４３と、ノイズ除去ＬＰＦ４３に接続されたピークトューピーク（ＰＰ）検出回路４５と、ＰＰ検出回路４５に接続されたＬＰＦ４０と、ＬＰＦ４０に接続されたＩ／Ｆ回路４７とを備える。Ｉ／Ｆ４７からコリオリの力の電流信号Ｉωを得ることができる。

コリオリの力の検出回路３８は、レジスタ３７と、乗算器３９と、加算器４１と、ノイズ除去ＬＰＦ４３と、ＰＰ検出回路４５とを備える。乗算器３９の乗算係数Ｍの値は図９のｎ（ｔ）を除去するため、図２のピークホールド回路１８の出力に比例した値を設定する。また、加算器４１においては、乗算器３９の出力信号Ｊとレジスタ１０の出力信号Ｂとの差分信号が演算され、ｃ（ｔ）を抽出する。

第１の実施の形態に係る制御回路において、外乱信号ｎ（ｔ）、コリオリの力の電流波形ｃ（ｔ）の要素に分解した検出信号ＳＥＮの波形は、図９に示すように表される。また、コリオリの力の電流信号Ｉωの振幅と角速度ωとの角速度検波ゲイン特性は、図１０に示すように表される。

振動子２４の検出信号ＳＥＮは、角速度ωに比例した振幅を有するコリオリの力の電流信号Ｉωと、振動子振動モニタ信号ＴＦＤＭのもれ信号（外乱信号ｎ（ｔ））とが加算された信号である。図８において、ＡＤＣ３４およびＢＰＦ３６は、図４のＡＤＣ１２およびＢＰＦ１４と同じ回路を用い、信号Ｂと同位相の外乱信号ｎ（ｔ）を除去するために、適切な乗算係数Ｍの値を選択し、乗算器３９においてレジスタ３７の出力信号と掛算して、乗算器３９の出力信号Ｊを得る。その後、出力信号Ｊと信号Ｂとの差分をとることによって、コリオリの力による信号成分を得ることができる。このコリオリの力による信号成分をノイズ除去ＬＰＦ４３を通過させ、さらにＰＰ検出回路４５において全波整流を実行し、さらにとカットオフ周波数５０ＨｚのＬＰＦ４０を通過させて、ＤＣ成分のみのＬＰＦ出力信号を得る。このＬＰＦ出力信号の特性は、図１０に示すように、コリオリの力の電流信号Ｉωの振幅と角速度ωとの角速度検波ゲイン特性として表される。

例えば、Ｉω＝＋３．５をＩ／Ｆ４７の出力から得た場合、＋３００度／秒の角速度ωが得られている。ＰＰ検出回路４５においては、コリオリの力のピークトューピークを検出し、検波精度を高めることができる。

第１の実施の形態に係る制御回路においては、コリオリの力の振幅は、正弦波状信号のピークとボトムの差をとり、角速度検出分解能を高めルことができる。

また、第１の実施の形態に係る制御回路においては、コリオリの力の大きさを検出するために、ＢＰＦ１４のからの信号Ｂまたは正弦波発生器１６からの信号Ｃと、振動子２４の検出信号ＳＥＮとの差をとることで、コリオリの力の大きさを検出することができる。

また、第１の実施の形態に係る制御回路においては、振動子駆動系においてＩ−Ｖ変換回路１０ａの入力ＩＮからＤＡＣ２２の出力ＯＵＴまでの位相差を０度とすることにより、アナログゼロクロス信号ＡＺＣに同期したＰＬＬクロックＣＫで動作させると、駆動回路系の任意の回路で位相＋α度が発生した時、規定発振後の振動子２４は、微小な周波数変化を生じ、−α度の位相変化を生ずる。したがって、一巡の位相が０度（３６０度）に保持される。同様に、振動子２４で位相変化を生じる場合、これをキャンセルする位相が生じ、結果として一巡の位相変化は発生しない。

振動子モニタ電流または振動子モニタ電荷を入力するＩ−Ｖ変換回路１０ａは、温度変化による特性変化を極力小さくした回路である。

アナログゼロクロス信号ＡＺＣとＰＬＬクロックのエッジが実用上０度でロックするため、コリオリの力による角速度信号の検波が容易となり、しかも検出感度を高感度とすることができる。

第１の実施の形態によれば、角速度変換ゲインの変化や、オフセットの変化が少ない、コリオリの力による角速度検出精度の良いジャイロセンサ用の制御回路を提供することができる。

（第２の実施の形態）
（ブロック構成）
本発明の第２の実施の形態に係る制御回路４００の模式的ブロック構成は、図１と同様に表され、振動子２４に接続され、振動子２４を駆動する駆動部１００と、振動子２４に接続され、クロック信号ＣＫを出力する発振部２００と、振動子２４に接続され、コリオリの力による角速度を検出する検出部３００とを備える。

駆動部１００は、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信し、駆動部１００の出力ＯＵＴにおいて振動子２４を駆動する。

振動子２４は、振動子振動モニタ信号ＴＦＤＭおよび検出信号ＳＥＮを出力する。

発振部２００は、振動子振動モニタ信号ＴＦＤＭを振動子２４から受信し、クロック信号ＣＫを出力する。

検出部３００は、振動子２４から検出信号ＳＥＮを受信し、コリオリの力による角速度を検出する。コリオリの力による角速度は、コリオリの力の電流信号Ｉω、コリオリの力の電圧信号Ｖωとして検出される。

（振動子駆動系のブロック構成）
第２の実施の形態に係る制御回路の振動子駆動系の概略ブロック構成は、図１１に示すように、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信するＩ−Ｖ変換回路１０ａと、Ｉ−Ｖ変換回路１０ａに接続されたＡＤＣ１２と、ＡＤＣ１２に接続されたＢＰＦ１４と、ＢＰＦ１４に接続されたＤＡＣ２２とを備える。ＡＤＣ１２は−θ１の位相遅れを有し、ＤＡＣ２２は、−θ２の位相遅れを有し、一方、ＢＰＦ１４は＋θの位相進みを有する。ここで、θ＝θ１＋θ２となるように、ＢＰＦ１４のカットオフ周波数を決定して、規定発振時に振動子駆動系の入力ＩＮと出力ＯＵＴの位相を一致させている。すなわち、図１１に示すように、位相遅れを０度としている。なお、振動子２４は、クリスタル発振器の等価回路と同様に、ＬＣＲ直列共振回路と端子間容量の並列回路として表すことができる。また、Ｑ値は、例えば、約３０００に設定することができる。

また、ＢＰＦ１４は、例えばデジタルフィルタで構成することができ、ＡＤＣ１２は、例えば、シグマ／デルタ型ＡＤＣで構成することができる。

第２の実施の形態に係る制御回路の振動子駆動系においては、Ｉ−Ｖ変換回路１０ａの入力ＩＮからＤＡＣ２２の出力ＯＵＴまでの位相差が０度である。

また、ＡＤＣ１２、ＢＰＦ１４、およびＤＡＣ２２のサンプリング周波数は同一周波数ｆｓである。

第２の実施の形態に係る制御回路の振動子駆動系の詳細ブロック構成は、図１２に示すように、振動子２４からの振動子振動モニタ信号ＴＦＤＭを受信するＩ−Ｖ変換回路１０ａと、Ｉ−Ｖ変換回路１０ａに接続されたＡＤＣ１２と、ＡＤＣ１２に接続されたＢＰＦ１４と、ＢＰＦ１４に接続されたゲインＫを有する増幅器１４ａと、増幅器１４ａに接続されたＳＷ１５ａと、ＳＷ１５ａに接続されたＡＧＣ用乗算器２０と、ＡＧＣ用乗算器２０に接続されたＤＡＣ２２とを備える。

Ｉ−Ｖ変換回路１０ａの出力には、アナログゼロクロス信号ＡＺＣを出力するコンパレータ１１が接続されている。

図１２において、振動子振動モニタ信号ＴＦＤＭは、Ｉ−Ｖ変換回路１０ａにおいてＩ−Ｖ変換された後、ＡＤＣ１２によって、マルチビット量子化される。このマルチビット量子化された振動子振動モニタ信号ＴＦＤＭは、位相進み特性を有するＢＰＦ１４を通過し、振動子振動モニタ信号ＴＦＤＭの出力スケールに応じたゲインＫを、増幅器１４ａにおいて乗算される。増幅器１４ａの出力信号Ｂは、ＡＧＣ用乗算器２０に接続されたＳＷ１５ａの一方の端子に入力される。

同時に、増幅器１４ａの出力信号Ｂは、デジタルゼロクロス検出回路４６およびピークホールド回路１８に入力される。

デジタルゼロクロス検出回路４６の出力はＳＷ４６ａを介して、アドレスカウンタ４８に接続され、アドレスカウンタ４８の出力は正弦波発生器１６に接続される。

正弦波発生器１６には、９０度シフト回路９２およびタイミング発生器９４が接続される。９０度シフト回路９２からは、後述するように、検波用正弦波信号ｐ（ｔ）が得られる。

一方、ピークホールド回路１８の出力は、ＬＰＦ８８およびシーケンサ５２に接続される。シーケンサ５２からは、信号ＥＮＡ ＯＮが出力される。

ＬＰＦ８８の出力信号Ｆは、正弦波発生器１６の出力と乗算器５４において掛算されて、信号Ｃが得られる。増幅器１４ａの出力信号Ｂと信号Ｃは、ＳＷ１５ａによって切り替えられてＡＧＣ用乗算器２０への入力信号Ａが得られる。

また、ＬＰＦ８８の出力信号Ｆは位相反転され、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tと加算器５６において加算される。加算器５６の出力は、さらにＡＧＣゲイン回路６２ａを介してＬＰＦ６４に入力される。ここで、ＡＧＣゲイン回路６２ａは、積分回路５８と、分周回路６０と、加算器６２によって構成される。ＬＰＦ６４の出力信号Ｇは、入力信号ＡとＡＧＣ用乗算器２０において掛算されて、ＤＡＣ２２に供給される。分周回路６０の分周段数は、カットオフ周波数によって決めることができ、例えば１／１０２４である。

第２の実施の形態に係る制御回路においては、ＤＡＣ２２の入力信号は、図１２に示すように、ＢＰＦ１４の通過信号である信号Ｂ、または正弦波発生器１６の出力信号Ｃである。したがって、第２の実施の形態に係る制御回路においては、ＤＡＣ２２の入力信号は、振動子発振安定時において、振幅が自動調整された正弦波発生器１６の出力となる。

すなわち、駆動部１００は、さらに正弦波発生器１６を備え、ＤＡＣ２２には、正弦波発生器１６より、振動子２４の発振安定時、振幅が自動調整された正弦波出力信号が入力される。

ＡＤＣ１２においては、マルチビット量子化されることから、高周波帯域におけるノイズが顕著となる。このため、信号Ｂは、高周波帯域においてＳ／Ｎ的に不利となるが、正弦波発生器１６の出力信号Ｃは、高周波帯域におけるノイズが少ないため、Ｓ／Ｎ的に有利である。

第２の実施の形態に係る制御回路において、デジタルゼロクロス検出回路４６の詳細ブロック構成は、図５と同様であるため、重複説明は省略する。

アドレスカウンタ４８は、正弦波データテーブルを参照するアドレスを正弦波発生器１６に対して出力する。正弦波発生器１６は、プラス／マイナス１の振幅を有する正弦波を出力することから、この正弦波発生器１６の出力を、ピークホールド回路１８およびＬＰＦ８８の出力信号Ｆと乗算器５４において掛算することによって、出力信号Ｂに位相と振幅が一致した信号Ｃを得ることができる。一方、信号Ｆは、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tとの差分を加算器５６で演算される。この演算結果をＡＧＣゲイン回路６２ａおよびＬＰＦ６４を通過させることで、ＡＧＣゲインを得ることができる。ＡＧＣゲイン回路６２ａによって、振動子振動モニタ信号ＴＦＤＭの振幅を目標値Ｖ_Tに留めることができる。

（発振部の構成）
第２の実施の形態に係る制御回路の発振部２００の詳細ブロック構成は、図７と同様であるため、重複説明は省略する。ＰＬＬ回路３０は、アナログゼロクロス信号ＡＺＣに同期したクロックを発生する点も第１の実施の形態と同様である。

振動子２４の振動振幅として、図１２のピークホールド回路１８の出力を観測することで、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tの１／２を超えた時、シーケンサ５２は、ＥＮＡ ＯＮとなり、ＰＬＬ回路３０のループが閉じる。

周波数・位相比較器２８は、ＲＥＦ入力の立ち上がりがＶＣＯＮ入力の立ち上がりよりも先行する時、先行時間だけ電流ＩでキャパシタＣを充電し、ＶＣＯ４２の制御電圧を上昇させて、結果としてＶＣＯ４２の発振周波数を上昇させることができる。逆に、ＶＣＯＮ入力の立ち上がりがＲＥＦ入力の立ち上がりよりも先行する時、先行時間だけキャパシタＣを放電させて、結果としてＶＣＯ４２の発振周波数を低下させることができる。やがて、ＲＥＦ入力とＶＣＯＮ入力の立ち上がりエッジは、微小範囲内に入り、ＰＬＬ回路３０は、ロック状態となる。この時、振動子振動モニタ信号ＴＦＤＭの目標値Ｖ_Tに、振動子２４の振動振幅として、図１２の信号Ｆのモニタ振幅が到達していれば、図６に示すように、アナログゼロクロス信号ＡＺＣによって、ＶＣＯＮ信号を１パルス整形回路７４を通して整形したロック信号Ｅの波形が得られる。このロック信号Ｅは、制御回路の基準パルスであり、正弦波を発生させるテーブルを参照するアドレスカウンタ４８を制御する。正弦波発生器１６は、振幅１の正弦波信号を発生し、この正弦波信号に対して、ピークホールド値をＬＰＦ８８に通した値を乗じることで、ＢＰＦ１４を通過した信号Ｂと等価な信号Ｃを得ることができる。信号Ｃには、高周波ノイズが含まれていないため、振動子駆動ループ全体で、Ｓ／Ｎ比を高くできるという効果がある。信号Ｆが適切な値を超えた時、ＳＷ１５ａを乗算器５４側に接続して、ＤＡＣ２２の入力信号源を正弦波発生器１６とする。

（コリオリの力の検出部の構成）
第２の実施の形態に係る制御回路の検出部３００の詳細ブロック構成は、図１３に示すように、振動子２４（図１１）の検出信号ＳＥＮを入力するＩ−Ｖ変換回路１０ｂと、Ｉ−Ｖ変換回路１０ｂに接続されたＡＤＣ３４と、ＡＤＣ３４に接続されたＢＰＦ３６と、ＢＰＦ３６に接続されたゲインＫを有する増幅器９６と、増幅器９６に接続された乗算器９８と、乗算器９８に接続された積分器１０２と、積分器１０２に接続された分周回路１０４と、分周回路１０４に接続されたラッチ１０６と、ラッチ１０６に接続されたＬＰＦ４０と、ＬＰＦ４０に接続されたＩ／Ｆ回路４７およびＤＡＣ１０８とを備える。

また、検波用正弦波信号ｐ（ｔ）は、正弦波発生器１６に接続された９０度シフト回路９２の出力をゲインＫ１を有する増幅器１１４を通して得られる。この検波用正弦波信号ｐ（ｔ）は、乗算器９８において、増幅器９６の出力信号Ｈと掛け合わされる。また、正弦波発生器１６に接続されたタイミング発生器９４の出力は、積分器１０２およびラッチ１０６に入力される。

Ｉ／Ｆ４７の出力において、コリオリの力の電流信号Ｉωを得ることができ、ＤＡＣ１０８の出力において、コリオリの力の電圧信号Ｖωを得ることができる。

検出部３００は、コリオリの力の検出回路３８を備え、コリオリの力の検出回路３８において、ＢＰＦ１４の出力または正弦波発生器１６の出力と、振動子２４の検出信号ＳＥＮの差をとることで、コリオリの力による角速度の大きさを検出する。

第２の実施の形態に係る制御回路において、外乱信号ｎ（ｔ）、コリオリの力の電流波形ｃ（ｔ）の要素に分解した検出信号ＳＥＮの波形は、図１４に示すように表される。また、ｎ（ｔ）ｐ（ｔ）、ｃ（ｔ）ｐ（ｔ）の要素に分解したコリオリの力の検波信号の波形は、図１５に示すように表される。図１５は、成分毎の乗算器９８の出力を表している。

コリオリの力の検波を説明する。図１１に記載した検出信号ＳＥＮは、振動子振動モニタ信号ＴＦＤＭとコリオリの力による角速度信号の直交変調された信号である。すなわち、振動子振動モニタ信号ＴＦＤＭに対してコリオリの力による角速度信号の位相差は、プラス・マイナス９０度である。

図１３において、Ｉ−Ｖ変換回路１０ｂ、ＡＤＣ３４、ＢＰＦ３６、ゲインＫを有する増幅器９６は、図１２に示された、それぞれＩ−Ｖ変換回路１０ａ、ＡＤＣ１２、ＢＰＦ１４、ゲインＫを有する増幅器１４ａと同じである。

図１３において、ゲインＫを有する増幅器９６の出力信号Ｈには、図１４に示すように、振動子２４の検出信号ＳＥＮを２つの主成分に分解した合成信号（直交変調）で表される信号が現れる。外乱信号ｎ（ｔ）は、振動子振動モニタ信号ＴＦＤＭのもれ成分である。乗算器９８において、信号Ｈに対して、検波用正弦波信号ｐ（ｔ）を掛算する。検波用正弦波信号ｐ（ｔ）は、正弦波発生器１６から、９０度シフト回路９２を介して、９０度位相のシフトした正弦波信号をゲインＫ１を有する増幅器１１４で増幅した信号である。

以下、成分毎に信号を説明する。外乱信号ｎ（ｔ）は、ｎ（ｔ）＝Ａｓｉｎωｃｔで表され、コリオリの力の信号ｃ（ｔ）は、ｃ（ｔ）＝Ｂｃｏｓωｃｔで表される。検波用正弦波信号ｐ（ｔ）は、ｐ（ｔ）＝−Ｋ１ｃｏｓωｃｔと表される。ここで、ωｃは、振動子２４の振動角周波数である。

図１５において、ｎ（ｔ）ｐ（ｔ）＝−（ＡＫ１／２）ｓｉｎ２ωｃｔとなり、これを１周期（ｔ＝０〜π／ωｃ）毎に積分すると、０となるため、外乱信号ｎ（ｔ）の成分を除去することができる。

また図１５において、ｃ（ｔ）ｐ（ｔ）＝−ＢＫ１ｃｏｓ²ωｃｔであり、これを１周期（ｔ＝０〜π／ωｃ）積分して平均すると、（−ＢＫ１／２）となり、角速度が得られる。また、増幅器１１４のゲインＫ１により検波感度を調整することができる。

タイミング発生器９４は、加算器を使用する積分器１０２を制御する。タイミング発生器９４は、正弦波発生器１６と同期を取ることで、図１５に示すように、１周期分のタイミング波形を生成し、積分器１０２においてクロック毎に乗算器９８の出力を加算する。そして、周期の最後のクロックで、積分器１０２の出力を、分周回路１０４において、例えば１／６４分周した出力をラッチする。また、周期の最初のクロックで、積分器１０２を乗算器９８の出力でプリセットし、以降、クロック毎に加算を行う。

上述の通り、ｎ（ｔ）ｐ（ｔ）＝−（ＡＫ１／２）ｓｉｎ２ωｃｔを１周期（ｔ＝０〜π／ωｃ）毎に積分すると、０となるため、角速度成分（−ＢＫ１／２）がラッチ出力となる。

また、第２の実施の形態に係る制御回路において、振動子２４に逆位相の角速度を与えた場合の外乱信号ｎ（ｔ）、コリオリの力の電流波形ｃ（ｔ）の要素に分解した検出信号ＳＥＮの波形は、図１６に示すように表され、ｎ（ｔ）ｐ（ｔ）、ｃ（ｔ）ｐ（ｔ）の要素に分解したコリオリの力の検波信号の波形は、図１７に示すように表される。

例えば、ラッチ出力をカットオフ周波数５０ＨｚのＬＰＦ４０を通して、Ｉ／Ｆ４７からデジタルデータとしてコリオリの力の電流信号Ｉωとして角速度を出力することができる。また、ＤＡＣ１０８を通して、アナログ電圧として、コリオリの力の電圧信号Ｖωとして角速度を得ることができる。第２の実施の形態に係る制御回路において、コリオリの力の電流信号Ｉωの振幅と角速度ωとの角速度検波ゲイン特性は、図１８に示すように表される。

第２の実施の形態に係る制御回路においては、コリオリの力の大きさを検出するために、振動子２４の出力の検出信号ＳＥＮを増幅した出力信号Ｈは、振動子駆動のための正弦波信号より９０度の位相差を有し、この出力信号Ｈに一定振幅の検波用正弦波信号ｐ（ｔ）を乗じ、この信号を１周期分積分し、ラッチする。これにより、振動子振動モニタ信号ＴＦＤＭのもれ成分である不要な外乱信号ｎ（ｔ）を抑圧し、コリオリの力の信号ｃ（ｔ）を検出し、安定な角速度データを得ることができる。

第２の実施の形態に係る制御回路の振動子駆動系においては、デジタルＢＰＦ１４の位相特性を適切に選択することで、Ｉ−Ｖ変換回路１０ａの入力ＩＮからＤＡＣ２２の出力ＯＵＴまでの位相差を０度とすることにより、アナログゼロクロス信号ＡＺＣに同期したＰＬＬクロックＣＫで動作させると、駆動回路系の任意の回路で位相＋α度が発生した時、規定発振後の振動子２４は、微小な周波数変化を生じ、−α度の位相変化を生ずる。

したがって、一巡の位相が０度（３６０度）に保持される。同様に、振動子２４で位相変化を生じる場合、これをキャンセルする位相が生じ、結果として一巡の位相変化は発生しない。

Ｉ−Ｖ変換回路１０ａの入力ＩＮからＤＡＣ２２の出力ＯＵＴ間の位相差が０度設計でなかった時は、周波数変化が大きくなり、発振起動特性も劣化するが、Ｉ−Ｖ変換回路１０ａの入力ＩＮからＤＡＣ２２の出力ＯＵＴ間の位相差を０度とすることで、振動子固有周波数からの周波数オフセットもゼロとすることができる。

振動子駆動モニタ電流または振動子駆動モニタ電荷を入力するＩ−Ｖ変換回路１０ａは、温度変化による特性変化を極力小さくした回路であり、Ｉ−Ｖ変換回路１０ａの出力をコンパレータ１１に入力して、アナログゼロクロス信号ＡＺＣを得ている。

アナログゼロクロス信号ＡＺＣとＰＬＬクロックのエッジが実用上０度でロックするため、コリオリの力による角速度信号の検波が容易となり、しかも検出感度を高感度とすることができる。

第２の実施の形態によれば、角速度変換ゲインの変化や、オフセットの変化が少ない、コリオリの力による角速度検出精度の良いジャイロセンサ用の制御回路を提供することができる。

（その他の実施の形態）
上記のように、本発明は第１〜第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の制御回路は、デジタルカメラ、カーナビゲーションシステム、ロボット、模型ヘリコプタなどに搭載するジャイロセンサの制御回路など、幅広い応用分野に適用可能である。

１０ａ、１０ｂ…Ｉ-Ｖ変換回路
１１、６８…コンパレータ
１２、３４…アナログデジタルコンバータ（ＡＤＣ）
１３、１５、１７、３７…レジスタ
１４、３６…バンドパスフィルタ（ＢＰＦ）
１４ａ、９６、１１４…増幅器
１５ａ、４２ａ、４６ａ、７６、１０６…スイッチ（ＳＷ）
１６、１１０…正弦波発生器
１８…ピークホールド回路
２０…ＡＧＣ用乗算器
２２、１０８…デジタルアナログコンバータ（ＤＡＣ）
２４…振動子
２６…アナログゼロクロス検出回路
２８…周波数・位相比較器
３０…ＰＬＬ回路
３２、６０、１０４…分周回路
３８…コリオリの力の検出回路
３９、５４、９８…乗算器
４０、６４、８８…ローパスフィルタ（ＬＰＦ）
４１、５６、６２…加算器
４２…電圧制御発信器（ＶＣＯ）
４３…ノイズ除去ローパスフィルタ（ＬＰＦ）
４４…クロック発生回路
４５…ピークトューピーク（ＰＰ）検出回路
４６…デジタルゼロクロス検出回路
４７…インタフェース回路（Ｉ／Ｆ）
４８…アドレスカウンタ
５０…移動平均回路
５２…シーケンサ
５８、１０２…積分器
６２ａ…ＡＧＣゲイン回路
６６…２段移動平均回路
７０、７４…１パルス整形回路
７８…カウンタ回路
８０…一致検出回路
８２、８６…フリップフロップ（ＦＦ）
８４…ＯＲ回路
９２…９０度シフト回路
９４…タイミング発生器
１００…駆動部
２００…発振部
３００…検出部
４００…制御回路
ＴＦＤ…振動子駆動信号
ＴＦＤＭ…振動子振動モニタ信号
ＳＥＮ…検出信号
Ｉω…コリオリの力の電流信号
Ｖω…コリオリの力の電圧信号
ｆｓ…サンプリング周波数
ＡＣＣ…加速信号
ＤＥＣ…減速信号
Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｊ…各部の信号
ｎ（ｔ）…外乱信号
ｃ（ｔ）…コリオリの力の信号

Claims (9)

1. 振動子と、
   前記振動子に接続され、前記振動子を駆動する駆動部と、
   前記振動子に接続され、クロック信号を出力する発振部と、
   前記振動子に接続され、前記振動子の検出信号を受信し、コリオリの力による角速度を検出する検出部とを備え、
   前記駆動部は、前記振動子からの振動子振動モニタ信号を受信する入力と、前記振動子を駆動する前記駆動部の出力間の位相差がゼロであることを特徴とする制御回路。
2. 前記駆動部は、前記振動子からの振動子振動モニタ信号を受信するＩ−Ｖ変換回路と、前記Ｉ−Ｖ変換回路に接続されたアナログデジタルコンバータと、前記アナログデジタルコンバータに接続されたバンドパスフィルタと、前記バンドパスフィルタに接続されたデジタルアナログコンバータとを備え、前記Ｉ−Ｖ変換回路の入力と前記デジタルアナログコンバータの出力間の位相差がゼロであることを特徴とする請求項１に記載の制御回路。
3. 前記発振部は、前記振動子からの振動子振動モニタ信号を受信しアナログゼロクロス信号を出力するアナログゼロクロス検出回路と、前記アナログゼロクロス検出回路に接続され、前記アナログゼロクロス信号を受信する位相比較器と、前記位相比較器に接続されたＰＬＬ回路とを備え、前記ＰＬＬ回路は、前記アナログゼロクロス信号に同期したクロック信号を発生することを特徴とする請求項１に記載の制御回路。
4. 前記バンドパスフィルタの進み位相によって、前記アナログデジタルコンバータと前記デジタルアナログコンバータの遅れ位相を相殺することを特徴とする請求項２に記載の制御回路。
5. 前記アナログデジタルコンバータと前記デジタルアナログコンバータのサンプリングは、同一周波数であることを特徴とする請求項２または４に記載の制御回路。
6. 前記駆動部は、さらに正弦波発生器を備え、前記デジタルアナログコンバータには、前記バンドパスフィルタの通過信号、または前記正弦波発生器の出力信号が入力されることを特徴とする請求項２〜５のいずれか１項に記載の制御回路。
7. 前記駆動部は、さらに正弦波発生器を備え、前記デジタルアナログコンバータには、前記正弦波発生器より、前記振動子の発振安定時、振幅が自動調整された正弦波出力信号が入力されることを特徴とする請求項２〜５のいずれか１項に記載の制御回路。
8. 前記検出部は、コリオリの力の検出回路を備え、前記コリオリの力の検出回路において、前記バンドパスフィルタの出力または前記正弦波発生器の出力と、前記振動子の前記検出信号の差をとることで、コリオリの力による角速度の大きさを検出することを特徴とする請求項２〜６のいずれか１項に記載の制御回路。
9. 前記検出部は、前記正弦波発生器に接続された９０度シフト回路と、前記振動子の前記検出信号を増幅する増幅器とを備え、前記検出信号の増幅信号は、前記振動子を駆動するための正弦波信号より９０度の位相差を有し、前記増幅信号に一定振幅の検波用正弦波信号を乗じ、１周期分積分することにより、前記振動子の前記検出信号の外乱を抑圧し、コリオリの力による角速度の大きさを検出することを特徴とする請求項２〜７のいずれか１項に記載の制御回路。

Images