FI93285C - Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka - Google Patents
Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka Download PDFInfo
- Publication number
- FI93285C FI93285C FI931020A FI931020A FI93285C FI 93285 C FI93285 C FI 93285C FI 931020 A FI931020 A FI 931020A FI 931020 A FI931020 A FI 931020A FI 93285 C FI93285 C FI 93285C
- Authority
- FI
- Finland
- Prior art keywords
- phase
- sequence
- memory
- loop
- synchronization
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000004044 response Effects 0.000 claims 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
93285
Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka 5 Keksinnön kohteena on oheisen patenttivaatimuksen 1 johdanto-osan mukainen menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja oheisen patenttivaatimuksen 7 johdanto-osan mukainen vaihelukittu silmukka. Keksinnön mukaisen menetelmän ja vaihelukitun silmukan 10 ensisijainen käyttöalue on digitaalisten tietoliikennejärjestelmien slave-oskillaattorit eli oskillaattorit, jotka on tarkoitettu lukittumaan järjestelmän masterkellosignaa-liin.
Nykyisissä digitaalisissa siirtojärjestelmissä 15 voidaan synkronointi suorittaa joko erillisten synk-ronointiyhteyksien avulla tai käyttämällä hyväksi järjestelmän solmujen (laitteiden) välisiä normaaleja datayhteyksiä. Erillisiä synkronointiyhteyksiä käytetään vain yksittäisissä tapauksissa ja erittäin harvoin koko verkon 20 synkronoinnissa. Käytettäessä datayhteyksiä synkronointiin pitää linjakoodin olla sellainen, että solmut pystyvät erottamaan sisääntulevasta datasignaalista myös kellotaajuuden. Näistä kellotaajuuksista voidaan verkon solmujen synkronointi saavuttaa kahdella eri perusmenetelmällä: 25 keskinäissynkroninnilla ja alistuvalla synkronoinnilla.
Keskinäissynkronoinnissa muodostaa jokainen solmu oman kellotaajuutensa sisääntulevien signaalien taajuuksien ja oman senhetkisen kellotaajuuden keskiarvosta. Näin verkon kaikki solmut ajautuvat kohti yhteistä keskiarvotaajuutta 30 ja stabiilissa tilassa ovat saavuttaneet sen. Keskinäis-synkronointia käyttävää verkkoa ei kuitenkaan saada synkronoitumaan haluttuun lähteeseen, jolloin esim. eri verkkojen kytkeminen toisiinsa on ongelmallista, koska tällöin ei pystytä ennalta tarkasti määräämään koko verkon 35 toimintataajuutta. Alistuvassa synkronoinnissa kaikki 2 93285 verkon solmut synkronoituvat sen sijaan yhden solmun, ns. pääsolmun, kellotaajuuteen. Kukin solmu valitsee yhden tulevan signaalin taajuuden oman kellotaajuutensa lähteeksi. Solmu pyrkii valitsemaan sellaisen signaalin, 5 jolla on verkon pääsolmun kellotaajuus.
Itsenäisessä alistuvassa synkronoinnissa tekee jokainen solmu itse päätöksensä synkronoitumisestaan saamatta ulkopuolelta mitään päätöksentekoa tukevaa tietoa. Solmujen tehdessä päätöksensä synkronoitumisesta itsenäi-10 sesti joudutaan jokaiseen solmuun tekemään määritykset, mihin solmuun se synkronoituu. Nämä määritykset tehdään usein prioriteettilistan muodossa, jolloin solmu valitsee synkronointilähteekseen kelvollisista sisääntulevista signaaleista sen, jolla on korkein prioriteetti. Jos tämä 15 signaali katkeaa tai sen laatu heikkenee niin, että sitä ei voida enää kelpuuttaa synkronoinnin lähteeksi, valitsee solmu listalta sen signaalin, jolla on seuraavaksi korkein prioriteetti. Prioriteettilista on valittava siten, että kaikki sillä olevat solmut ovat kyseisen solmun ja pääsol-20 mun välissä, jolloin synkronointi leviää pääsolmusta alemmille tasoille.
Alistuva itsenäinen synkronointi aiheuttaa kuitenkin rajoituksia synkronoinnille: silmukkaverkossa kaikkia yhteyksiä ei voida käyttää synkronointiin, jolloin verkon 25 dynaaminen mukautuvuus eri tilanteissa on rajoittunut. Solmujen välille on tuotava kommunikointia, jotta yksittäisen solmun omaama tietomäärä riittäisi kaikissa tilanteissa päätöksentekoon ilman, että joudutaan voimakkaasti rajoittamaan synkronointiin käytettävien yhteyksien mää-30 rää, jolloin vikatilanteissa pääsolmun kellotaajuutta ei pystytä yhtä hyvin levittämään verkon solmuille.
Yksinkertaisin menetelmä laajentaa itsenäistä alistuvaa synkronointia kommunikoivaksi on ns. LP-synkronointi (loop protected). LP-synkronointi pyrkii estämään ajastuk-35 sen sekoamisen silmukkaverkoissa käyttämällä edellä mai-
II
3 93285 nittujen prioriteettilistojen apuna kahta tilabittiä mcb ja lcb, joita välitetään verkon solmujen välillä. Ensimmäinen tilabitti mcb (master control bit) kertoo sen, onko verkon synkronointi peräisin verkon pääsolmusta. Verkolle 5 määritelty pääsolmu lähettää tämän bitin loogisena nollana lähtevissä signaaleissaan ja muut solmut välittävät sen eteenpäin, mikäli ovat synkronoituneet signaaliin, jossa mcb-bitin arvo on nolla. Toinen tilabitti lcb (loop control bit) kertoo sen, onko synkronoinnissa silmukka. Verkon 10 jokainen solmu lähettää tämän bitin loogisena ykkösenä siihen suuntaan, johon on itse synkronoitunut, ja loogisena nollana muihin suuntiin.
Kukin solmu käyttää omaa prioriteettilistaansa valitessaan synkronointilähdettään, mutta tarkastaa sig-15 naalin tilan lisäksi myös mcb- ja lcb-bitit ennen kuin tekee valinnan. Solmu pyrkii ensisijaisesti löytämään sellaisen yhteyden, jonka kellotaajuus on peräisin verkon pääsolmusta (mcb=0). Mikäli tällaista yhteyttä ei löydy (vikatilanteen takia), valitsee solmu tavalliseen tapaan 20 prioriteetiltaan korkeimman toimivan yhteyden. Valitulta yhteydeltä (ajastuksen lähteeltä) edellytetään kuitenkin aina, että sen ajastus ei ole silmukassa (lcb=0), vaikka itse signaali olisikin muuten kelvollinen synkronointiin.
Jotta vältyttäisiin LP-synkronoinnin raskailta 25 määrittelyiltä (joita joudutaan vielä yleensä muuttamaan lisättäessä tai poistettaessa verkosta solmuja), on solmujen välistä kommunikointia laajennettava kahdesta tilabi-tistä sanomiin. Tällaisessa sanomapohjaisessa alistuvassa synkronoinnissa solmu pystyy tekemään päätöksen omasta 30 synkronoitumisestaan sisääntulevien signaalien sisältämien synkronointisanomien avulla. Tällöin ei siis tarvita prioriteettilistaa ja verkon kaikkia yhteyksiä voidaan käyttää synkronointiin. Synkronointisanoma sisältää kaiken sen tiedon, minkä solmu tarvitsee synkronoitumiseen. Solmun on 35 tiedettävä, mistä synkronointisanoman sisältävän signaalin 4 93285 synkronointi on peräisin, jotta se synkronoituisi verkon pääsolmusta lähtöisin olevaan kellotaajuuteen. Sanomien on sisällettävä myös riittävästi muuta tietoa, jotta solmu osaisi valita tarjolla olevista vaihtoehdoista parhaan ja 5 jotta synkronointiin ei tulisi silmukoita. Eräs tunnettu sanomapohjainen synkronointimenetelmä on ns. SOMS-menetel-mä (Self-Organizing Master-Slave synchronization), jota kuvataan tarkemmin esim. suomalaisissa patenttihakemuksissa 925070-925074. Sanomapohjaisia synkronointimenetelmiä 10 on lisäksi kuvattu esim. US-patenteissa 2,986,723 ja 4,837,850.
Esillä olevan keksinnön mukainen menetelmä ja vaihe-lukittu silmukka on tarkoitettu käytettäväksi tietoliikenneverkoissa, joissa käytetään edellä kuvatun kaltaisia 15 synkronointimenetelmiä, joissa verkon solmu joutuu synkronoitumaan masterke1losignaa1i in.
Ongelmana näissä verkoissa on se, että synkronointi-lähteen muutoksien yhteydessä verkon eri laitteiden (solmujen) kellotaajuuksien välille syntyy eroja. Tällaisia 20 muutoksia voivat olla esim. masterkellolähteen vikaantuminen tai verkon joidenkin osien välisten yhteyksien katkeaminen. Verkon osien toimiessa eri kellotaajuuksilla syntyy näiden osien välille bittivirheryöppyjä. Ryöppyjen määrä on sitä suurempi, mitä suurempi on kellotaajuuksien 25 ero.
Perinteisesti on digitaalisten siirtojärjestelmien oskillaattorit ohjattu vapaalle värähtelylle tulevan mas-terkellon puuttuessa. Vapaa värähtely on pyritty valmistusvaiheessa säätämään nimelliselle keskitaajuudelle.
30 Tällä menetelmällä ei kuitenkaan voida yleensä päästä hyviin tuloksiin, sillä • - oskillaattorin ominaisuudet ovat saattaneet muut tua ajan kuluessa, - keskitaajuuden säätöä ei yleensä tehdä kovin 35 tarkasti,
II
5 93285 - masterkellotaajuus saattaa erota nimellistaajuu- desta, - oskillaattorin muuttaessa vapaan värähtelyn tilasta lukittuun tilaan, tai päinvastoin, saattaa taajuudessa 5 esiintyä voimakkaita hetkellisiä muutoksia, ja - lämpötilan ja muiden ympäristötekijöiden vaikutusta ei pystytä huomioimaan, ja - masterkellossa esiintyvää värinää ei pystytä huomioimaan.
10 Vaihelukittuihin silmukoihin on myös tehty parannuk sia em. puutteiden poistamiseksi. Tällainen parannus on esim. oskillaattoria ohjaavan jännitteen lukeminen normaalitoiminnan aikana A/D-muuntimen kautta muistiin. Tällöin lukituslähteen kadotessa annetaan muistista D/A-muun-15 timella katkoksen aikainen ohjausjännite. Tämän menetelmän puutteita ovat mm: - D/A-muuntimen lähtöjännite ei ole säädettävissä portaattomasti, - lämpötilan ja muiden ympäristötekijöiden vaikutus-20 ta ei pystytä huomioimaan, ja - masterkellossa esiintyvää värinää ei pystytä huomioimaan.
Esillä olevan keksinnön tarkoituksena onkin päästä eroon edellä kuvatuista epäkohdista ja saada aikaan mene-25 telmä, jonka avulla digitaalisen siirtoverkon eri osissa käytössä olevien kellotaajuuksien erot saadaan pidettyä mahdollisimman pieninä sen ajan, jolloin verkon osien välinen synkronointi on menetetty. Tämä saavutetaan keksinnön mukaisella menetelmällä ja vaihelukitulla silmukal-30 la, joista menetelmälle on tunnusomaista se, mitä kuvataan oheisen patenttivaatimuksen 1 tunnusmerkkiosassa ja vaihelukitulle silmukalle puolestaan se, mitä kuvataan oheisen patenttivaatimuksen 7 tunnusmerkkiosassa.
Keksinnön mukaisen ratkaisun ansiosta pystytään 35 kellotaajuus pitämään samana verkon synkronoinnin pettä- 6 93285 essä.
Seuraavassa keksintöä kuvataan tarkemmin esimerkinomaisesti viitaten oheisen piirustuksen kuvioon 1, joka esittää lohkokaaviona keksinnön mukaisessa menetelmässä 5 käytettävän vaihelukitun silmukan rakennetta.
Kuviossa 1 esitetty vaihelukittu silmukka käsittää sinänsä tunnetusti vaihevertailijän 101, alipäästötyyppi-sen silmukkasuodattimen 102, jonka sisäänmenoon on kytketty vaihevertailijän ulostulosignaali, sekä jänniteohjatun 10 oskillaattorin 105, jonka ulostulosignaali on kytketty vaihevertailijän toiseen vertailusisäänmenoon. Vaihever-tailijan toiseen vertailusisäänmenoon on puolestaan kytketty synkronointilähteestä (verkon pääsolmusta) peräisin oleva masterkellosignaali MCLK, joka saadaan solmun linja-15 liitäntäpiireiltä 114. Vaihevertailija vertaa sisään- menoissaan esiintyvien signaalien vaihetta ja synnyttää näiden vaihe-eroon verrannollisen ohjaussignaalin Vei. Tämä ohjaussignaali alipäästösuodatetaan silmuk-kasuodattimella 102 ohjaussignaaliksi Vc2. Laitteen (sol-20 mun) kellosignaali CLK saadaan jänniteohjatun oskillaattorin 105 ulostulosta, ja kuten on hyvin tunnettua, pyrkii vaihelukittu silmukka ohjaamaan oskillaattorin ulostulosignaalin sellaiseksi, että vaihe-vertailijän vertailu-sisäänmenoissa esiintyvien signaalien välillä ei ole vai-25 he-eroa, toisin sanoen oskillaattorin ulostulosignaali lukittuu masterkellosignaalin taajuuteen.
Keksinnön mukaisesti on vaihelukitun silmukan osaksi sijoitettu prosessorilla toteutettu digitaalinen suodatinlohko 106 toisaalta sovittamalla silmukkasuodatti-30 men 102 perään analogia/digitaali-muunnin 103, jonka ulostulosignaali syötetään suodatinlohkolle ja toisaalta kytkemällä suodatinlohkon ulostulosignaali digitaali/analo-gia-muuntimen 104 kautta jänniteohjatun oskillaattorin 105 sisäänmenoon oskillaattorin taajuutta ohjaavaksi jännit-35 teeksi Vc3.
7 93285
Suodatin- tai prosessorilohko 106 käsittää ensinnäkin digitaalisen alipäästösuodattimen 107, jonka sisään-menoon on kytketty analogia/digitaali-muuntimen 103 ulostulosignaali, ja joka suorittaa lisäsuodatuksen jo ker-5 taalleen alipäästösuodatetulle ohjausjännitteelle Vc2. Lisäksi lohko käsittää valvontayksikön 108 ja ohjausyksikön 109, jota valvontayksikkö ohjaa sekä valitsimen 110, jota ohjausyksikkö 109 ohjaa. Lisäksi suodatinlohkoon liittyy erillinen ohjausjännitemuisti 111, johon talletetaan suo-10 dattimelta 107 saatava ohjausjännitteen vaihtelusekvenssi määrätyn pituiselta ajalta.
Valitsimen toiseen sisäänmenoon on kytketty digitaalisen alipäästösuodattimen 107 ulostulosignaali ja valitsimen toiseen sisäänmenoon on puolestaan kytketty 15 muistin 111 ulostulosignaali, joko suoraan tai erillisen laskentayksikön C kautta. Valitsimen ulostulo on kytketty digitaali/analogia-muuntimelle 104.
Käytännössä koko suodatinlohko 106 voi olla toteutettu jollakin tehokkaalla tietoliikenneprosessorilla, 20 jolloin valvonta- ja ohjausyksiköt voidaan toteuttaa täysin ohjelmallisesti. Prosessori voi olla esim. tyyppiä 68HC302 tai jokin muu vastaavan tasoinen yleisprosessori. Suodatinlohkoa 106 ei sen sijaan kannata toteuttaa signaaliprosessorilla, koska suodatuskuorma on kevyt tyypil-25 lisessä käytössä. (Nykykäsityksen mukaan pidetään sangen hyvänä esim. ratkaisua, jossa etusuodattimen 102 kaistanleveys on noin 100 Hz ja kaistanleveyttä pienennetään 10 Hz:iin, eikä tarvita suurempaa jyrkkyyttä kuin 20dB/deka-di. Suodatuksen vaatimaa prosessoritehoa lisäisivät le-30 veämpi etusuodatin tai suurempi jyrkkyys.)
Suodatinlohkoon liittyy lisäksi reaaliaikakello 112, joka antaa kellonajan ohjausyksikölle 109 ja joka on varmennettu sähkökatkosten varalta paristolla 113. Jatkuvasti päivitettävä muisti 111 on edullisesti haihtumaton muisti, 35 jonka toiminta on varmennettu samalla paristolla. Reaali- 8 93285 aikakelloa tarvitaan erityisesti pitkän aikavälin ohjaus-jännitesekvenssin (kuvataan jäljempänä) tallettamiseen.
Laitteen (solmun) linjaliitäntäpiireiltä 114 on lisäksi kytketty tila- tai hälytystiedot valvontayksikön 5 108 sisäänmenoon.
Mainittakoon vielä, että vaihelukitussa silmukassa (oskillaattorin ja vaihevertailijan välissä) tyypillisesti olevaa jakajaa ei ole esitetty kuviossa, koska sillä ei ole merkitystä esillä olevan keksinnön kannalta.
10 Keksinnön mukaisen vaihelukitun silmukan toiminta on seuraavanlainen.
Normaalitilanteessa, jossa kellosignaali CLK on lukittuneena synkronointilähteestä (verkon pääsolmusta) peräisin olevaan masterkellosignaaliin MCLK, alipääs-15 tösuodatetaan vaihevertailijalta 101 tuleva ohjaussignaali
Vei silmukkasuodattimessa 102 ja syötetään suodatettu ohjaussignaali Vc2 analogia/digitaali-muuntimen 103 kautta digitaaliselle alipäästösuodattimelle 107, jolta se lisää suodatettuna syötetään digitaali/analogia-muuntimen 20 104 kautta oskillaattorin 105 taajuutta ohjaavaksi jännit teeksi Vc3. Tässä tilanteessa on siis ohjausyksikkö 109 ohjannut valitsimen 110 asentoon, jossa valitsimen ulostuloon kytketään se sisäänmeno, johon on kytketty digitaalisen alipäästösuodattimen 107 ulostulosignaali. Lukittumi-25 sen havaitseminen perustuu liitäntäpiireiltä 114 valvontayksikölle tuleviin tila- tai hälytystietoihin, joita voivat olla esimerkiksi: - hälytystieto siitä, että kelvollinen signaali esiintyy siinä tuloliitännässä, josta ajastus (masterkel- 30 losignaali) on tarkoitus ottaa, - LP-ajastusbittien tila on sellainen, ettei ajas-tuslähteen vaihtaminen ole tarpeen, tai - SOMS-ajastussanoman tila on sellainen, ettei ajas-tuslähteen vaihtaminen ole tarpeen.
25 Tässä normaalitilassa talletetaan digitaaliselta
II
93285 9 alipäästösuodattimelta 107 saatavan ohjausjännitteen vaih-telusekvenssiä ohjausyksikön 109 ohjaamana jatkuvasti muistiin lii. Kulloinkin muistissa olevan sekvenssin pituus riippuu käyttötarkoituksesta. Jos voidaan olettaa 5 verkon masteroskillaattorin olevan hyvälaatuinen erityisesti pitkäaikaisen vakavuuden suhteen (lämpötilakom-pensoitu yms.) ja tarpeena on ainoastaan parantaa lyhytaikaisten epätarkkuuksien, kuten esim. värinän aiheuttamien virheiden sietoa, riittää lyhyen ajan yli (esim. muutama 10 minuutti) suoritettu muutaman näytteen tallennus. Mikäli puolestaan halutaan pystyä kompensoimaan myös pitemmällä aikavälillä esiintyviä taajuusmuutoksia, kuten esim. vuorokautisista lämpötilan vaihteluista aiheutuvia muutoksia, tallennus tulee suorittaa halutun jakson yli. Tyypillises-15 ti kyseeseen tulee tällöin yksi vuorokausi. Näytteenot-tovälille asettaa rajan lähinnä tarkoitukseen varatun muistin määrä, mutta järkevästi rakennetussa ja toimivassa digitaalisessa siirtoverkossa ei toisaalta voida olettaa esiintyvän ainakaan yli ± 50 ppm suuruisia poikkeamia 20 keskitaajuudesta, ellei ajastusvikoja esiinny, ja mikäli halutaan verkon pysyvän esim. "SDH-synkronisena" (± 4,6 ppm) , voidaan olettaa esim. 512 näytteen (n. 20 näytettä tunnissa) riittävän hyvin.
Kun valvontayksikkö 108 saa laitteen (solmun) linja-25 liitäntäpiireiltä 114 tiedon, ettei lukituslähteeksi kel-paavaa masterkellosignaalia enää ole, korvaa suodatinlohko 106 (prosessori) vaihevertailijalta tulevan ohjausjännitteen muistista ottamallaan sekvenssillä. Korvaustarpeen havaitseminen perustuu linjaliitäntäpiireiltä 114 saata-30 viin tila- tai hälytystietoihin, joita voivat olla esim. seuraavat tiedot: - hälytystieto siitä, että signaali puuttuu siitä laiteen (solmun) tuloliitännästä, josta ajastus (master-kellosignaali) on otettu, tai hälytystieto siitä, että 35 kyseisen tuloliitännän signaali on heikentynyt niin, ettei 10 93285 sitä voida enää käyttää synkronointiin, - LP-ajastusbittien tilan muuttuminen niin, että ajastuslähteen vaihtaminen on tarpeen, tai - SOMS-ajastussanoman tilan muuttuminen niin, että 5 ajastuslähteen vaihtaminen on tarpeen.
Mikäli näytteiden talletus on tehty ainoastaan lyhyen aikavälin yli, on näistä näytteistä hylättävä ne viimeisimmät, joiden ei järjestelmän viiveiden vuoksi voida katsoa olevan luotettavia. Toisin sanoen, ne näyt-10 teet on hylättävä, joiden ei vian havaitsemishetkellä voida varmuudella tietää olevan enää peräisin masterkel-losta. Lopuista näytteistä lasketaan keskiarvo, ja tämä keskiarvo kytketään valitsimen 110 ja D/A-muuntimen 104 kautta ohjaamaan oskillaattoria 105. Laskentaa on kuviossa 15 kuvattu omalla yksiköllään C. Mikäli näytteiden talletus on sen sijaan tehty pitkän aikavälin yli, antaa reaaliai-kakello 112 oikeat talletusajankohdat sekä oikean aloitus-kohdan sekvenssille. Tämä sekvenssi kytketään (ohjausyksikön ohjaamana) valitsimen 110 ja D/A-muuntimen 104 kautta 20 ohjaamaan oskillaattoria 105. Sekvenssin muodostaman ohjaus jännitteen muotoa voidaan parantaa laskemalla tallennettujen näytteiden välille väliarvoja laskentayksikössä C.
Vuorokauden mittaisen sekvenssin reunakohdaksi sopii 25 hyvin esim. keskiyö. Muistissa on edullista pitää kerrallaan kahta sekvenssiä, käytettävissä olevaa sekvenssiä ja editoitavaa sekvenssiä, jotka vaihdetaan sekvenssin reuna-kohdan hetkellä. (Tieto siitä, kumpaa sekvenssiä käytetään, on myös säilytettävä haihtumattomasti.) 30 Kun ajastukseen kelvollinen signaali jälleen löyde tään, palataan taas edellä kuvattuun normaalitilanteeseen, jossa oskilaattorin ohjausjännite saadaan vaihevertaili-jalta.
Vaikka keksintöä on edellä selostettu viitaten 35 oheisten piirustusten mukaisiin esimerkkeihin, on selvää, 11 93285 ettei keksintö ole rajoittunut siihen, vaan sitä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esitetyn keksinnöllisen ajatuksen puitteissa. Esim. prosessorilla toteutettavan suodatinlohkon yksityiskohtaisempi 5 toteutus samojen toimintojen toteuttamiseksi voi vaihdella. Keksinnön mukainen ratkaisu ei myöskään välttämättä ole sidottu digitaalisen tietoliikenneverkon solmun kello-signaalin muodostamiseen, vaan muutkin vastaavanlaiset käyttökohteet ovat mahdollisia.
Claims (10)
1. Menetelmä kellosignaalin (CLK) muodostamiseksi vaihelukitun silmukan avulla, joka silmukka käsittää 5 vaihevertailijan (101), silmukkasuodattimen (102) ja jän-niteohjatun oskillaattorin (105), ja jonka menetelmän mukaisesti tuodaan synkronointilähteestä peräisin oleva synkronointisignaali (MCLK), johon kellosignaali lukitaan, vaihevertailijan (101) ensimmäiseen sisäänmenoon, t u n -10 n e t t u siitä, että oskillaattorin (105) ohjaus jännite-sekvenssiä talletetaan ennalta määrätyn pituiselta ajanjaksolta muistiin (111) kellosignaalin ollessa lukittuneena synkronointisignaaliin, ja vaihevertailijalta (101) saatava ohjausjännite korvataan muistista otetulla sek-15 venssillä vasteena muutokselle, jossa kyseisellä hetkellä käytetty synkronointisignaali muuttuu kelvottomaksi käytettäväksi ajastukseen.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että muistiin talletetun sekvenssin 20 jännitearvoista lasketaan keskiarvo, ja vaihevertailijalta saatava ohjausjännite korvataan tällä keskiarvolla.
3. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että muistista otetun sekvenssin käyrä-muotoa parannetaan laskemalla tallennettujen arvojen vä- 25 liin väliarvoja.
4. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että ohjausjännitesekvenssi talletetaan oleellisesti yhden vuorokauden pituiselta jaksolta.
5. Patenttivaatimuksen 4 mukainen menetelmä, t u n -30 n e t t u siitä, että muistissa pidetään kerrallaan kahta sekvenssiä, ohjausjännitteen korvaamiseen käytettävissä olevaa sekvenssiä ja editoitavaa sekvenssiä.
6. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että näytteitä otetaan 20-25 tunnissa.
7. Vaihelukittu silmukka kellosignaalin muodostami- 13 93285 seksi, joka silmukka käsittää vaihevertailijän (101), sil-mukkasuodattimen (102) ja jänniteohjatun oskillaattorin (105), jolloin synkronointilähteestä peräisin oleva synk-ronointisignaali (MCLK), johon kellosignaali lukitaan, on 5 kytketty vaihevertailijän (101) sisäänmenoon, tunnet-t u siitä, että se käsittää elimet (107, 111, 112) oskillaattorin (105) ohjausjännitesekvenssin tallettamiseksi ennalta määrätyn pituiselta ajanjaksolta kellosignaalin ollessa lukittuneena synkronointisignaaliin, ja 10 elimet (108-110, 112) vaihevertailijalta (101) saatavan ohjaussignaalin korvaamiseksi mainitulla sekvenssillä vasteena muutokselle, jossa kyseisellä hetkellä käytetty synkronointisignaali muuttuu kelvottomaksi käytettäväksi ajastukseen.
8. Patenttivaatimuksen 7 mukainen vaihelukittu sil mukka, tunnettu siitä, että mainitut talletuseli-met käsittävät digitaalisen alipäästösuodattimen (107) ja haihtumattoman muistin (lii), johon mainitulta ali-päästösuodattimelta saatavat näytteet talletetaan, ja että 20 mainitut korvauselimet käsittävät valitsimen (110), jonka sisäänmenoihin on kytketty digitaaliselta alipäästösuodat-timelta (107) ja muistilta (111) saatavat signaalit.
9. Patenttivaatimuksen 7 mukainen vaihelukittu silmukka, tunnettu siitä, että mainitut talletus- ja 25 korvauselimet käsittävät reaaliaikakellon (112) oikean talletusajankohdan ja sekvenssin oikean aloituskohdan antamiseksi.
10. Patenttivaatimuksen 7 mukainen vaihelukittu silmukka, tunnettu siitä, että se käsittää lisäksi 30 laskentayksikön (C) väliarvojen laskemiseksi muistiin (111) talletettujen arvojen välille. 14 93285
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI931020A FI93285C (fi) | 1993-03-08 | 1993-03-08 | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka |
| DE4491211T DE4491211T1 (de) | 1993-03-08 | 1994-03-03 | Verfahren zur Erzeugung eines Taktsignals mit Hilfe eines Phasenregelkreises und ein Phasenregelkreis |
| AU61431/94A AU6143194A (en) | 1993-03-08 | 1994-03-03 | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop |
| PCT/FI1994/000077 WO1994021048A1 (en) | 1993-03-08 | 1994-03-03 | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop |
| GB9518445A GB2291293B (en) | 1993-03-08 | 1994-03-03 | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI931020A FI93285C (fi) | 1993-03-08 | 1993-03-08 | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka |
| FI931020 | 1993-03-08 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI931020A0 FI931020A0 (fi) | 1993-03-08 |
| FI931020A FI931020A (fi) | 1994-09-09 |
| FI93285B FI93285B (fi) | 1994-11-30 |
| FI93285C true FI93285C (fi) | 1995-03-10 |
Family
ID=8537511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI931020A FI93285C (fi) | 1993-03-08 | 1993-03-08 | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka |
Country Status (5)
| Country | Link |
|---|---|
| AU (1) | AU6143194A (fi) |
| DE (1) | DE4491211T1 (fi) |
| FI (1) | FI93285C (fi) |
| GB (1) | GB2291293B (fi) |
| WO (1) | WO1994021048A1 (fi) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1281209B1 (it) * | 1995-02-24 | 1998-02-17 | Carpigiani Srl | Macchina per la fabbricazione di gelati soft |
| JPH09246965A (ja) * | 1996-03-14 | 1997-09-19 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| EP0954104A1 (de) * | 1998-04-28 | 1999-11-03 | Siemens Aktiengesellschaft | Phasenregelkreis mit analogem Phasenkomparator und digitalem Filter |
| DE10005152A1 (de) * | 2000-02-07 | 2001-08-09 | Deutsche Telekom Mobil | Verfahren zur Regeneration eines Taktsignals aus einem HDB3-codierten Eingangssignal und Taktregenerator zur Durchführung des Verfahrens |
| DE10150536B4 (de) * | 2001-10-12 | 2010-04-29 | Infineon Technologies Ag | Vorrichtung zur Rekonstruktion von Daten aus einem empfangenen Datensignal sowie entsprechende Sende- und Empfangsvorrichtung |
| DE60208964T2 (de) * | 2002-11-21 | 2006-10-26 | Sony Ericsson Mobile Communications Ab | Oszillatorfrequenzsteuerung |
| WO2004047302A1 (en) * | 2002-11-21 | 2004-06-03 | Sony Ericsson Mobile Communications Ab | Oscillator frequency control |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980899A (en) * | 1988-06-21 | 1990-12-25 | Siemens Ag | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange |
| US5028885A (en) * | 1990-08-30 | 1991-07-02 | Motorola, Inc. | Phase-locked loop signal generation system with control maintenance |
| DE9112177U1 (de) * | 1991-09-30 | 1991-12-12 | Siemens AG, 8000 München | Schaltungsanordnung zum Synchronisieren eines spannungsgesteuerten Oszillators |
-
1993
- 1993-03-08 FI FI931020A patent/FI93285C/fi active
-
1994
- 1994-03-03 GB GB9518445A patent/GB2291293B/en not_active Expired - Fee Related
- 1994-03-03 DE DE4491211T patent/DE4491211T1/de not_active Withdrawn
- 1994-03-03 AU AU61431/94A patent/AU6143194A/en not_active Abandoned
- 1994-03-03 WO PCT/FI1994/000077 patent/WO1994021048A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| AU6143194A (en) | 1994-09-26 |
| GB9518445D0 (en) | 1995-11-08 |
| FI93285B (fi) | 1994-11-30 |
| GB2291293B (en) | 1997-03-05 |
| DE4491211T1 (de) | 1996-02-22 |
| WO1994021048A1 (en) | 1994-09-15 |
| GB2291293A (en) | 1996-01-17 |
| FI931020A0 (fi) | 1993-03-08 |
| FI931020A (fi) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060171496A1 (en) | Digital PLL circuit | |
| JP3411909B2 (ja) | 同期通信ネットワークのためのスレーブ・クロック発生システム及び方法 | |
| US4633193A (en) | Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator | |
| CN100373777C (zh) | 具有可选常规或快速锁定能力的数字锁相环及其控制方法 | |
| EP0139126B1 (en) | Phase-locked loops and electrical networks incorporating them | |
| US5184350A (en) | Telephone communication system having an enhanced timing circuit | |
| US20080191762A1 (en) | Digital hold in a phase-locked loop | |
| CN1964195B (zh) | 可切换锁相环电路以及用于操作该电路的方法 | |
| US5355090A (en) | Phase corrector for redundant clock systems and method | |
| EP1277285B1 (en) | Phase-locked loop based clock phasing implementing a virtual delay | |
| GB2286300A (en) | Digitally controlled phase lock loop | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| FI93285C (fi) | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka | |
| JPH0795052A (ja) | 周波数同期回路 | |
| JPH06102964A (ja) | 情報処理システム | |
| FI95978B (fi) | Hierarkkinen synkronointimenetelmä | |
| KR100317679B1 (ko) | 링 발진기 출력파형간의 위상 오프셋을 보정하기 위한자기 보정회로 및 방법 | |
| WO2002013390A2 (en) | Phase locked loop with controlled switching of reference signals | |
| FI93286B (fi) | Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka | |
| JP7155733B2 (ja) | クロック周波数監視装置、及びクロック周波数監視方法 | |
| GB2073515A (en) | Frequency locked loop | |
| EP1113616B1 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
| US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
| US5461345A (en) | Frequency synchronous circuit for reducing transition period from power on state to stable state | |
| AU677832B2 (en) | Hitless switch arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application |