JP3411909B2 - 同期通信ネットワークのためのスレーブ・クロック発生システム及び方法 - Google Patents
同期通信ネットワークのためのスレーブ・クロック発生システム及び方法Info
- Publication number
- JP3411909B2 JP3411909B2 JP2000614555A JP2000614555A JP3411909B2 JP 3411909 B2 JP3411909 B2 JP 3411909B2 JP 2000614555 A JP2000614555 A JP 2000614555A JP 2000614555 A JP2000614555 A JP 2000614555A JP 3411909 B2 JP3411909 B2 JP 3411909B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- slave
- slave clock
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Mobile Radio Communication Systems (AREA)
- Exchange Systems With Centralized Control (AREA)
- Paper (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、同期通信ネットワ
ークの分野に関し、更に詳しくは、そのようなネットワ
ークにおいて用いるための基準クロック源に同期化され
るスレーブ・クロックの発生に関する。
ークの分野に関し、更に詳しくは、そのようなネットワ
ークにおいて用いるための基準クロック源に同期化され
るスレーブ・クロックの発生に関する。
【０００２】
【従来の技術】大型の通信ネットワークは、スイッチン
グ・エンジンと伝送線とで構成されている。デジタル・
ネットワークは、その信号が元はアナログ又はデジタル
のいずれかでもありうるサービスをサポートし、その際
に、アナログ信号は、一連のデジタル・ワードとして表
されることによって、デジタル・ネットワークを介して
運ばれる。
グ・エンジンと伝送線とで構成されている。デジタル・
ネットワークは、その信号が元はアナログ又はデジタル
のいずれかでもありうるサービスをサポートし、その際
に、アナログ信号は、一連のデジタル・ワードとして表
されることによって、デジタル・ネットワークを介して
運ばれる。
【０００３】デジタル通信ネットワークには、２つの主
なタイプが存在する。すなわち、回路スイッチング型
（circuit-switched）とパケット・スイッチング型（pa
cket-switched）とである。回路スイッチング型のネッ
トワークは、音声などのリアルタイム・サービスに発展
し、他方で、パケット・スイッチング型のネットワーク
は、データ指向（data-oriented）のサービスに発展し
ている。最近まで、回路スイッチング型のアーキテクチ
ャとパケット・スイッチング型のアーキテクチャとに対
しては、別々のネットワークが必要であり、これらを構
築するのに用いられる構成要素には大きな違いが見られ
た。このような分離状態は、装置コスト、維持費用、ネ
ットワークの運営などにおいて、割高である。両方のタ
イプのアーキテクチャが同じネットワーク上に共存でき
れば効率的であることはしばらく前から認識されていた
が、多くのハードルがまず克服されなければならない。
なタイプが存在する。すなわち、回路スイッチング型
（circuit-switched）とパケット・スイッチング型（pa
cket-switched）とである。回路スイッチング型のネッ
トワークは、音声などのリアルタイム・サービスに発展
し、他方で、パケット・スイッチング型のネットワーク
は、データ指向（data-oriented）のサービスに発展し
ている。最近まで、回路スイッチング型のアーキテクチ
ャとパケット・スイッチング型のアーキテクチャとに対
しては、別々のネットワークが必要であり、これらを構
築するのに用いられる構成要素には大きな違いが見られ
た。このような分離状態は、装置コスト、維持費用、ネ
ットワークの運営などにおいて、割高である。両方のタ
イプのアーキテクチャが同じネットワーク上に共存でき
れば効率的であることはしばらく前から認識されていた
が、多くのハードルがまず克服されなければならない。
【０００４】長年にわたって、音声トラフィックが支配
的である状態が続いたことにより、回路スイッチング型
ネットワークは、パケット・スイッチング型ネットワー
クを変形させてしまった。非音声サービスが急速に成長
しているにもかかわらず、共通のネットワークを作成し
ようとする時には、回路スイッチング型ネットワークの
サイズを考えなければならない。既に設置されている回
路スイッチング型機器が大量であるために、これらのネ
ットワークを音声及びデータ・トラフィックの両方のた
めのものとして用いることが望ましい。しかし、回路ス
イッチング型ネットワークを構築する際には、比較的高
いエラー・レートが不可避的であり、これは、パケット
・ベースの通信を求めるには不適切である。
的である状態が続いたことにより、回路スイッチング型
ネットワークは、パケット・スイッチング型ネットワー
クを変形させてしまった。非音声サービスが急速に成長
しているにもかかわらず、共通のネットワークを作成し
ようとする時には、回路スイッチング型ネットワークの
サイズを考えなければならない。既に設置されている回
路スイッチング型機器が大量であるために、これらのネ
ットワークを音声及びデータ・トラフィックの両方のた
めのものとして用いることが望ましい。しかし、回路ス
イッチング型ネットワークを構築する際には、比較的高
いエラー・レートが不可避的であり、これは、パケット
・ベースの通信を求めるには不適切である。
【０００５】音声又はデータ・トラフィックが崩壊する
態様としては、僅かに異なるレートで連続的にスイッチ
ング動作がなされることによってサンプルが失われる場
合がある。第１のスイッチを介しての伝送レートは、こ
の第１のスイッチに与えられるスイッチング・クロック
の速度によって決定される。同様に、第２のスイッチに
おけるの入力における信号の消費レートは、第２のスイ
ッチに与えられるスイッチング・クロックの測度によっ
て決まる。消費のレートが到着のレートと一致するとき
には、スイッチはエラーなしで動作する。しかし、消費
レートが到着レートと異なるときには、スイッチはエラ
ーを発生し、その効果が累積されたものがネットワーク
を通じて信号のように伝搬してしまう。スイッチの入力
にバッファを配置して、伝送レートの差に対応すること
もできるが、そうすると、遅延が生じてしまい、これも
また、受信された信号の質に対して悪影響を与える。
態様としては、僅かに異なるレートで連続的にスイッチ
ング動作がなされることによってサンプルが失われる場
合がある。第１のスイッチを介しての伝送レートは、こ
の第１のスイッチに与えられるスイッチング・クロック
の速度によって決定される。同様に、第２のスイッチに
おけるの入力における信号の消費レートは、第２のスイ
ッチに与えられるスイッチング・クロックの測度によっ
て決まる。消費のレートが到着のレートと一致するとき
には、スイッチはエラーなしで動作する。しかし、消費
レートが到着レートと異なるときには、スイッチはエラ
ーを発生し、その効果が累積されたものがネットワーク
を通じて信号のように伝搬してしまう。スイッチの入力
にバッファを配置して、伝送レートの差に対応すること
もできるが、そうすると、遅延が生じてしまい、これも
また、受信された信号の質に対して悪影響を与える。
【０００６】このような困難のために、パケットを運ぶ
回路スイッチング型ネットワークを用いることが困難と
なる。誤差（エラー）を含むパケットを再送する必要性
のために、パケット・スイッチング型ネットワークのス
ループットは、たとえ小さな誤差があるときであって
も、著しく低下する。デジタル信号をスイッチを介して
良好に伝送することは、個々のスイッチ・クロックが動
作する相対的な精度に依存する。スイッチにおけるエラ
ー・レートを低下させるためには、スイッチを同じレー
トで動作させることが必要である。現在の通信ネットワ
ークは、典型的には、階層的なクロック配分構造を有す
ることによって、共通のクロックをすべてのスイッチに
配分するのが典型的である。スイッチは、必要であれ
ば、より高いレベルのスイッチから又はピア・レベル
（同等のレベル）からのクロックに同期させることがで
きる。クロックが再発生される度に、新たなクロック
は、それが導かれたクロック（＝「マスタ」クロック）
の「スレーブ」と称される。
回路スイッチング型ネットワークを用いることが困難と
なる。誤差（エラー）を含むパケットを再送する必要性
のために、パケット・スイッチング型ネットワークのス
ループットは、たとえ小さな誤差があるときであって
も、著しく低下する。デジタル信号をスイッチを介して
良好に伝送することは、個々のスイッチ・クロックが動
作する相対的な精度に依存する。スイッチにおけるエラ
ー・レートを低下させるためには、スイッチを同じレー
トで動作させることが必要である。現在の通信ネットワ
ークは、典型的には、階層的なクロック配分構造を有す
ることによって、共通のクロックをすべてのスイッチに
配分するのが典型的である。スイッチは、必要であれ
ば、より高いレベルのスイッチから又はピア・レベル
（同等のレベル）からのクロックに同期させることがで
きる。クロックが再発生される度に、新たなクロック
は、それが導かれたクロック（＝「マスタ」クロック）
の「スレーブ」と称される。
【０００７】クロック配分ネットワークは、故障しがち
であるが、そのような故障時でもネットワークの動作を
維持することが基本的な要求である。このために、配分
ネットワークは、ある程度の弾力性及び自己治癒能力を
有している。大型の同期通信ネットワークを規制する多
くの標準には、３つの動作モードがある。すなわち、ロ
ックされたモード、ホールドオーバ・モード及び自由動
作モードである。これらのモードは、配分ネットワーク
の要素の動作における３つの段階を反映している。パワ
ーアップ時には、クロック発生ハードウェアは、「自由
動作モード」に入る。このモードでは、ローカルなスレ
ーブ・クロックが安定であり、ノミナルなネットワーク
・レートに近接していることが意図されているが、同期
していることは必要ない。自由動作モードは、通常は、
より高いレベル又はピア・レベルの要素からよい同期ソ
ースが検出されるまで、維持される。よい同期ソースが
検出されると、ロックされたモード（ロック・モード）
が用いられ、その時点では、ローカルなスレーブ・クロ
ックは入来クロックと同期化される。同期ソースが故障
すると、クロック発生器は、「ホールドオーバ・モー
ド」に入る。このモードでは、ローカルなスレーブ・ク
ロックは、入来クロックの最後に知られている良い値に
可能な限り近くなるように発生される。これには、入来
クロックの振る舞いの記憶されている履歴が必要とな
る。クロック発生は、良い同期ソースが検出されると、
ロック・モードに戻る。
であるが、そのような故障時でもネットワークの動作を
維持することが基本的な要求である。このために、配分
ネットワークは、ある程度の弾力性及び自己治癒能力を
有している。大型の同期通信ネットワークを規制する多
くの標準には、３つの動作モードがある。すなわち、ロ
ックされたモード、ホールドオーバ・モード及び自由動
作モードである。これらのモードは、配分ネットワーク
の要素の動作における３つの段階を反映している。パワ
ーアップ時には、クロック発生ハードウェアは、「自由
動作モード」に入る。このモードでは、ローカルなスレ
ーブ・クロックが安定であり、ノミナルなネットワーク
・レートに近接していることが意図されているが、同期
していることは必要ない。自由動作モードは、通常は、
より高いレベル又はピア・レベルの要素からよい同期ソ
ースが検出されるまで、維持される。よい同期ソースが
検出されると、ロックされたモード（ロック・モード）
が用いられ、その時点では、ローカルなスレーブ・クロ
ックは入来クロックと同期化される。同期ソースが故障
すると、クロック発生器は、「ホールドオーバ・モー
ド」に入る。このモードでは、ローカルなスレーブ・ク
ロックは、入来クロックの最後に知られている良い値に
可能な限り近くなるように発生される。これには、入来
クロックの振る舞いの記憶されている履歴が必要とな
る。クロック発生は、良い同期ソースが検出されると、
ロック・モードに戻る。
【０００８】このように、スレーブ・クロック発生器
は、クロック配分（分配、分散）ネットワークにおける
装置の重要な項目である。このシステムは、同期ソース
の存在及び不在を命令しなければならず、存在するとき
には、最良のソースと同期しているか、存在しないとき
には、それに対する非常によい近似値を与えるスレーブ
・クロックを発生する。伝統的には、様々な通信ネット
ワーク標準（主なものは、ＩＴＵ−Ｔ Ｇ．７８３、
Ｇ．８１１−８１３、ベルコア ＧＲ−２５３−ＣＯＲ
Ｅ、ＥＴＳＩ ３００４６２（パート１から６））によ
って課せられる性能上の要件は、電圧制御発振器（ＶＣ
Ｏ）を用いて達成されてきた。ＶＣＯは、ソフトウェア
において実現されマイクロプロセッサ上で動作する制御
アルゴリズムによって制御される。これは、多数のセン
サ（例えば、温度及び電圧）と位相コンパレータとから
入力を受け取り、ＶＣＯに選択されたマスタ基準ソース
を模倣させる制御電圧を発生して、スレーブ・クロック
を発生している。
は、クロック配分（分配、分散）ネットワークにおける
装置の重要な項目である。このシステムは、同期ソース
の存在及び不在を命令しなければならず、存在するとき
には、最良のソースと同期しているか、存在しないとき
には、それに対する非常によい近似値を与えるスレーブ
・クロックを発生する。伝統的には、様々な通信ネット
ワーク標準（主なものは、ＩＴＵ−Ｔ Ｇ．７８３、
Ｇ．８１１−８１３、ベルコア ＧＲ−２５３−ＣＯＲ
Ｅ、ＥＴＳＩ ３００４６２（パート１から６））によ
って課せられる性能上の要件は、電圧制御発振器（ＶＣ
Ｏ）を用いて達成されてきた。ＶＣＯは、ソフトウェア
において実現されマイクロプロセッサ上で動作する制御
アルゴリズムによって制御される。これは、多数のセン
サ（例えば、温度及び電圧）と位相コンパレータとから
入力を受け取り、ＶＣＯに選択されたマスタ基準ソース
を模倣させる制御電圧を発生して、スレーブ・クロック
を発生している。
【０００９】しかし、スレーブ・クロック発生にＶＣＯ
を用いることには複数の短所が存在する。原理的には、
ＶＣＯベースのシステムは、１つの半導体基板上に集積
化する事ができるが、共通点のない構成要素を用いるの
で、これは容易ではない。埋め込まれたマイクロプロセ
ッサ、命令及びデータ・メモリ、それ以外のデジタル機
能を達成する要素の動作は、コンパレータやＶＣＯなど
の感度のよいアナログ構成要素の動作とは両立しない。
更に、デジタル要素から発生する電気的なノイズが、ア
ナログ要素の動作を劣化させる場合がある。特に、ＶＣ
Ｏの制御入力に生じるノイズは、出力周波数を変動させ
てしまう。これは、ジッタとして知られている。このよ
うな応用例での最大のジッタ仕様は、厳しいのが典型的
であり、つまり、非常に低レベルのノイズだけが許され
る。ノイズの制御は、デジタル要素がアナログ要素と近
接して設置されている場合には、困難であるが、そのよ
うな構成は、完全な一体化を実現するのに必要なのであ
る。
を用いることには複数の短所が存在する。原理的には、
ＶＣＯベースのシステムは、１つの半導体基板上に集積
化する事ができるが、共通点のない構成要素を用いるの
で、これは容易ではない。埋め込まれたマイクロプロセ
ッサ、命令及びデータ・メモリ、それ以外のデジタル機
能を達成する要素の動作は、コンパレータやＶＣＯなど
の感度のよいアナログ構成要素の動作とは両立しない。
更に、デジタル要素から発生する電気的なノイズが、ア
ナログ要素の動作を劣化させる場合がある。特に、ＶＣ
Ｏの制御入力に生じるノイズは、出力周波数を変動させ
てしまう。これは、ジッタとして知られている。このよ
うな応用例での最大のジッタ仕様は、厳しいのが典型的
であり、つまり、非常に低レベルのノイズだけが許され
る。ノイズの制御は、デジタル要素がアナログ要素と近
接して設置されている場合には、困難であるが、そのよ
うな構成は、完全な一体化を実現するのに必要なのであ
る。
【００１０】ノイズの問題は、また、離散的なＶＣＯの
実現例でも存在するが、回路ボードのレイアウトにおい
て予めの注意することによって、設計を可能にしてい
る。しかし、そのような予めの注意は、スレーブ・クロ
ック発生器の設計者が制御できないことが多い様々なフ
ァクタに依存する。これによって、各実現例は一意的な
ものになってしまうが、その理由は、新たな設計を実現
するたびに、レイアウトを注意深く考察しなければなら
ないからである。離散的な要素を用いることは、空間及
び電力消費の点で承認できないレベルの問題も生じさせ
る。最後に、離散的で集積されたＶＣＯベースのシステ
ムは、性能上の仕様を満たすのに必要な温度補償を提供
しなければならない。これにも、時間も費用もかかる。
実現例でも存在するが、回路ボードのレイアウトにおい
て予めの注意することによって、設計を可能にしてい
る。しかし、そのような予めの注意は、スレーブ・クロ
ック発生器の設計者が制御できないことが多い様々なフ
ァクタに依存する。これによって、各実現例は一意的な
ものになってしまうが、その理由は、新たな設計を実現
するたびに、レイアウトを注意深く考察しなければなら
ないからである。離散的な要素を用いることは、空間及
び電力消費の点で承認できないレベルの問題も生じさせ
る。最後に、離散的で集積されたＶＣＯベースのシステ
ムは、性能上の仕様を満たすのに必要な温度補償を提供
しなければならない。これにも、時間も費用もかかる。
【００１１】
【発明の概要】同期通信ネットワークと共に用いること
に適したスレーブ・クロック発生システム及び方法が与
えられている。システムのノイズに対する感度を著しく
低減させる直接的なデジタル合成技術を用いて、選択さ
れた基準クロックから１つ又は複数のスレーブ・クロッ
クが発生される。本発明は、非常に厳しい周波数偏差
（deviation）仕様であってもそれを満たすことがで
き、共通の基板上に集積化することもできて、空間及び
電力の消費を減少させる。
に適したスレーブ・クロック発生システム及び方法が与
えられている。システムのノイズに対する感度を著しく
低減させる直接的なデジタル合成技術を用いて、選択さ
れた基準クロックから１つ又は複数のスレーブ・クロッ
クが発生される。本発明は、非常に厳しい周波数偏差
（deviation）仕様であってもそれを満たすことがで
き、共通の基板上に集積化することもできて、空間及び
電力の消費を減少させる。
【００１２】本発明によるスレーブ・クロック発生シス
テムは、それぞれがそれ自身のスポット周波数を有する
ことができる多数の入手可能なクロック信号から基準ク
ロックを選択するマルチプレクサを含む。トグル検出器
が、好ましくは、入手可能なクロック・ソースのそれぞ
れをモニタし、特定の周波数範囲の外にあるものはどれ
であっても選択から排除する。「短期の測定周期」を確
立するために、局部発振器が用いられ、選択された基準
クロックのサイクルが、連続的な短期の測定周期にわた
ってカウントされ、局部発振器の周波数に対する選択さ
れたクロックの相対周波数が決定される。サイクル・カ
ウントは、位相からクロックへのコンバータに与えら
れ、選択されたクロックに対して測定された相対周波数
と共に変動する周波数を有するスレーブ・クロック出力
が生じる。
テムは、それぞれがそれ自身のスポット周波数を有する
ことができる多数の入手可能なクロック信号から基準ク
ロックを選択するマルチプレクサを含む。トグル検出器
が、好ましくは、入手可能なクロック・ソースのそれぞ
れをモニタし、特定の周波数範囲の外にあるものはどれ
であっても選択から排除する。「短期の測定周期」を確
立するために、局部発振器が用いられ、選択された基準
クロックのサイクルが、連続的な短期の測定周期にわた
ってカウントされ、局部発振器の周波数に対する選択さ
れたクロックの相対周波数が決定される。サイクル・カ
ウントは、位相からクロックへのコンバータに与えら
れ、選択されたクロックに対して測定された相対周波数
と共に変動する周波数を有するスレーブ・クロック出力
が生じる。
【００１３】スレーブ・クロックの周波数に不正確さを
導いてしまう丸め誤差は、発生されたスレーブ・クロッ
クと選択された基準クロックとの両方を、周波数によっ
て決められる「長期の測定周期」にわたってカウンタさ
れる。これら２つのサイクル・カウントの間の差は、フ
ィードバック経路において用いられて、出力周波数が訂
正される。
導いてしまう丸め誤差は、発生されたスレーブ・クロッ
クと選択された基準クロックとの両方を、周波数によっ
て決められる「長期の測定周期」にわたってカウンタさ
れる。これら２つのサイクル・カウントの間の差は、フ
ィードバック経路において用いられて、出力周波数が訂
正される。
【００１４】本発明は、ロックされた、ホールドオーバ
及び自由動作モードでの動作が可能であり、各モードに
対して与えられた周波数の偏差（逸脱、deviation）仕
様を満足することができる。ロックされたモードでは、
３ｐｐｂ未満の偏差が維持され、ホールドオーバ・モー
ドでは、月当たりで４．６ｐｐｍ未満のドリフトが達成
される。本発明は、ローカルなマイクロプロセッサを必
要とせず、そのほとんどデジタルな実現のために、共通
の基板上に一体化することができ、空間及び電力の消費
の面での効果が得られる。また、このほとんどデジタル
な実現によって、ノイズによる悪影響を著しく減少させ
ることができる。そのノイズが、オンチップで発生した
ものであっても、チップが実装されているプリント回路
ボード（ＰＣＢ）のいずれかの場所で生じたものであっ
ても、である。
及び自由動作モードでの動作が可能であり、各モードに
対して与えられた周波数の偏差（逸脱、deviation）仕
様を満足することができる。ロックされたモードでは、
３ｐｐｂ未満の偏差が維持され、ホールドオーバ・モー
ドでは、月当たりで４．６ｐｐｍ未満のドリフトが達成
される。本発明は、ローカルなマイクロプロセッサを必
要とせず、そのほとんどデジタルな実現のために、共通
の基板上に一体化することができ、空間及び電力の消費
の面での効果が得られる。また、このほとんどデジタル
な実現によって、ノイズによる悪影響を著しく減少させ
ることができる。そのノイズが、オンチップで発生した
ものであっても、チップが実装されているプリント回路
ボード（ＰＣＢ）のいずれかの場所で生じたものであっ
ても、である。
【００１５】本発明の更なる特徴及び効果は、以下の詳
細な説明を添付の図面と共に読むことによって、当業者
には明らかになるはずである。
細な説明を添付の図面と共に読むことによって、当業者
には明らかになるはずである。
【００１６】
【発明の実施の態様】本発明によるスレーブ・クロック
発生器１０が、図１に示されている。多数の基準クロッ
ク・ソース（又は、「マスタ」クロック）１２が、典型
的には、入手可能であり、これらから、１つ又は複数の
スレーブ・クロックを発生させることができる。基準ソ
ースは、例えば、高速及び低速のライン・インターフェ
ースのクロック回復回路と、局所的な同期分散ネットワ
ーク上のポートとによって、与えられる。多くの基準ソ
ースが、２つの選択可能な周波数（３８．８８ＭＨＺ若
しくは７７．７６ＭＨＺ、６．４８ＭＨＺ若しくは１
９．４４ＭＨＺ、又は、１．５４ＭＨＺ若しくは２．０
４８ＭＨＺなど）を提供し、ネットワークの管理要素に
よって、選択が行われるが、この管理要素は、この特許
出願の範囲の外にある。基準ソースは、ポジティブｅｃ
ｌ（ｐｅｃｌ）やｔｔｌなどの様々なロジック・ファミ
リからの構成要素によって発生されるが、融通性を最大
にするために、好ましくは、それぞれの可能性をサポー
トするように、スレーブ・クロック発生器１０は構成さ
れている。図１に示されているスレーブ・クロック発生
器は、入力として、６つの基準ソースの中の最大のもの
を受け取るように構成されている。しかし、本発明は、
どのような特定の最大入力カウントに限定されない。
発生器１０が、図１に示されている。多数の基準クロッ
ク・ソース（又は、「マスタ」クロック）１２が、典型
的には、入手可能であり、これらから、１つ又は複数の
スレーブ・クロックを発生させることができる。基準ソ
ースは、例えば、高速及び低速のライン・インターフェ
ースのクロック回復回路と、局所的な同期分散ネットワ
ーク上のポートとによって、与えられる。多くの基準ソ
ースが、２つの選択可能な周波数（３８．８８ＭＨＺ若
しくは７７．７６ＭＨＺ、６．４８ＭＨＺ若しくは１
９．４４ＭＨＺ、又は、１．５４ＭＨＺ若しくは２．０
４８ＭＨＺなど）を提供し、ネットワークの管理要素に
よって、選択が行われるが、この管理要素は、この特許
出願の範囲の外にある。基準ソースは、ポジティブｅｃ
ｌ（ｐｅｃｌ）やｔｔｌなどの様々なロジック・ファミ
リからの構成要素によって発生されるが、融通性を最大
にするために、好ましくは、それぞれの可能性をサポー
トするように、スレーブ・クロック発生器１０は構成さ
れている。図１に示されているスレーブ・クロック発生
器は、入力として、６つの基準ソースの中の最大のもの
を受け取るように構成されている。しかし、本発明は、
どのような特定の最大入力カウントに限定されない。
【００１７】スレーブ・クロック発生器１０は、また、
入力として、局部発振器のクロック１４を受け取る。基
準ソースの１つが、そこから１つ又は複数のスレーブ・
クロックが発生されることになるソースとして選択され
る。直接的なデジタル合成技術（後で詳細に説明され
る）を用いることによって、スレーブ・クロック発生器
は、選択された基準ソースから導かれる１つ又は複数の
スレーブ・クロック出力１６を生じる。再び、最大の融
通性を得る目的で、スレーブ・クロック発生器は、好ま
しくは、異なる周波数を有するいくつかのスレーブ・ク
ロック出力を提供する。これらは、様々なロジック・フ
ァミリのハイ及びローの論理レベルの間で発振する。ス
レーブ・クロック発生器１０は、また、選択可能な周波
数を各出力上に提供するように構成されうる。発生器に
よって発生されたスレーブ・クロックは、ライン・ドラ
イバやスイッチなど、任意の数のデバイス・タイプ（す
なわち、「スレーブ・クロック・シンク」）によって用
いられ得る。
入力として、局部発振器のクロック１４を受け取る。基
準ソースの１つが、そこから１つ又は複数のスレーブ・
クロックが発生されることになるソースとして選択され
る。直接的なデジタル合成技術（後で詳細に説明され
る）を用いることによって、スレーブ・クロック発生器
は、選択された基準ソースから導かれる１つ又は複数の
スレーブ・クロック出力１６を生じる。再び、最大の融
通性を得る目的で、スレーブ・クロック発生器は、好ま
しくは、異なる周波数を有するいくつかのスレーブ・ク
ロック出力を提供する。これらは、様々なロジック・フ
ァミリのハイ及びローの論理レベルの間で発振する。ス
レーブ・クロック発生器１０は、また、選択可能な周波
数を各出力上に提供するように構成されうる。発生器に
よって発生されたスレーブ・クロックは、ライン・ドラ
イバやスイッチなど、任意の数のデバイス・タイプ（す
なわち、「スレーブ・クロック・シンク」）によって用
いられ得る。
【００１８】図１に示されている基準ソースの周波数
は、単に例示的なものにすぎない。本発明は、オンチッ
プ（すなわち、後でより詳細に説明される共通の基板上
に一体化されるスレーブ・クロック発生器の構成要素に
よって用いられるように）上で用いられる局部発振器の
周波数がそれらを与えることができるのに十分に高い限
り、広範囲の周波数を有する基準ソースと共に用いるよ
うに適合させることが可能である。コストと複雑さ（例
えば、温度補償が非常によくなければならない、など）
との理由により、局部発振器は、好ましくはオフチップ
であり、そのクロックを、オンチップで実際に要求され
るよりも低い穏当な周波数でチップに提供する。クロッ
ク・マルチプレクサ２５は、好ましくは、オンチップの
アナログ位相ロック・ループ（ＰＬＬ）回路であるが、
与えられた局部発振器のクロックの周波数を乗算して、
オンチップで用いるための高速クロックを得るのに用い
られる。直接的なデジタル合成を用いて基準ソースを正
確にトラッキングするスレーブ・クロックを発生するに
は、選択された基準ソースの周波数よりも高い周波数を
有する局部発振器が必要になるが、選択された基準ソー
スの最高周波数よりも少なくとも２倍である局部発振器
周波数が必要となる。より高い比率である方が好まし
い。
は、単に例示的なものにすぎない。本発明は、オンチッ
プ（すなわち、後でより詳細に説明される共通の基板上
に一体化されるスレーブ・クロック発生器の構成要素に
よって用いられるように）上で用いられる局部発振器の
周波数がそれらを与えることができるのに十分に高い限
り、広範囲の周波数を有する基準ソースと共に用いるよ
うに適合させることが可能である。コストと複雑さ（例
えば、温度補償が非常によくなければならない、など）
との理由により、局部発振器は、好ましくはオフチップ
であり、そのクロックを、オンチップで実際に要求され
るよりも低い穏当な周波数でチップに提供する。クロッ
ク・マルチプレクサ２５は、好ましくは、オンチップの
アナログ位相ロック・ループ（ＰＬＬ）回路であるが、
与えられた局部発振器のクロックの周波数を乗算して、
オンチップで用いるための高速クロックを得るのに用い
られる。直接的なデジタル合成を用いて基準ソースを正
確にトラッキングするスレーブ・クロックを発生するに
は、選択された基準ソースの周波数よりも高い周波数を
有する局部発振器が必要になるが、選択された基準ソー
スの最高周波数よりも少なくとも２倍である局部発振器
周波数が必要となる。より高い比率である方が好まし
い。
【００１９】スレーブ・クロック発生器１０の基本的な
構成要素を図解するブロック図が、図２に示されてい
る。基準ソース１２は、選択マルチプレクサ２０によっ
て受け取られ、この選択マルチプレクサ２０が、基準ソ
ースの１つを、そこからスレーブ・クロックが導かれる
クロックＴSとして選択する。この選択は、外部のネッ
トワーク管理要素の制御下でなされ、この管理要素が、
好適な選択順序を決定する。また、選択マルチプレクサ
は、好ましくは、基準ソースのそれぞれの周波数をモニ
タする能力も備えている。この場合に、マルチプレクサ
は、局部発振器２４（既に述べたように、オンチップで
用いられるように、クロック乗算器２５を用いて乗算さ
れるようすが示されている）の出力を基準として受け取
る。ソースが所定の範囲の外にある場合には、このソー
スは、「選択解除」（de-selected）される。システム
がそれを選択から完全にブロックする、又は、既に選択
された後でソースの周波数が所定の範囲の外にあること
が検出された場合には、ソースが選択解除される。後者
の場合には、選択マルチプレクサは、選択順序に従っ
て、次のソースを選択する。選択解除プロセスは、後で
より詳細に説明する。
構成要素を図解するブロック図が、図２に示されてい
る。基準ソース１２は、選択マルチプレクサ２０によっ
て受け取られ、この選択マルチプレクサ２０が、基準ソ
ースの１つを、そこからスレーブ・クロックが導かれる
クロックＴSとして選択する。この選択は、外部のネッ
トワーク管理要素の制御下でなされ、この管理要素が、
好適な選択順序を決定する。また、選択マルチプレクサ
は、好ましくは、基準ソースのそれぞれの周波数をモニ
タする能力も備えている。この場合に、マルチプレクサ
は、局部発振器２４（既に述べたように、オンチップで
用いられるように、クロック乗算器２５を用いて乗算さ
れるようすが示されている）の出力を基準として受け取
る。ソースが所定の範囲の外にある場合には、このソー
スは、「選択解除」（de-selected）される。システム
がそれを選択から完全にブロックする、又は、既に選択
された後でソースの周波数が所定の範囲の外にあること
が検出された場合には、ソースが選択解除される。後者
の場合には、選択マルチプレクサは、選択順序に従っ
て、次のソースを選択する。選択解除プロセスは、後で
より詳細に説明する。
【００２０】選択された基準ソースＴSは、位相発生器
２２に与えられ、位相発生器２２は、また、局部発振器
２４の（乗算された）出力も受け取る。位相発生器は、
位相値Ｐ（後で詳細に説明される）を生じるが、この位
相値Ｐは、局部発振器の周波数に対する選択されたソー
スＴSの相対周波数の測度（measure）である。位相値Ｐ
は、クロック発生器２６に与えられ、クロック発生器２
６は、Ｐ値をデコードし、Ｐ値に従って１つ又は複数の
スレーブ・クロック１６を発生する。Ｐ値は周期的に更
新されることにより、選択されたソースＴＳの周波数を
正確に表すことになる。そして、スレーブ・クロックの
周波数は、選択された基準ソースの周波数を正確にトラ
ッキングする。フィードバック信号２７は、好ましく
は、選択マルチプレクサ２０にフィードバックされ、ス
レーブ・クロック出力１６の１つは、ライン２８を介し
て位相発生器２２にフィードバックされる。これらのフ
ィードバック信号の目的は、後で論じる。乗算器と除算
器とを必要に応じて用いることにより、選択された基準
ソースからスレーブ・クロックが発生されることが可能
になる。
２２に与えられ、位相発生器２２は、また、局部発振器
２４の（乗算された）出力も受け取る。位相発生器は、
位相値Ｐ（後で詳細に説明される）を生じるが、この位
相値Ｐは、局部発振器の周波数に対する選択されたソー
スＴSの相対周波数の測度（measure）である。位相値Ｐ
は、クロック発生器２６に与えられ、クロック発生器２
６は、Ｐ値をデコードし、Ｐ値に従って１つ又は複数の
スレーブ・クロック１６を発生する。Ｐ値は周期的に更
新されることにより、選択されたソースＴＳの周波数を
正確に表すことになる。そして、スレーブ・クロックの
周波数は、選択された基準ソースの周波数を正確にトラ
ッキングする。フィードバック信号２７は、好ましく
は、選択マルチプレクサ２０にフィードバックされ、ス
レーブ・クロック出力１６の１つは、ライン２８を介し
て位相発生器２２にフィードバックされる。これらのフ
ィードバック信号の目的は、後で論じる。乗算器と除算
器とを必要に応じて用いることにより、選択された基準
ソースからスレーブ・クロックが発生されることが可能
になる。
【００２１】選択マルチプレクサ２０の例示的な実施例
を図解するブロック図が図３に示されている。必要であ
る場合には、Ｎ個の基準ソース１２を、レベル・シフタ
３０を通過させることにより、これらが共通の論理レベ
ルを共通することを保証することができる。次に、基準
ソースは、従来型のＮから１への（1 of N）マルチプレ
クサ３２に与えられ、このマルチプレクサ３２が、基準
ソースの中の１つを、制御入力３６において受け取られ
た制御信号に従って、出力３４に接続する。
を図解するブロック図が図３に示されている。必要であ
る場合には、Ｎ個の基準ソース１２を、レベル・シフタ
３０を通過させることにより、これらが共通の論理レベ
ルを共通することを保証することができる。次に、基準
ソースは、従来型のＮから１への（1 of N）マルチプレ
クサ３２に与えられ、このマルチプレクサ３２が、基準
ソースの中の１つを、制御入力３６において受け取られ
た制御信号に従って、出力３４に接続する。
【００２２】どの基準ソースを選択すべきかに関する決
定は、各ソースの動作的な入手可能性と、ネットワーク
設計者の希望やネットワークの幾何学的形状（トポロ
ジ）などの本発明の外部にある多数のファクタとを考慮
しなければならない。これらの外部的なファクタは、好
ましくは、入来ソースを選択する優先順位に関する好適
な順序に従って、コンフィギュレーション・テーブル３
８のローディングを介して与えられる。選択順序に関す
る優先順位は、好ましくは、ポート４０を介して外部の
マイクロプロセッサ（図示せず）からテーブル３８にロ
ードされる。コンフィギュレーション・テーブルは、マ
ルチプレクサ制御回路４１への出力を生じ、個の回路４
１が、基準ソース選択を、制御入力３６を介して、マル
チプレクサ３２まで運ぶ。
定は、各ソースの動作的な入手可能性と、ネットワーク
設計者の希望やネットワークの幾何学的形状（トポロ
ジ）などの本発明の外部にある多数のファクタとを考慮
しなければならない。これらの外部的なファクタは、好
ましくは、入来ソースを選択する優先順位に関する好適
な順序に従って、コンフィギュレーション・テーブル３
８のローディングを介して与えられる。選択順序に関す
る優先順位は、好ましくは、ポート４０を介して外部の
マイクロプロセッサ（図示せず）からテーブル３８にロ
ードされる。コンフィギュレーション・テーブルは、マ
ルチプレクサ制御回路４１への出力を生じ、個の回路４
１が、基準ソース選択を、制御入力３６を介して、マル
チプレクサ３２まで運ぶ。
【００２３】Ｎ個のソースそれぞれの動作的な入手可能
性（operational availability）は、好ましくは、対応
するトグル検出器４２によってモニタされる。Ｎ個のト
グル検出器のそれぞれには、局部発振器から導かれたク
ロックが与えられ、トグル検出器は、これらを用いて、
対応する基準ソースの周波数を決定する。トグル検出器
は、それぞれが、対応するソースをモニタして、その周
波数が特定の範囲に含まれるかどうかを判断し、また、
その断続的な振る舞いも、モニタする。トグル検出器
は、基準ソースの状態を、マルチプレクサ制御回路４１
に報告する。要求される標準を満たさない基準ソース
は、すべて、選択からブロックされる。公差の外にある
基準ソースが現に選択される場合には、マルチプレクサ
制御回路４１は、コンフィギュレーション・テーブルに
従って、自動的に、別のソースを選択して、適切でない
ソースが再度選択されることを防止する。このようにし
て、最良の基準ソース（所定の優先順位とソースの動作
的な入手可能性とによって決定されたもの）が、常に選
択される。各ソースの状態は、外部のマイクロプロセッ
サが読み出すことができるレジスタに記憶されうる。マ
ルチプレクサ３２の出力３４は、好ましくはデジタルＰ
ＬＬであるクロック乗算器回路４４に与えられ、個の回
路４４が、スレーブ・クロックがそこから発生されるク
ロックＴＳを生じる。乗算器回路は、選択された基準ソ
ースの周波数とは無関係にＴＳが同じノミナルの周波数
で常に発振することを保証するのに有用である。クロッ
ク乗算器４４は、また、好ましくは、クロック発生器２
６からフィードバック信号２７を受け取るが、その目的
については、後で論じる。
性（operational availability）は、好ましくは、対応
するトグル検出器４２によってモニタされる。Ｎ個のト
グル検出器のそれぞれには、局部発振器から導かれたク
ロックが与えられ、トグル検出器は、これらを用いて、
対応する基準ソースの周波数を決定する。トグル検出器
は、それぞれが、対応するソースをモニタして、その周
波数が特定の範囲に含まれるかどうかを判断し、また、
その断続的な振る舞いも、モニタする。トグル検出器
は、基準ソースの状態を、マルチプレクサ制御回路４１
に報告する。要求される標準を満たさない基準ソース
は、すべて、選択からブロックされる。公差の外にある
基準ソースが現に選択される場合には、マルチプレクサ
制御回路４１は、コンフィギュレーション・テーブルに
従って、自動的に、別のソースを選択して、適切でない
ソースが再度選択されることを防止する。このようにし
て、最良の基準ソース（所定の優先順位とソースの動作
的な入手可能性とによって決定されたもの）が、常に選
択される。各ソースの状態は、外部のマイクロプロセッ
サが読み出すことができるレジスタに記憶されうる。マ
ルチプレクサ３２の出力３４は、好ましくはデジタルＰ
ＬＬであるクロック乗算器回路４４に与えられ、個の回
路４４が、スレーブ・クロックがそこから発生されるク
ロックＴＳを生じる。乗算器回路は、選択された基準ソ
ースの周波数とは無関係にＴＳが同じノミナルの周波数
で常に発振することを保証するのに有用である。クロッ
ク乗算器４４は、また、好ましくは、クロック発生器２
６からフィードバック信号２７を受け取るが、その目的
については、後で論じる。
【００２４】スレーブ・クロック発生器は、直接的なデ
ジタル合成技術を用いて、スレーブ・クロックを発生す
る。この技術は、以下で論じるように、位相及びクロッ
ク発生器を用いることを含む。位相発生器２２の例示的
な実施例を図解するブロック図が、図４に示されてい
る。局部発振器２４（必要に応じて、乗算されている）
は、短期の測定周期と長期の測定周期とを、好ましく
は、１対のカウンタ５０及び５２を用いて、確立するの
に用いられる。ここで、カウンタ５０及び５２は、所望
の短期及び長期の測定周期を生じる量によって局部発振
器の周波数を分割するように構成されている。正確な測
定周期を提供するのに必要である場合には、局部発振器
の周波数を、それが分割されるの前に、例えばアナログ
ＰＬＬ回路を用いて実現されたクロック乗算器５４を用
いて乗算することができる。測定周期は図４における１
対のカウンタを用いて実現されるのであるが、本発明
は、このような実現態様には限定されない。周知である
反復可能な測定周期を発生することができる別の手段を
用いることもできる。
ジタル合成技術を用いて、スレーブ・クロックを発生す
る。この技術は、以下で論じるように、位相及びクロッ
ク発生器を用いることを含む。位相発生器２２の例示的
な実施例を図解するブロック図が、図４に示されてい
る。局部発振器２４（必要に応じて、乗算されている）
は、短期の測定周期と長期の測定周期とを、好ましく
は、１対のカウンタ５０及び５２を用いて、確立するの
に用いられる。ここで、カウンタ５０及び５２は、所望
の短期及び長期の測定周期を生じる量によって局部発振
器の周波数を分割するように構成されている。正確な測
定周期を提供するのに必要である場合には、局部発振器
の周波数を、それが分割されるの前に、例えばアナログ
ＰＬＬ回路を用いて実現されたクロック乗算器５４を用
いて乗算することができる。測定周期は図４における１
対のカウンタを用いて実現されるのであるが、本発明
は、このような実現態様には限定されない。周知である
反復可能な測定周期を発生することができる別の手段を
用いることもできる。
【００２５】選択された基準クロックＴＳは、短期のカ
ウンタ５６に与えられ、このカウンタ５６は、短期の測
定周期の間に生じるクロックＴＳのサイクルをカウント
するように構成されている。この技術は、局部発振器の
周波数に対する選択されたクロックの相対周波数を測定
する。選択されたクロックＴＳの周波数の絶対的な測定
は要求されない。その理由は、局部発振器は、スレーブ
・クロックの発生において再び用いられ、それによっ
て、局部発振器の周波数における恒久的なオフセットは
すべてキャンセルされて消えてしまうからである。短期
の測定周期の間に短期カウンタ５６によってカウントさ
れるサイクルの数は、値Ｄとして出力される。短期の測
定周期は、周期的に（すなわち、固定された間隔で、１
つの直後に別の１つが）発生され、それにより、Ｄ値
は、周期的に更新され、クロックＴＳの最近の履歴を常
に反映するようになっている。
ウンタ５６に与えられ、このカウンタ５６は、短期の測
定周期の間に生じるクロックＴＳのサイクルをカウント
するように構成されている。この技術は、局部発振器の
周波数に対する選択されたクロックの相対周波数を測定
する。選択されたクロックＴＳの周波数の絶対的な測定
は要求されない。その理由は、局部発振器は、スレーブ
・クロックの発生において再び用いられ、それによっ
て、局部発振器の周波数における恒久的なオフセットは
すべてキャンセルされて消えてしまうからである。短期
の測定周期の間に短期カウンタ５６によってカウントさ
れるサイクルの数は、値Ｄとして出力される。短期の測
定周期は、周期的に（すなわち、固定された間隔で、１
つの直後に別の１つが）発生され、それにより、Ｄ値
は、周期的に更新され、クロックＴＳの最近の履歴を常
に反映するようになっている。
【００２６】短期の測定周期の継続時間は、応用例に依
存し、選択されたクロックのジッタ及びワンダ（wande
r）要素の有効なトラッキングを可能にする。例えば、
５０ｍｓという短期の測定周期により、この回路は、２
０Ｈｚまでのワンダ要素をトラッキングすることが可能
になり、また、５００ｍｓという測定周期では、２Ｈｚ
未満のワンダ周波数のトラッキングが可能になる。この
ようにして得られる融通性によって、この回路を広範囲
の応用例において用いることが可能となる。
存し、選択されたクロックのジッタ及びワンダ（wande
r）要素の有効なトラッキングを可能にする。例えば、
５０ｍｓという短期の測定周期により、この回路は、２
０Ｈｚまでのワンダ要素をトラッキングすることが可能
になり、また、５００ｍｓという測定周期では、２Ｈｚ
未満のワンダ周波数のトラッキングが可能になる。この
ようにして得られる融通性によって、この回路を広範囲
の応用例において用いることが可能となる。
【００２７】Ｄ値の更新の間では、現在のＤ値が用いら
れて、このＤ値を集積された位相値Ｐに連続的に加算す
ることによって位相ベース（phase-base）が発生され
る。この際に、局部発振器のすべてのサイクルに対して
１回の加算というレートが用いられ、これは、位相アキ
ュムレータ５７によって達成される。継続（on-going）
する位相値Ｐは、線形の位相増加のピースワイズな線形
近似である。Ｐ値は、クロック発生器２６によってデコ
ードされてスレーブ・クロックを生じる。
れて、このＤ値を集積された位相値Ｐに連続的に加算す
ることによって位相ベース（phase-base）が発生され
る。この際に、局部発振器のすべてのサイクルに対して
１回の加算というレートが用いられ、これは、位相アキ
ュムレータ５７によって達成される。継続（on-going）
する位相値Ｐは、線形の位相増加のピースワイズな線形
近似である。Ｐ値は、クロック発生器２６によってデコ
ードされてスレーブ・クロックを生じる。
【００２８】スレーブ・クロックにおける不正確さは、
Ｄカウントにおける「丸め誤差」によって生じうる。２
つのクロック領域が含まれる場合には、丸め誤差は不可
避的であるが、その理由は、測定周期の最後においてカ
ウントのインクリメントに影響する準安定性（metastab
ility）が生じる可能性があるからである。特別のハン
ドシェーキング技術を用いて、そのような準安定性が測
定周期の開始に影響することを排除することができる。
しかし、ハンドシェーキングは、測定周期の一端又は他
端における動作を改善するだけであって、両端における
動作は改善してくれない。丸め誤差によって、Ｄカウン
トが数ｐｐｍ程度誤る可能性があり、その結果、スレー
ブ・クロック周波数に同程度のオフセットが生じること
があり得る。これは、適用可能な標準（これは、３ｐｐ
ｍ程度まで小さくなりうる）によって要求されるものよ
りも数桁大きい可能性がある。
Ｄカウントにおける「丸め誤差」によって生じうる。２
つのクロック領域が含まれる場合には、丸め誤差は不可
避的であるが、その理由は、測定周期の最後においてカ
ウントのインクリメントに影響する準安定性（metastab
ility）が生じる可能性があるからである。特別のハン
ドシェーキング技術を用いて、そのような準安定性が測
定周期の開始に影響することを排除することができる。
しかし、ハンドシェーキングは、測定周期の一端又は他
端における動作を改善するだけであって、両端における
動作は改善してくれない。丸め誤差によって、Ｄカウン
トが数ｐｐｍ程度誤る可能性があり、その結果、スレー
ブ・クロック周波数に同程度のオフセットが生じること
があり得る。これは、適用可能な標準（これは、３ｐｐ
ｍ程度まで小さくなりうる）によって要求されるものよ
りも数桁大きい可能性がある。
【００２９】丸め誤差に起因するスレーブ・クロックに
おける不正確さは、２つのカウンタ５８及び６０を追加
的に用いることによって、選択されたクロックと発生さ
れたスレーブ・クロックの１つとの間の差を検出するこ
とによって、修正することが可能である。これらのカウ
ンタは、より長い周期にわたって動作することによっ
て、丸め誤差の衝撃を承認できるレベルまで減縮するこ
とができる。図４に示されているように、長期のカウン
タ５８及び６０は、局部発振器によって確立された長期
の測定周期の間に生じる、選択されたクロックＴＳと発
生されたスレーブ・クロックのサイクルをカウントする
ように構成されている。長期の測定周期１つの間に長期
のカウンタ５８及び６０によってカウントされるサイク
ルの数は、それぞれ、値Ｂ及び値Ｃとして出力される。
スレーブ・クロック発生器は、典型的には、様々な周波
数を有する多数のスレーブ・クロックを提供するように
構成されており、カウンタ６０に与えられるスレーブ・
クロック２８は、好ましくは、ＴＳと同じ周波数であっ
て、それにより、Ｂ及びＣ値の間の比較が単純になる。
おける不正確さは、２つのカウンタ５８及び６０を追加
的に用いることによって、選択されたクロックと発生さ
れたスレーブ・クロックの１つとの間の差を検出するこ
とによって、修正することが可能である。これらのカウ
ンタは、より長い周期にわたって動作することによっ
て、丸め誤差の衝撃を承認できるレベルまで減縮するこ
とができる。図４に示されているように、長期のカウン
タ５８及び６０は、局部発振器によって確立された長期
の測定周期の間に生じる、選択されたクロックＴＳと発
生されたスレーブ・クロックのサイクルをカウントする
ように構成されている。長期の測定周期１つの間に長期
のカウンタ５８及び６０によってカウントされるサイク
ルの数は、それぞれ、値Ｂ及び値Ｃとして出力される。
スレーブ・クロック発生器は、典型的には、様々な周波
数を有する多数のスレーブ・クロックを提供するように
構成されており、カウンタ６０に与えられるスレーブ・
クロック２８は、好ましくは、ＴＳと同じ周波数であっ
て、それにより、Ｂ及びＣ値の間の比較が単純になる。
【００３０】長期の測定周期の継続時間もやはり応用例
に依存し、長期のカウントにおけるどの丸め誤差の影響
もスレーブ・クロック周波数がその特定の限度の外へ押
し出されてしまうほど大きくならないように選択され
る。上述したハンドシェーキング技術を再度用いて、こ
れらのカウントの精度を改善し、同時に、長期の測定周
期の長さを短縮することができる。
に依存し、長期のカウントにおけるどの丸め誤差の影響
もスレーブ・クロック周波数がその特定の限度の外へ押
し出されてしまうほど大きくならないように選択され
る。上述したハンドシェーキング技術を再度用いて、こ
れらのカウントの精度を改善し、同時に、長期の測定周
期の長さを短縮することができる。
【００３１】サイクル・カウント値Ｂ及びＣは、訂正値
アキュムレータ６２に与えられ、このアキュムレータ６
２が、これらの間の差（Ｂ−Ｃ）を計算する。この差の
値は、訂正ベクトルとして機能し、このベクトルは、位
相アキュムレータ５７に与えられて、Ｄ値における誤差
を訂正する。Ｂ及びＣ値は、Ｄ値よりも遙かに大きいの
で（測定周期が遙かに長いため）、差の値は、好ましく
は、スケーラ６４を用いてスケールダウンし、位相アキ
ュムレータの感度に適応させる。スケーラ６４の出力は
値Ｋであるが、これは、（Ｂ−Ｃ）をスケーラ６４によ
って決まるスケーリング・ファクタで除算することによ
って、与えられる。スケーリング・ファクタは、２つの
基本的な目的を達成するように選択される。まず、これ
は、（Ｂ−Ｃ）の結果を、その結果の最上位ビットがＤ
値の最上位ビットと同じウェイトをキャリー（carry）
までシフトダウンし、それよりも下位のビットをなめら
かにアキュムレータの中に与える。異なる値の更新の間
には長期の測定周期が存在するので、訂正される誤差
は、数秒の間、発生されたスレーブ・クロックに存在し
うる。しかし、用いられる標準では、この短い周期の誤
差は許容するのが典型的である。
アキュムレータ６２に与えられ、このアキュムレータ６
２が、これらの間の差（Ｂ−Ｃ）を計算する。この差の
値は、訂正ベクトルとして機能し、このベクトルは、位
相アキュムレータ５７に与えられて、Ｄ値における誤差
を訂正する。Ｂ及びＣ値は、Ｄ値よりも遙かに大きいの
で（測定周期が遙かに長いため）、差の値は、好ましく
は、スケーラ６４を用いてスケールダウンし、位相アキ
ュムレータの感度に適応させる。スケーラ６４の出力は
値Ｋであるが、これは、（Ｂ−Ｃ）をスケーラ６４によ
って決まるスケーリング・ファクタで除算することによ
って、与えられる。スケーリング・ファクタは、２つの
基本的な目的を達成するように選択される。まず、これ
は、（Ｂ−Ｃ）の結果を、その結果の最上位ビットがＤ
値の最上位ビットと同じウェイトをキャリー（carry）
までシフトダウンし、それよりも下位のビットをなめら
かにアキュムレータの中に与える。異なる値の更新の間
には長期の測定周期が存在するので、訂正される誤差
は、数秒の間、発生されたスレーブ・クロックに存在し
うる。しかし、用いられる標準では、この短い周期の誤
差は許容するのが典型的である。
【００３２】位相アキュムレータの動作は、図５に図解
されており、図５では、時間経過に伴う位相値Ｐがプロ
ットされている。位相アキュムレータ５７は、Ｄ及びＫ
値の継続的な合計を維持し、ロールオーバが生じるま
で、すなわち、累計的な合計が最大値Ｐmaxを超えるま
で、現在のＤ及びＫの値を、それ以前のすべてのＤ及び
Ｋ値の現時点までの合計に反復的に加算する。Ｐ値は、
局部発振器のサイクルごとに１回更新され、その波形
は、グラフの下に示されている。結果的に、Ｐは、階段
状に増加し、その際の各ステップは、対応するＤ＋Ｋの
値に等しい。Ｐは、バイナリ値の形式を有し、この例で
は、クロック発生器は、Ｐ値の最上位ビットが状態を変
化させるとき、及び、Ｐ値がＰmaxを超えるときにスレ
ーブ・クロックを切り替える（トグルする）ように構成
されている（グラフの下に示されている）。
されており、図５では、時間経過に伴う位相値Ｐがプロ
ットされている。位相アキュムレータ５７は、Ｄ及びＫ
値の継続的な合計を維持し、ロールオーバが生じるま
で、すなわち、累計的な合計が最大値Ｐmaxを超えるま
で、現在のＤ及びＫの値を、それ以前のすべてのＤ及び
Ｋ値の現時点までの合計に反復的に加算する。Ｐ値は、
局部発振器のサイクルごとに１回更新され、その波形
は、グラフの下に示されている。結果的に、Ｐは、階段
状に増加し、その際の各ステップは、対応するＤ＋Ｋの
値に等しい。Ｐは、バイナリ値の形式を有し、この例で
は、クロック発生器は、Ｐ値の最上位ビットが状態を変
化させるとき、及び、Ｐ値がＰmaxを超えるときにスレ
ーブ・クロックを切り替える（トグルする）ように構成
されている（グラフの下に示されている）。
【００３３】図４を再度参照すると、継続的なＰの合計
は、位相アキュムレータ５７をロールオーバ・アキュム
レータ７０に接続することによって、維持されている。
ロールオーバ・アキュムレータ７０は、一方の入力にお
いて現在のＰ値を受け取り、第２の入力においてＰmax
値を受け取って、位相アキュムレータ５７の入力に与え
られる出力Ｐ’を生じる。ＰがＰmaxよりも小さいとき
には、ロールオーバ・アキュムレータ７０は、Ｐ’＝Ｐ
と設定する。しかし、Ｐ値がＰmaxを超えるときには、
ロールオーバ・アキュムレータ７０は、ＰmaxからＰを
減算して、「余り」の値を決定し、Ｐ’はこの「余り」
と等しくなるように設定される。
は、位相アキュムレータ５７をロールオーバ・アキュム
レータ７０に接続することによって、維持されている。
ロールオーバ・アキュムレータ７０は、一方の入力にお
いて現在のＰ値を受け取り、第２の入力においてＰmax
値を受け取って、位相アキュムレータ５７の入力に与え
られる出力Ｐ’を生じる。ＰがＰmaxよりも小さいとき
には、ロールオーバ・アキュムレータ７０は、Ｐ’＝Ｐ
と設定する。しかし、Ｐ値がＰmaxを超えるときには、
ロールオーバ・アキュムレータ７０は、ＰmaxからＰを
減算して、「余り」の値を決定し、Ｐ’はこの「余り」
と等しくなるように設定される。
【００３４】位相アキュムレータ５７は、Ｐ＝Ｐ’＋Ｄ
＋Ｋによって与えられる位相値Ｐを生じるように構成さ
れている。ただし、Ｋは、Ｋ＝（Ｂ−Ｃ）／スケーリン
グ・ファクタによって与えられる。スケーリング・ファ
クタは、既に述べたように、スケーラ６４によって決ま
る。余りの値は、上述のように位相アキュムレータ５７
の中に加算されるときには、次のサイクルの開始値とし
て用いられる。
＋Ｋによって与えられる位相値Ｐを生じるように構成さ
れている。ただし、Ｋは、Ｋ＝（Ｂ−Ｃ）／スケーリン
グ・ファクタによって与えられる。スケーリング・ファ
クタは、既に述べたように、スケーラ６４によって決ま
る。余りの値は、上述のように位相アキュムレータ５７
の中に加算されるときには、次のサイクルの開始値とし
て用いられる。
【００３５】位相アキュムレータ５７によって生じるＰ
値がクロック発生器２６に与えられるが、クロック発生
器２６の例示的な実施例は、図６に示されている。Ｐ
は、位相からクロックへのコンバータ８０によってデコ
ードされ、位相値Ｐと共に変動する周波数を有するデコ
ードされたスレーブ・クロック出力波形８１が出力され
る。位相からクロックへのコンバータ８０には多くの実
現態様があり得るが、その２つが、図７ａ及び図７ｂに
示されている。図７ａでは、Ｐ値は、ルックアップテー
ブル８２に与えられ、このルックアップテーブルは、変
化するＰ値に応答する正弦波の一部に対応するデジタル
・ワードを出力する。ルックアップテーブルの出力は、
デジタル・アナログ・コンバータ８４に与えられ、そこ
からクロック波形が生じ、これが、バンドパス・フィル
タ８６を通過することによって、クロック波形の質が改
善される。
値がクロック発生器２６に与えられるが、クロック発生
器２６の例示的な実施例は、図６に示されている。Ｐ
は、位相からクロックへのコンバータ８０によってデコ
ードされ、位相値Ｐと共に変動する周波数を有するデコ
ードされたスレーブ・クロック出力波形８１が出力され
る。位相からクロックへのコンバータ８０には多くの実
現態様があり得るが、その２つが、図７ａ及び図７ｂに
示されている。図７ａでは、Ｐ値は、ルックアップテー
ブル８２に与えられ、このルックアップテーブルは、変
化するＰ値に応答する正弦波の一部に対応するデジタル
・ワードを出力する。ルックアップテーブルの出力は、
デジタル・アナログ・コンバータ８４に与えられ、そこ
からクロック波形が生じ、これが、バンドパス・フィル
タ８６を通過することによって、クロック波形の質が改
善される。
【００３６】可能性がある別の位相からクロックへのコ
ンバータ８０が図７ｂに示されており、これは、１つの
ＡＮＤゲート８８によって構成されている。この例で
は、ＡＮＤゲートは、Ｐ値のＭＳＢと、ＥＮＡＢＬＥ信
号とに接続される。ＥＮＡＢＬＥがハイであり、Ｐ値の
ＭＳＢがハイに切り替わると、ＡＮＤゲートの出力と、
デコードされたスレーブ・クロック波形の出力ともま
た、ハイになる。この実現例では、単純な矩形波が生
じ、この場合には、バンドパス・フィルタを用いること
は不要である。
ンバータ８０が図７ｂに示されており、これは、１つの
ＡＮＤゲート８８によって構成されている。この例で
は、ＡＮＤゲートは、Ｐ値のＭＳＢと、ＥＮＡＢＬＥ信
号とに接続される。ＥＮＡＢＬＥがハイであり、Ｐ値の
ＭＳＢがハイに切り替わると、ＡＮＤゲートの出力と、
デコードされたスレーブ・クロック波形の出力ともま
た、ハイになる。この実現例では、単純な矩形波が生
じ、この場合には、バンドパス・フィルタを用いること
は不要である。
【００３７】次に、図６を参照すると、位相からクロッ
クへのコンバータ８０の出力は、好ましくは、アナログ
ＰＬＬ回路９０に与えられる。ＰＬＬは、デコードされ
たスレーブ・クロックに存在するすべてのジッタを減衰
するように作用し、デコードされた出力を乗算又は分割
して、特定の周波数を有するスレーブ・クロックを生じ
るようにプログラムすることができる。追加的なスレー
ブ・クロック周波数を、追加的な分周器回路を用いて、
デコードされたスレーブ・クロック出力から導くことが
できる。この様子は、図６の分周器９２によって例示さ
れている。好ましくは複数のＡＮＤゲートを用いて実現
されるスケルチ（Squelch）回路９４及び９６を、各ス
レーブ・クロック出力と直列に挿入して、それぞれに対
応するクロックを殺すことができ、これを、下流の装置
へのクロック発生プロセスにおける故障の発生を指示す
るのに用いることができる。発生されたスレーブ・クロ
ックの論理レベルをスレーブ・クロックのシンクによっ
て要求される論理レベルに一致させることが必要なとき
には、レベル・シフタ９８をスレーブ・クロック出力と
直列に挿入することもできる。
クへのコンバータ８０の出力は、好ましくは、アナログ
ＰＬＬ回路９０に与えられる。ＰＬＬは、デコードされ
たスレーブ・クロックに存在するすべてのジッタを減衰
するように作用し、デコードされた出力を乗算又は分割
して、特定の周波数を有するスレーブ・クロックを生じ
るようにプログラムすることができる。追加的なスレー
ブ・クロック周波数を、追加的な分周器回路を用いて、
デコードされたスレーブ・クロック出力から導くことが
できる。この様子は、図６の分周器９２によって例示さ
れている。好ましくは複数のＡＮＤゲートを用いて実現
されるスケルチ（Squelch）回路９４及び９６を、各ス
レーブ・クロック出力と直列に挿入して、それぞれに対
応するクロックを殺すことができ、これを、下流の装置
へのクロック発生プロセスにおける故障の発生を指示す
るのに用いることができる。発生されたスレーブ・クロ
ックの論理レベルをスレーブ・クロックのシンクによっ
て要求される論理レベルに一致させることが必要なとき
には、レベル・シフタ９８をスレーブ・クロック出力と
直列に挿入することもできる。
【００３８】デコードされたスレーブ・クロックは、フ
ィードバック信号として機能し、これは、選択マルチプ
レクサ２０のクロック乗算器４４に接続される。このフ
ィードバック経路は、クロック乗算器が選択されたクロ
ックＴＳと選択された基準ソースとのアライメントを達
成することを可能にするのに用いられる。これは、すべ
ての入力及び出力クロックが例えば８ｋＨｚなど特定の
周波数の整数倍であることを要求することによって、達
成される。次に、クロックＴＳの８ｋＨｚである基本周
波数（fundamental）と選択された基準ソース・クロッ
クとのアライメントが達成される。短期の測定周期（そ
して、間接的には、長期の測定周期）が、ＴＳとのアラ
イメントを達成する。スレーブ・クロック出力２８の１
つが、クロック発生器２６から位相発生器２２にフィー
ドバックされ、そこで、長期のカウンタ６０を用いてモ
ニタされる。
ィードバック信号として機能し、これは、選択マルチプ
レクサ２０のクロック乗算器４４に接続される。このフ
ィードバック経路は、クロック乗算器が選択されたクロ
ックＴＳと選択された基準ソースとのアライメントを達
成することを可能にするのに用いられる。これは、すべ
ての入力及び出力クロックが例えば８ｋＨｚなど特定の
周波数の整数倍であることを要求することによって、達
成される。次に、クロックＴＳの８ｋＨｚである基本周
波数（fundamental）と選択された基準ソース・クロッ
クとのアライメントが達成される。短期の測定周期（そ
して、間接的には、長期の測定周期）が、ＴＳとのアラ
イメントを達成する。スレーブ・クロック出力２８の１
つが、クロック発生器２６から位相発生器２２にフィー
ドバックされ、そこで、長期のカウンタ６０を用いてモ
ニタされる。
【００３９】スレーブ・クロック発生器は、好ましく
は、異なる基準ソースが選択されるときには、ホールド
オーバ・モードに一時的に入るように構成されている。
マルチプレクサ制御回路４１の一部として含まれている
ステート・マシンが、トグル検出器とコンフィギュレー
ション・テーブル３８と制御レジスタとからの入力を受
けて、マイクロプロセッサ・ポートを介しての読み出し
及び書き込みのためにアクセスされ、動作モードを決定
する。選択された基準ソースが選択解除されるべきとき
には、ステート・マシンは、別の基準ソースが入手可能
であると宣言されるまで、ホールドオーバ・モードに入
らせる。次に、ステート・マシンは、新たな基準ソース
をＴＳとして選択して、出力信号の８ｋＨｚの基本周波
数がその新たな基準ソースの周波数と一致するのを待機
し、そして、ロックされたモードにはいる。ホールドオ
ーバ・モードは、先に選択された基準ソースの測定され
た周波数の履歴を用いて動作し、出力に誤差を生じさせ
ずに、スレーブ・クロックを発生し続ける。ホールドオ
ーバ・モードは、新たな基準ソースの選択が完了する
と、クリアされる。スイッチ・オーバの間にホールドオ
ーバ・モードを用いることによって、１つのクロック・
ソースから別のクロック・ソースへのなめらかな移行が
保証される。ホールドオーバ・モードは、外部のマイク
ロプロセッサによって導かれたり、キャンセルされたり
することも可能である。
は、異なる基準ソースが選択されるときには、ホールド
オーバ・モードに一時的に入るように構成されている。
マルチプレクサ制御回路４１の一部として含まれている
ステート・マシンが、トグル検出器とコンフィギュレー
ション・テーブル３８と制御レジスタとからの入力を受
けて、マイクロプロセッサ・ポートを介しての読み出し
及び書き込みのためにアクセスされ、動作モードを決定
する。選択された基準ソースが選択解除されるべきとき
には、ステート・マシンは、別の基準ソースが入手可能
であると宣言されるまで、ホールドオーバ・モードに入
らせる。次に、ステート・マシンは、新たな基準ソース
をＴＳとして選択して、出力信号の８ｋＨｚの基本周波
数がその新たな基準ソースの周波数と一致するのを待機
し、そして、ロックされたモードにはいる。ホールドオ
ーバ・モードは、先に選択された基準ソースの測定され
た周波数の履歴を用いて動作し、出力に誤差を生じさせ
ずに、スレーブ・クロックを発生し続ける。ホールドオ
ーバ・モードは、新たな基準ソースの選択が完了する
と、クリアされる。スイッチ・オーバの間にホールドオ
ーバ・モードを用いることによって、１つのクロック・
ソースから別のクロック・ソースへのなめらかな移行が
保証される。ホールドオーバ・モードは、外部のマイク
ロプロセッサによって導かれたり、キャンセルされたり
することも可能である。
【００４０】スレーブ・クロック発生器は、好ましく
は、パワーアップの直後に自由動作（free-running）モ
ードに入るように構成されている。その際には、マルチ
プレクサ制御回路４１（上述）の中のステート・マシン
がモードの選択を制御する。直接的なデジタル合成は、
スレーブ・クロックを発生するのに用いられるが、クロ
ックの周波数は、典型的には初期のシステム・テストの
間に計算され記憶される記憶値によって決定される。自
由動作モードも、外部のマイクロプロセッサによって開
始及びキャンセルできる。
は、パワーアップの直後に自由動作（free-running）モ
ードに入るように構成されている。その際には、マルチ
プレクサ制御回路４１（上述）の中のステート・マシン
がモードの選択を制御する。直接的なデジタル合成は、
スレーブ・クロックを発生するのに用いられるが、クロ
ックの周波数は、典型的には初期のシステム・テストの
間に計算され記憶される記憶値によって決定される。自
由動作モードも、外部のマイクロプロセッサによって開
始及びキャンセルできる。
【００４１】局部発振器は、基準ソースとスレーブ・ク
ロックとをモニタし、スレーブ・クロックを発生するの
に用いられるから、局部発振器の周波数におけるドリフ
トは、ロックされたモードの間のスレーブ・クロックの
長期的な精度には影響しない。自由動作及びホールドオ
ーバ・モードの間に局部発振器の周波数にドリフトが生
じると、スレーブ・クロック周波数の精度に影響する。
温度補償された水晶発振器によって提供されるような、
よい温度補償を有しエイジング係数が低い局部発振器が
好ましい。より高レベルの集積化を望むのであれば、ス
レーブ・クロック発生器の他の部分と同じ半導体基板上
に一体化することができる局部発振器が好ましい。
ロックとをモニタし、スレーブ・クロックを発生するの
に用いられるから、局部発振器の周波数におけるドリフ
トは、ロックされたモードの間のスレーブ・クロックの
長期的な精度には影響しない。自由動作及びホールドオ
ーバ・モードの間に局部発振器の周波数にドリフトが生
じると、スレーブ・クロック周波数の精度に影響する。
温度補償された水晶発振器によって提供されるような、
よい温度補償を有しエイジング係数が低い局部発振器が
好ましい。より高レベルの集積化を望むのであれば、ス
レーブ・クロック発生器の他の部分と同じ半導体基板上
に一体化することができる局部発振器が好ましい。
【００４２】本発明によるスレーブ・クロック発生器の
より融通性を有する実現例が、図８に示されている。こ
れまでは、各スレーブ・クロック出力は、ＴＳから導か
れ、必要に応じて、デコードされたスレーブ・クロック
が乗算されたり分割されたりした。この場合には、基準
ソース１２の１つから、１つ又は複数のスレーブ・クロ
ックを導くことができる。選択マルチプレクサ１１０
（SELECTION MUX 2）が２以上の基準ソースを受け取っ
ている。マルチプレクサ１１０は、好ましくは、外部の
マイクロプロセッサの制御下で、これらの基準ソースの
中から１つを選択するように命じられ、選択されたもの
が、その出力１１２に送られる。より低いスレーブ・ク
ロックが必要な場合には、分周器１１４が、マルチプレ
クサの出力と直列に挿入される。選択マルチプレクサ
（SELECTION MUX 3）は、マルチプレクサ１１２の出力
とＴＳから導かれたスレーブ・クロックとを入力として
受け取り、スレーブ・クロックとして出力されるよう
に、一方又は他方を選択するように命じられる。
より融通性を有する実現例が、図８に示されている。こ
れまでは、各スレーブ・クロック出力は、ＴＳから導か
れ、必要に応じて、デコードされたスレーブ・クロック
が乗算されたり分割されたりした。この場合には、基準
ソース１２の１つから、１つ又は複数のスレーブ・クロ
ックを導くことができる。選択マルチプレクサ１１０
（SELECTION MUX 2）が２以上の基準ソースを受け取っ
ている。マルチプレクサ１１０は、好ましくは、外部の
マイクロプロセッサの制御下で、これらの基準ソースの
中から１つを選択するように命じられ、選択されたもの
が、その出力１１２に送られる。より低いスレーブ・ク
ロックが必要な場合には、分周器１１４が、マルチプレ
クサの出力と直列に挿入される。選択マルチプレクサ
（SELECTION MUX 3）は、マルチプレクサ１１２の出力
とＴＳから導かれたスレーブ・クロックとを入力として
受け取り、スレーブ・クロックとして出力されるよう
に、一方又は他方を選択するように命じられる。
【００４３】スレーブ・クロック発生器１０の構成要素
はほとんどがデジタル回路（すなわち、発生器は、アナ
ログＰＬＬとオフチップの局部発振器とを除くと、すべ
てデジタル）であるから、本発明によるノイズ拒絶及び
抑制特性は、既に述べたＶＣＯなどほとんどアナログで
ある従来技術によるシステムと比較して、改善されてい
る。ボード・レイアウトへの感度も低下しているので、
実際にこの発生器を用いることが遙かに容易になってい
る。
はほとんどがデジタル回路（すなわち、発生器は、アナ
ログＰＬＬとオフチップの局部発振器とを除くと、すべ
てデジタル）であるから、本発明によるノイズ拒絶及び
抑制特性は、既に述べたＶＣＯなどほとんどアナログで
ある従来技術によるシステムと比較して、改善されてい
る。ボード・レイアウトへの感度も低下しているので、
実際にこの発生器を用いることが遙かに容易になってい
る。
【００４４】ほとんどデジタルなこの実現例のために、
スレーブ・クロック発生器、すなわち、図２のボックス
１０に含まれているすべてを、共通の基板上に一体化
（集積化）することが可能になり、コスト削減及び消費
電力削減という観点からも更なる効果が得られる。本発
明は、その動作のためにローカルなマイクロプロセッサ
を必要としない（ネットワークの管理機能を提供するの
に、外部のマイクロプロセッサが用いられるのが典型的
ではあるが）。これらの効果すべてのために、本発明
は、現在の通信ネットワークにおいて用いられるのに最
適である。
スレーブ・クロック発生器、すなわち、図２のボックス
１０に含まれているすべてを、共通の基板上に一体化
（集積化）することが可能になり、コスト削減及び消費
電力削減という観点からも更なる効果が得られる。本発
明は、その動作のためにローカルなマイクロプロセッサ
を必要としない（ネットワークの管理機能を提供するの
に、外部のマイクロプロセッサが用いられるのが典型的
ではあるが）。これらの効果すべてのために、本発明
は、現在の通信ネットワークにおいて用いられるのに最
適である。
【００４５】以上では、本発明の特定の実施例を示し説
明したが、多数の変形例及び別の実施例を、当業者であ
れば想到できるはずである。従って、本発明は、冒頭の
特許請求の範囲によってのみ限定されることが意図され
ている。 ［図面の簡単な説明］
明したが、多数の変形例及び別の実施例を、当業者であ
れば想到できるはずである。従って、本発明は、冒頭の
特許請求の範囲によってのみ限定されることが意図され
ている。 ［図面の簡単な説明］
【図１】本発明によるスレーブ・クロック発生器が用い
られるコンテキストが図解されている。
られるコンテキストが図解されている。
【図２】本発明によるスレーブ・クロック発生器の基本
的な構成要素を図解するブロック図である。
的な構成要素を図解するブロック図である。
【図３】本発明による選択マルチプレクサの例示的な実
施例を示すブロック図である。
施例を示すブロック図である。
【図４】本発明による位相発生器の例示的な実施例を示
すブロック図である。
すブロック図である。
【図５】本発明による位相発生器の内部で用いられる位
相アキュムレータの動作を図解するプロットと２つの波
形とである。
相アキュムレータの動作を図解するプロットと２つの波
形とである。
【図６】本発明によるクロック発生器の例示的な実施例
を示すブロック図である。
を示すブロック図である。
【図７】図７ａ及び図７ｂから構成されており、これら
は、本発明によるクロック発生器の内部で用いられる位
相からクロックへのコンバータの２つの可能な実施例で
ある。
は、本発明によるクロック発生器の内部で用いられる位
相からクロックへのコンバータの２つの可能な実施例で
ある。
【図８】本発明によるスレーブ・クロック発生器の別の
実施例を示すブロック図である。
実施例を示すブロック図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マクナイト，アンドリュー
イギリス国ハンプシャー エスオー15
２ティーダブリュー，サウサンプトン,
メイフェア・ガーデンズ 45
(72)発明者 ラム，ジョナサン
イギリス国ハンプシャー ビーエイチ24
２キュージェイ，リングウッド，セン
ト・レナーズ，ヘザー・クロース ８
(56)参考文献 特開 平９−247134（ＪＰ，Ａ)
特開 平５−67967（ＪＰ，Ａ)
特開 平８−8889（ＪＰ，Ａ)
特開 平９−46326（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/033
G06F 1/12
H03L 7/00
Claims (9)
- 【請求項１】 多数の入来基準クロック・ソースの中の
選択された１つと同期しており同期通信ネットワークで
の使用に適切なクロック信号を発生するのに適切なスレ
ーブ・クロック発生器であって、 複数の入来基準クロック・ソース（１２）から基準クロ
ックを選択する選択マルチプレクサ（２０）と、 前記入来基準クロック・ソースのどの周波数よりも高い
周波数を有する出力を発生する局部発振器（２４）と、 前記局部発振器の周波数に対して測定された前記選択さ
れた基準クロックの相対周波数と共に変動する出力
（Ｐ）を生じる位相発生器（２２）と、 前記相対周波数と共に変動する周波数を有するスレーブ
・クロック（１６）を発生するクロック発生器（２６）
と、 を備えており、前記位相発生器は、 前記局部発振器の出力周波数を分割して短期及び長期の
測定周期を提供する第１及び第２のカウンタ（５０、５
２）と、 前記短期の測定周期の間に生じる前記選択された基準ク
ロックのサイクルをカウントし、値Ｄを有するサイクル
・カウントを出力する第３のカウンタ（５６）と、 前記長期の測定周期の間に生じる前記選択された基準ク
ロックのサイクルをカウントし、値Ｂを有するサイクル
・カウントを出力する第４のカウンタ（５８）と、 前記長期の測定周期の間に生じるスレーブ・クロックの
サイクルをカウントし、値Ｃを有するサイクル・カウン
トを出力する第５のカウンタ（６０）と、 前記サイクル・カウントの値Ｂ、Ｃ及びＤを受け取り、
前記Ｂ、Ｃ及びＤの値に基づき、前記選択された基準ク
ロックの周波数を表し前記局部発振器の各サイクルに対
して１回更新される前記出力値Ｐを生じる位相アキュム
レータ（５７）と、 を備えており、前記クロック発生器は、前記位相値Ｐの
値に従って前記スレーブ・クロックを生じるように構成
され、前記Ｂ及びＣの値は、前記スレーブ・クロック周
波数において不正確さを生じさせる丸め誤差を訂正する
のに用いられることを特徴とするスレーブ・クロック発
生器。 - 【請求項２】 請求項１記載のスレーブ・クロック発生
器において、前記選択マルチプレクサと前記位相発生器
と前記クロック発生器とは共通の基板上において一体化
されていることを特徴とするスレーブ・クロック発生
器。 - 【請求項３】 請求項１記載のスレーブ・クロック発生
器において、前記位相発生器は、訂正値アキュムレータ
（６２）と、ロールオーバ（roll-over）アキュムレー
タ（７０）と、スケーラ（６４）とを更に備えており、
前記訂正値アキュムレータは、前記Ｂ値と前記Ｃ値との
差（Ｂ−Ｃ）を計算し、前記スケーラは、前記（Ｂ−
Ｃ）の結果を、前記（Ｂ−Ｃ）の結果の最上位ビット
（ＭＳＢ）が前記Ｄ値のＭＳＢと同じウェイトをキャリ
ーさせるように選択された所定のスケーリング・ファク
タによって除算するように接続されており、前記ロール
オーバ・アキュムレータは、前記位相アキュムレータに
出力Ｐ’を提供するように接続され、更に、Ｐが最大値
Ｐmaxを超えない場合には、Ｐ’は、前記局部発振器の
前のサイクルの間に位相値Ｐがとる値と等しく、Ｐが最
大値Ｐmaxを超える場合には、Ｐ’＝Ｐ−Ｐmaxとなるよ
うに構成され、前記位相アキュムレータは、（Ｂ−Ｃ）
を前記スケーリング・ファクタによって除算した値をＫ
として、Ｐ＝Ｐ’＋Ｄ＋Ｋに従って前記位相値Ｐを計算
するように構成されていることを特徴とするスレーブ・
クロック発生器。 - 【請求項４】 請求項１記載のスレーブ・クロック発生
器において、前記スレーブ・クロック出力が位相値Ｐの
周期的に更新される値から導かれるときにはロックされ
たモードにあり、前記スレーブ・クロックの出力周波数
は、このスレーブ・クロック発生器が前記ロックされた
モードにあるときには３ｐｐｂ（parts per billion）
以内まで前記選択された基準クロックの周波数をトラッ
キングすることを特徴とするスレーブ・クロック発生
器。 - 【請求項５】 請求項１記載のスレーブ・クロック発生
器において、前記基準クロック・ソースのそれぞれに接
続された複数のトグル検出器（４２）を更に備えてお
り、前記トグル検出器は、それぞれが、それに対応する
基準クロック・ソースの周波数がいつ所定の範囲の外に
あるかを検出するように構成され、前記選択マルチプレ
クサは、前記所定の範囲の外にあると検出される周波数
を有する基準クロック・ソースを選択解除（de-selec
t）するように、構成されていることを特徴とするスレ
ーブ・クロック発生器。 - 【請求項６】 請求項５記載のスレーブ・クロック発生
器において、前記選択マルチプレクサが前記選択された
基準クロックとして異なる基準クロック・ソースを選択
しているときにはホールドオーバ・モードに入るように
構成されており、前記ホールドオーバ・モードでは、前
に選択された基準クロックに対して測定された前記Ｄ値
の履歴を用いて前記スレーブ・クロックの発生を継続
し、前記スレーブ・クロックの出力周波数は、このスレ
ーブ・クロック発生器が前記ホールドオーバ・モードに
あるときには月当たりで４．６ｐｐｂ以内まで前記選択
された基準クロックの周波数をトラッキングすることを
特徴とするスレーブ・クロック発生器。 - 【請求項７】 請求項１記載のスレーブ・クロック発生
器において、前記クロック発生器は、複数の可能なＰ値
に対するデジタル出力ワードを記憶するルックアップテ
ーブル（８２）とデジタル・アナログ（Ｄ／Ａ）コンバ
ータ（８４）とを含んでおり、前記位相アキュムレータ
から前記位相値Ｐを受け取り、前記ルックアップテーブ
ルに従って、前記Ｐ値に対応するデジタル出力ワードを
前記デジタル・アナログ・コンバータに提供し、前記ル
ックアップテーブルは、前記デジタル・アナログ・コン
バータが応答して前記スレーブ・クロック出力の波形の
一部を発生するように構成されていることを特徴とする
スレーブ・クロック発生器。 - 【請求項８】 請求項７記載のスレーブ・クロック発生
器において、前記クロック発生器は前記デジタル・アナ
ログ・コンバータによって生じた波形をフィルタリング
するバンドパス・フィルタ（８６）を含み、更に、前記
バンドパス・フィルタの出力に接続された位相ロック・
ループ（ＰＬＬ）回路（９０）を備えており、前記ＰＬ
Ｌ回路は、前記スレーブ・クロック出力の波形に存在し
うるジッタを減衰し、所望のスレーブ・クロック出力周
波数を得る必要に応じて前記スレーブ・クロック出力の
周波数を乗算することを特徴とするスレーブ・クロック
発生器。 - 【請求項９】 多数の入手可能な基準クロック・ソース
の中の１つと同期しており同期通信ネットワークでの使
用に適切なスレーブ・クロックを発生する方法であっ
て、 スレーブ・クロック（１６）が同期されるべき基準クロ
ック（ＴS）を複数の基準クロック・ソース（１２）か
ら選択するステップと、 局部発振器の周波数を分割して短期の測定周期を確立す
るステップと、 前記短期の測定周期の１つの間に生じる前記選択された
基準クロックのサイクルをカウントするステップであっ
て、前記サイクルのカウント（Ｄ）が、局部発振器の周
波数に対する前記選択された基準クロックの相対周波数
を決定する、ステップと、 前記選択された基準クロックの相対周波数に基づく周波
数を有するスレーブ・クロック（１６）を発生するステ
ップであって、前記スレーブ・クロックの周波数は、前
記選択された基準クロックの周波数にほぼ等しい、ステ
ップと、 前記局部発振器の周波数を分割して長期の測定周期を確
立するステップと、 前記長期の測定周期の１つの間に生じる前記選択された
基準クロックと前記スレーブ・クロックとのサイクルの
数における差（Ｂ−Ｃ）を決定するステップと、 前記差に従って前記スレーブ・クロックの周波数を調整
して前記スレーブ・クロック周波数において不正確さを
生じさせる丸め誤差を訂正するステップと、 を含むことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/298,402 | 1999-04-23 | ||
| US09/298,402 US6121816A (en) | 1999-04-23 | 1999-04-23 | Slave clock generation system and method for synchronous telecommunications networks |
| PCT/US2000/010289 WO2000065715A1 (en) | 1999-04-23 | 2000-04-17 | Slave clock generation system and method for synchronous telecommunications networks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002543652A JP2002543652A (ja) | 2002-12-17 |
| JP3411909B2 true JP3411909B2 (ja) | 2003-06-03 |
Family
ID=23150357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000614555A Expired - Fee Related JP3411909B2 (ja) | 1999-04-23 | 2000-04-17 | 同期通信ネットワークのためのスレーブ・クロック発生システム及び方法 |
Country Status (16)
| Country | Link |
|---|---|
| US (1) | US6121816A (ja) |
| EP (1) | EP1097511B1 (ja) |
| JP (1) | JP3411909B2 (ja) |
| KR (1) | KR100388931B1 (ja) |
| CN (1) | CN1148872C (ja) |
| AT (1) | ATE243387T1 (ja) |
| AU (1) | AU751441B2 (ja) |
| CA (1) | CA2334738C (ja) |
| DE (1) | DE60003378T2 (ja) |
| DK (1) | DK1097511T3 (ja) |
| ES (1) | ES2200870T3 (ja) |
| HK (1) | HK1038994B (ja) |
| MX (1) | MXPA00012359A (ja) |
| PT (1) | PT1097511E (ja) |
| TW (1) | TW454383B (ja) |
| WO (1) | WO2000065715A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW533681B (en) * | 2002-01-22 | 2003-05-21 | Gemstone Communications Inc | High speed voltage controlled oscillator |
| US6754171B1 (en) | 2000-05-18 | 2004-06-22 | Enterasys Networks, Inc. | Method and system for distributed clock failure protection in a packet switched network |
| US6356124B1 (en) * | 2000-06-26 | 2002-03-12 | Conexant Systems, Inc. | Method and apparatus for generating a digital sine wave signal |
| US6294935B1 (en) * | 2000-10-17 | 2001-09-25 | Vlsi Technology, Inc. | Built-in-self-test circuitry for testing a phase locked loop circuit |
| DE10059270B4 (de) * | 2000-11-29 | 2012-08-02 | Heidelberger Druckmaschinen Ag | Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse |
| US6333651B1 (en) * | 2000-12-01 | 2001-12-25 | Exar Corporation | Second order digital jitter attenuator |
| DE10208650A1 (de) * | 2001-03-15 | 2002-09-19 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation wenigstens eines Teilnehmers eines Bussystems und Bussystem |
| US7039148B1 (en) | 2001-04-27 | 2006-05-02 | Semtech Corporation | Phase detector and signal locking system controller |
| US6959317B1 (en) | 2001-04-27 | 2005-10-25 | Semtech Corporation | Method and apparatus for increasing processing performance of pipelined averaging filters |
| TW480821B (en) * | 2001-05-29 | 2002-03-21 | Realtek Semiconductor Corp | Multiphase switching circuit with bidirectional switch and without false signal |
| EP1331746A4 (en) * | 2001-07-18 | 2009-04-15 | Panasonic Corp | APPARATUS AND METHOD FOR DATA TRANSMISSION |
| US6976183B2 (en) * | 2001-11-09 | 2005-12-13 | Teradyne, Inc. | Clock architecture for a frequency-based tester |
| FR2832577B1 (fr) * | 2001-11-16 | 2005-03-18 | Cit Alcatel | Acquisition adaptative de donnees pour systeme de gestion de reseaux ou de services |
| US7081777B2 (en) * | 2002-05-28 | 2006-07-25 | Realtek Semiconductor Corp. | Multiple-phase switching circuit |
| WO2004006478A1 (en) * | 2002-07-08 | 2004-01-15 | Globespanvirata Incorporated | System and method for providing network timing recovery |
| DE10255355A1 (de) * | 2002-11-27 | 2004-06-24 | Infineon Technologies Ag | Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung |
| US7609797B2 (en) * | 2003-09-04 | 2009-10-27 | Standard Microsystems Corporation | Circuit, system, and method for preventing a communication system absent a dedicated clocking master from producing a clocking frequency outside an acceptable range |
| DE602005025761D1 (de) * | 2004-06-16 | 2011-02-17 | Thomson Licensing | System und verfahren zum routen asynchroner signale |
| US8116321B2 (en) * | 2004-06-16 | 2012-02-14 | Thomson Licensing | System and method for routing asynchronous signals |
| US20080049794A1 (en) * | 2005-01-13 | 2008-02-28 | Raul Assia | Device, System and Method of Communicating Between Circuit Switch Interfaces Over an Analog Modulation Communication Network |
| US7158904B2 (en) * | 2005-02-25 | 2007-01-02 | Texas Instruments Incorporated | System and method for correcting an inaccurate clock |
| US7782988B2 (en) * | 2005-05-02 | 2010-08-24 | Multigig Inc. | Digital frequency synthesizer |
| US9236966B2 (en) * | 2005-11-30 | 2016-01-12 | Caterpillar Inc. | Clock synchronization for a machine control system |
| US7464285B2 (en) * | 2006-02-14 | 2008-12-09 | Harris Corporation | Controlling an accumulation of timing errors in a synchronous system |
| CN101030777B (zh) * | 2006-03-02 | 2010-12-08 | 中颖电子(上海)有限公司 | 实时时钟源及其校准装置与方法 |
| US7626440B1 (en) * | 2007-07-04 | 2009-12-01 | Altera Corporation | High speed level shift |
| US8058900B1 (en) * | 2008-04-14 | 2011-11-15 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for clocking |
| US8077822B2 (en) * | 2008-04-29 | 2011-12-13 | Qualcomm Incorporated | System and method of controlling power consumption in a digital phase locked loop (DPLL) |
| US7928773B2 (en) * | 2008-07-09 | 2011-04-19 | Integrated Device Technology, Inc | Multiple frequency synchronized phase clock generator |
| US8120432B2 (en) * | 2009-06-19 | 2012-02-21 | Rockstar Bidco, LP | System and method for selecting optimum local oscillator discipline source |
| CN102035506B (zh) * | 2009-09-25 | 2014-01-15 | 慧荣科技股份有限公司 | 时钟产生电路、收发器以及时钟产生方法 |
| TWI421667B (zh) * | 2009-10-07 | 2014-01-01 | Univ Nat Cheng Kung | 時鐘同步之方法及應用該方法之網路系統 |
| WO2013049333A1 (en) * | 2011-09-28 | 2013-04-04 | Panavision Imaging | System and method for delayed clock distribution in column-parallel a/d architectures used in cmos image sensors |
| CN103248445B (zh) * | 2012-02-09 | 2018-01-05 | 中兴通讯股份有限公司 | 一种时钟同步方法和装置 |
| EP2902866B1 (en) * | 2014-02-04 | 2018-03-07 | Hittite Microwave LLC | System ready in a clock distribution chip |
| KR101470599B1 (ko) * | 2014-04-01 | 2014-12-11 | 주식회사 더즈텍 | 복원된 클럭을 이용하여 송신한 데이터를 수신하는 장치 |
| CN104363016B (zh) * | 2014-10-17 | 2018-03-13 | 青岛歌尔声学科技有限公司 | 一种时钟数据恢复电路和时钟数据恢复方法 |
| US9735787B2 (en) | 2015-03-18 | 2017-08-15 | Analog Devices, Inc. | Frequency synthesizer with dynamic phase and pulse-width control |
| JP2017163204A (ja) * | 2016-03-07 | 2017-09-14 | ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 | 通信装置 |
| CN108572266B (zh) * | 2017-12-11 | 2020-09-15 | 深圳市鼎阳科技股份有限公司 | 一种波形发生装置 |
| US10574246B2 (en) * | 2017-12-29 | 2020-02-25 | Texas Instruments Incorporated | Digital downconverter with digital oscillator frequency error correction |
| US11218984B1 (en) * | 2018-10-18 | 2022-01-04 | Sitime Corporation | Fixed-beacon time transfer system |
| US10879845B2 (en) | 2018-12-31 | 2020-12-29 | Texas Instruments Incorporated | Phase coherent numerically controlled oscillator |
| CN113676020B (zh) * | 2021-08-24 | 2023-03-10 | 上海琪云工业科技有限公司 | 一种用于开关稳压器可调精度锁频环数字控制方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4241308A (en) * | 1978-12-29 | 1980-12-23 | Alfred Cellier | Digital numerically controlled oscillator |
| US4562402A (en) * | 1983-04-29 | 1985-12-31 | Tektronix, Inc. | Method and apparatus for generating phase locked digital clock signals |
| JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
| FR2710797B1 (fr) * | 1993-09-30 | 1995-12-15 | Sgs Thomson Microelectronics | Comparateur de phase numérique. |
| GB2288086A (en) * | 1994-03-28 | 1995-10-04 | Hewlett Packard Co | Digital phase-locked loop using a numerically-controlled oscillator |
| DK138196A (da) * | 1996-12-04 | 1998-06-05 | Dsc Communications As | Fremgangsmåde og kredsløb til frembringelse af et systemkloksignal |
| US5864252A (en) * | 1997-02-13 | 1999-01-26 | Galvantech, Inc. | Synchronous circuit with improved clock to data output access time |
| DE19707365C2 (de) * | 1997-02-25 | 1999-01-07 | Lucent Tech Network Sys Gmbh | Digitaler Oszillator |
-
1999
- 1999-04-23 US US09/298,402 patent/US6121816A/en not_active Expired - Lifetime
-
2000
- 2000-04-17 MX MXPA00012359A patent/MXPA00012359A/es active IP Right Grant
- 2000-04-17 PT PT00923429T patent/PT1097511E/pt unknown
- 2000-04-17 AU AU43553/00A patent/AU751441B2/en not_active Ceased
- 2000-04-17 CA CA002334738A patent/CA2334738C/en not_active Expired - Lifetime
- 2000-04-17 DK DK00923429T patent/DK1097511T3/da active
- 2000-04-17 EP EP00923429A patent/EP1097511B1/en not_active Expired - Lifetime
- 2000-04-17 ES ES00923429T patent/ES2200870T3/es not_active Expired - Lifetime
- 2000-04-17 DE DE60003378T patent/DE60003378T2/de not_active Expired - Lifetime
- 2000-04-17 AT AT00923429T patent/ATE243387T1/de active
- 2000-04-17 KR KR10-2000-7014510A patent/KR100388931B1/ko active IP Right Grant
- 2000-04-17 JP JP2000614555A patent/JP3411909B2/ja not_active Expired - Fee Related
- 2000-04-17 WO PCT/US2000/010289 patent/WO2000065715A1/en active IP Right Grant
- 2000-04-17 CN CNB008011907A patent/CN1148872C/zh not_active Expired - Lifetime
- 2000-05-27 TW TW089107630A patent/TW454383B/zh not_active IP Right Cessation
-
2002
- 2002-01-04 HK HK02100049.9A patent/HK1038994B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE60003378D1 (de) | 2003-07-24 |
| AU4355300A (en) | 2000-11-10 |
| TW454383B (en) | 2001-09-11 |
| PT1097511E (pt) | 2003-10-31 |
| ES2200870T3 (es) | 2004-03-16 |
| KR20010072630A (ko) | 2001-07-31 |
| HK1038994B (zh) | 2004-10-08 |
| US6121816A (en) | 2000-09-19 |
| ATE243387T1 (de) | 2003-07-15 |
| CN1148872C (zh) | 2004-05-05 |
| EP1097511A1 (en) | 2001-05-09 |
| WO2000065715A1 (en) | 2000-11-02 |
| HK1038994A1 (en) | 2002-04-04 |
| EP1097511A4 (en) | 2001-06-13 |
| DK1097511T3 (da) | 2003-10-06 |
| CA2334738C (en) | 2002-11-19 |
| AU751441B2 (en) | 2002-08-15 |
| KR100388931B1 (ko) | 2003-06-25 |
| MXPA00012359A (es) | 2002-04-24 |
| JP2002543652A (ja) | 2002-12-17 |
| CN1315077A (zh) | 2001-09-26 |
| CA2334738A1 (en) | 2000-11-02 |
| EP1097511B1 (en) | 2003-06-18 |
| DE60003378T2 (de) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3411909B2 (ja) | 同期通信ネットワークのためのスレーブ・クロック発生システム及び方法 | |
| CN109150175B (zh) | 用于时钟同步和频率转换的设备和方法 | |
| US5602884A (en) | Digital phase locked loop | |
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| US4980899A (en) | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange | |
| US4849993A (en) | Clock holdover circuit | |
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| US7839222B2 (en) | Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis | |
| US5455840A (en) | Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator | |
| US6968027B2 (en) | Digital PLL device and digital PBX using the same | |
| US10908635B1 (en) | Detection and management of frequency errors in a reference input clock signal | |
| WO2022267591A1 (zh) | 时钟切换方法及装置、电子设备和计算机可读存储介质 | |
| US5867544A (en) | Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same | |
| EP0772912B1 (en) | Digital phase locked loop | |
| JP4661509B2 (ja) | 伝送装置 | |
| JP2011524113A (ja) | 小数位相検出器を用いたクロック生成 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JPH11304972A (ja) | 基準周波数・タイミング発生装置 | |
| KR100282410B1 (ko) | 시스템 클록 보드 | |
| JP2001186018A (ja) | 入力クロック切替回路 | |
| JPH11298460A (ja) | クロック切替回路 | |
| WO2000018013A1 (en) | A method for minimizing the phase shift in a phase-locked loop caused by changing the reference signal and a phase-locked loop | |
| JP2000241524A (ja) | デジタルプロセッシングｐｌｌ | |
| CA1296073C (en) | Clock holdover circuit | |
| JP2002006980A (ja) | 二重化クロック選択方法及び方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3411909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |