TW454383B - Slave clock generation system and method for synchronous telecommunications networks - Google Patents
Slave clock generation system and method for synchronous telecommunications networks Download PDFInfo
- Publication number
- TW454383B TW454383B TW089107630A TW89107630A TW454383B TW 454383 B TW454383 B TW 454383B TW 089107630 A TW089107630 A TW 089107630A TW 89107630 A TW89107630 A TW 89107630A TW 454383 B TW454383 B TW 454383B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- frequency
- slave clock
- slave
- reference clock
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Manipulation Of Pulses (AREA)
- Exchange Systems With Centralized Control (AREA)
- Mobile Radio Communication Systems (AREA)
- Paper (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
Description
經濟部智慧財產局員工消費合作社印製 45 43 8 3 A7 _B7___五、發明說明(1) 本發明背景 本發明領域 本發明與同步電信網路領域有關,尤其與從屬時鐘之 產生有關,其與此一網路使用之參考時鐘來源同步。 相關技藝說明 大電信網路爲由切換引擎與傳輸線路所組成。數位網 路支援原有信號可爲類比或爲數位者之服務,而類比信號 經一數位網路攜載,將其等表現成一連串之數位字ο 現有二種主要類型之數位電信網路:電路切換與訊包 切換〇電路切換網路發展爲傳送即時服務例如語音,而訊 包切換網路發展爲傳送資料導向之服務〇直到最近爲止, 對電路切換與訊包切換之架構需有分離之網路,而建構其 等所用之設備元件經發現有很大之不同〇此一分離以網路 之設備成本、維護、及操作觀點而言甚爲昂貴。業經相當 時間瞭解,若該二種架構可共同存在於相同網路上時可實 現效率性,但首先須克服許多障礙0 多年以來,諍音業務爲佔優勢•而使電路切換網路大 於訊包切換網路。雖然非語音服務正快速成長,但當試 製作共同網路時,電路切換網路之大小必須被考應、。由於 大量之電路切換設備已然在位,將此一網路用於語音與資 料業務乃屬合宜〇然而,整補電路切換網路本質上有相當 之高誤差率,其不適合以訊包爲基礎之通訊〇 語音或資料業務會受損方式之一爲當選樣由於操作於 稍微不同速率之連績切換被遺失時〇經第一切換之傳輸速 本紙張尺度適用中關家標準(CNS)A4規格(210 X 297公爱) -5— -丨丨1----—丨丨! ·裝-----丨丨訂'11--線 (請先閱讀背面之注意事項再填寫本頁) A7 454383 __B7_ 五、發明說明(2) 率爲由提供至該切換之切換時鐘速度所決定〇同樣地,於 第二切換輸入之信號消耗速率爲由提供至該第二切換之切 換時鐘速度所決定〇當消耗速率符合到逹速率時,切換操 作爲無誤差〇然而,當消耗速率不同於到達速率時,各切 換產生誤差,當信號經網路傳播時,其累積效果會變得相 當大。於各切換之輸入上可放置緩衝器以容納傳輸速率之 差異,但此等會導致延遲,其對所接收信號之品質亦會有 不利之影響〇 此等困難造成使用電路切換網路傳送訊包有問題〇由 於需要再傳送含有誤差之訊包,縱然一小誤差率出現時· 訊包切換網路之產率顯著減少0數位信號經各切換及於切 換間無損壞之傳送視個別切換時鐘操作之相對精確性而定 。爲減少各切換之誤差率,需求以相同速率進行各切換。 現代通訊網路典型上具有階層式時鐘分配構造,將一共同 時鐘分配到所有之切換操作。需要時,各切換可同步至一 時鐘,其或來自一較高電平切換或來自爲一平齊電平之切 換〇因此各切換爲供相鄰接切換使用之一時鐘信號來源。 每次時鐘被再產生時,該新時鐘被稱爲其衍生來源時鐘( ”主要"時鐘)之一*從屬 時鐘分配網路容易有偶發性失效,而於停止期間保持 網路操作爲一主要需求0爲此理由,分配網路必須具有某 些程度之彈性能自行復原。業經確認於各種標準中有三種 操作模式支配大同步電信網路:閉鎖模式、留續模式與自 由運轉模式。此等模式反映一分配網路元件操作之三個階 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " ' — ------- --- -裝— _丨訂_、!------線 (請先閱讀背面之沒意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 4 5^38 3 A7 經濟部智慧財產局員工消費合作社印製 B7_____五、發明說明(3) 段〇於開機時,該時鐘產生硬體進入“自由運轉〃模式〇 於此一模式,局部從屬時鐘意爲穩定持久並接近檩稱網 路速率,但不需爲同步〇該自由運轉模式通常保持直到從 一較高電平或平齊電平元件偵測到一優良之同步來源〇當 偵測到一良好之同步來源時,使用W閉鎖模式〃之操作, 其時局部從屬時鐘被驅動成與進入之時鐘同步〇若該同步 來源失效時,時鐘產生器進入 '"留續模式"〇於此一模式 ,局部從屬時鐘之產生爲儘可能接近進入之時鐘之最後已 知之良好値。此需要某些儲存之進入時鐘行爲歷程◦當偵 測到優良同步來源時,時鐘產生恢復成閉鎖模式〇 因此,從屬時鐘產生器於時鐘分配網路爲一重要設備 項目〇此一系統必須偵測同步來源之出現與消失,當其出 現時,產生之從屬時鐘或爲與最佳來源同步,當其消失時 ,或爲與之非常接近〇傳統上,各種電信網路標準(主要 爲 ITU-T G . 78 3,G · 811-813,Be 1IcoreGR-253-CORE » 與 ETSI 3 0046 2 (第1至6部份))所施加之性能需求使用一 電壓控制振盪器(VC0)業經滿足。該VC0爲由於軟體所施行 並於微處理器上所進行之控制演算法所控制,其擷取從數 個感測器(例如溫度與電壓)與一相位比較器之輸入•而 產生一控制電壓,使該VC0模仿選出之主要參考來源,藉 此產生一從屬時鐘〇 然而,使用一VC0於產生從屬時鐘有許多缺點〇雖然 以VCO爲基礎之系統原理上可整合到單一之半導體底質上 ,其使用完全不同之組件使此一工作並不容易0嵌入微處 紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐Ϊ " ' 甲Ί — — Illlnlllllr -----ί I 訂·'1 ---- — 丨 _ (請先閲誚背面之注意事項再填寫本頁) 454383 A7 經濟部智慧財產局員工消費合作社印製 B7____五、發明說明(4) 理器之操作、指令與資料記憶,及配合之其他數位功能與 敏感之類比組件例如比較器與VCO之操作爲不相容。再者 ,數位組件產生之電雜訊會衰減類比組件之操作0尤其出 現於VCO之控制輸入上之雜訊導致輸出頻率之變化,其他 已知爲顫動者。此一應用之最大顗動規範典型上很緊密, 意謂只可容忍極低電平之雜訊0當數位組件安裝靠近類比 組件時,如於完全整合之施行例所需者,雜訊控制很困難 〇 雜訊問題亦出現於分離之VCO實施例,但於電路板佈 置採取預防措施可使一設計得以使用〇然而,此等預防措 施與各種因素相關,其等經常爲從屬時鐘產生器設計者所 無法控制0由於每次要施行新設計時佈置工作必須仔細考 ,此使毎次之實施例爲唯一。使用分離組件亦會導致無 法接受之空間與功率消耗電平0 最後,分離與整合之以 VCO爲基礎之系統需要廣泛之校準程序,其爲提供滿足性 能規範必需之溫度補償所需者0此爲耗時且昂貴0 本發明綜沭 所提出爲一種適合於同步電信網路使用之從屬時鐘產 生系統及方法。使用直接數位合成技術從一選擇之參考時 鐘產生一或多個從屬時鐘,此大爲減少系統對雜訊之敏感 性。本發明可滿足非常緊密之頻率偏離規範,並可整合於 一共同底質上,減少空間與功率消耗〇 該從屬時鐘產生系統包括一多工器,其從許多可獲得 之時鐘信號選擇一參考時鐘,各時鐘信號可於其本身之點 本紙張尺度適用中晒家標準(CNS)A4規格(210 X 297公髮) " ' —8 — ---I---i! i -裝!、—ιί 訂·! *象 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 454383 A7 _ B7 _ 五、發明說明(5) 頻率〇撥動式偵測器最好監視可獲得之時鐘來源之各者, 並阻止選擇任何不在指定頻率範圔內者0 —局部振盪器用 以建立 '"短期量測周期〃;所選擇參考時鐘之循環爲在連 續之短期量測周期上計算,以相對於局部振盪器頻率決定 所選擇時鐘之相對頻率〇該循環計數饋送至相位對時鐘轉 換器,產生一從屬時鐘輸出,其具有一頻率隨所選擇時鐘 所量測相對頻率而改變〇 會將不精確性導入從屬時鐘頻率內之四捨五入誤差爲 藉由監視所產生從屬時鐘與A長期量測周期〃上所選擇參 考時鐘所抵銷,後者亦由局部振盪器所建立。此二循環計 數間之差異被使用於一反饋路徑以修正輸出頻率〇 本發明可於閉鎖、留續、及自由運轉模式操作,並可 滿足對各模式給定之頻率偏離規範0於閉鎖模式,維持十 億分之3或更小之偏離,而於留績模式達成每月小於百萬 分之4. 6之漂移0本發明不需要局部微處理器,且其大部 份爲數位之實施例使其得以被整合於一共同底質上,實現 空間與功率消耗二者之有利條件〇大部份爲數位之實施例 亦大爲減少雜訊之不利影響,不論是否於晶片上產生者, 或於晶片所安裝印刷電路板(PCB )上之別處產生者。 本發明進一步之特色與優點對業界技術熟練人員而言 從以下詳述連同附圖將會很顯然〇 簡要 說 圖1爲例示使用依據本發明之從屬時鐘產生器之上下 關係圖。 t紙張尺度適用中國國家標準(CNS)A4規格(210«297公釐) " -9-
--------------裳--------奸_·------線 (請先閱讀背面之注意事項再填寫本頁J A7 454383 B7_____ 五、發明說明(6) 圖2爲例示依據本發明之從屬時鐘產生器之基本組件 之方塊圖。 围| 3爲依據本發明一選擇多工器之示例性具體形式之 方塊圖。 g)4爲依據本發明之相位產生器之示例性具體形式之 方塊圖〇 g 5爲例示依據本發明一相位產生器內所使用相位累 積器操作之圖與二個波形0 圖6爲依據本發明一時鐘產生器之示例性具體形式之 方塊_ 〇 gj7a與7 b爲依據本發明一時鐘產生器內所使用相位對 時鐘轉換器之二種可能之具體形式0 g) 8爲依據本發明一從屬時鐘產生器之.替代具體形式 之方塊圖。 本發明詳沭 圖1所示爲依據本發明之一從屬時鐘產生器10 〇典型 上可獲得許多參考時鐘來源(或主要"時鐘)12»由之 可產生一或多個從屬時鐘〇各參考來源可由譬如高速與低 速線路界面之時鐘恢復電路及於局部同步分配網路之一埠 供給。許多參考來源提供二個可選擇之頻率(例如38. 88 百萬赫或77.?6百萬赫,6.4S百萬赫或19.44百萬赫,或 1.54百萬赫或2.CM8百萬赫),而由網路管理組件進行該 選擇,後者屬本專利範圍之外〇各參考來源可由各種邏輯 族之組件所產生,例如正eel (peel)或ttl ,而爲最大之 本紙張尺度用t國國家標準(CNS)A4規格(21“297公爱) ^ " -10- ---^-----------裝------ί—訂.---------象 (請先閲讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 A7 454383 B7___ 五、發明說明(7) 彈性,從屬時鐘產生器10最好配置以支援各種可能性〇 g 1所示之從屬時鐘產生器配置以接收最大爲六個參考來源 作爲輸入,雖然本發明非受限於任何特定之最大輸入計數 〇 從屬時鐘產生器10亦接收一局部振盪器時鐘14作爲輸 入0參考來源之一者被選擇作爲產生一或多個從屬時鐘之 來源0藉由使用直接數位合成技術(於以下詳述),從屬 時鐘產生器產生一或多個從屬時鐘輸出I6,其從被選擇之 參考來源所衍生。再者,爲最大彈性之目的,該從屬時鐘 產生器最好提供數個具有不同頻率之從屬時鐘輸出,其於 各種邏輯族之高與低邏輯電平之間振盪。該從屬時鐘產生 器10亦可配置以於各輸出提供可選擇之頻率。該產生器所 產生之從屬時鐘可被任何數目之裝置類型.(即V從屬時鐘 接收端〃)所使用,例如線路驅動器或切換開闢〇 阛1所示之參考來源頻率只爲例示;本發明適用於具 有廣泛頻率範圍之參考來源,只要該局部振盪器頻率作成 夠高以容納其等,如於晶片上所使用者(即可於共同底質 上整合在一起之該等從屬時鐘產生器組件所使用者,於以 下更詳細說明)〇就成本與複雜性理由而言(譬如其須爲 良好之溫度補償),該局部振盪器最好爲不在晶片上,而 以一適度頻率將其時鐘供給至該晶片,該頻率低於晶片上 實際需要者。然後使用一時鐘乘法器25,最好爲一晶片上 之類比相鎖環路(PLL ),乘上所供給局部振盪器時鐘之頻 率,以獲得於晶片上使用之高速時鐘。爲使用直接數位合 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -11- I I-----_! — 1 — * 裝 i — i—r 訂·」!!1— —-缘 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 454383 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(8) 成產生一密切追循一參考來源之從屬時鐘,需要具有一頻 率大於所選擇參考來源頻率之局部振盪器;所需要爲一局 部振盪器頻率至少2倍大於所選擇參考來源最高頻率,且 愈高比例愈佳。 圖2所示爲例示從屬時鐘產生器1〇之基本組件之方塊 圖。參考來源12由一選擇多工器2 0所接收,其選擇參考來 源之一者爲從屬時鐘所由衍生之時鐘Ts〇該選擇爲於外部 網路管理組件之控制下完成,其建立一較佳之選擇次序〇 該選擇多工器最好亦包括監視各參考來源頻率之能力,於 該情形該多工器接收一局部振盪器24之輸出(所示爲乘以 時鐘乘法器25供晶片上使用,如上所述)作爲一參考;若 一來源爲在一預定範圍以外時,該來源爲'不被選擇 一來源之不被選擇爲當該系統完全阻止其被選擇,或當已 被選擇後該來源之頻率經偵測落於預定範圍之外〇於後者 情形,選擇多工器依據該選擇次序選擇次一來源〇該不選 擇程序於以下更詳細說明。 所選擇之參考來源Ts饋送至一相位產生器22,其亦接 收局部振盪器24之輸出(已乘)〇該相位產生器產生一相 位値P(於以下詳細說明),其爲所選擇來源Ts相對於局 部振盪器頻率之相對頻率之量測❹相位値P饋送至一時鐘 產生器26,其將P値解碼,並依據P値產生一或多個從屬時 鐘16。該P値經周期性更新,使其精確代表所選擇來源Ts 之頻率;轉而,從屬時鐘之頻率密切追循所選擇參考來源 者〇—反請信號27最好反饋至選擇多工器2〇,而從屬時鐘 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -12- --- I I--I 1----裝- ----- l· ti .ίιιιιι — — (請先閱讀背面之注意事項再填寫本頁) A7 45 43 8 3 _ B7__ 五、發明說明(9) 輸出16之一者經線路28反饋至相位產生器22 〇此等反饋信 號之目的於下說明。需要時可使用乘法器與除法器,使得 以從所選擇參考來源產生一範圍之從屬時鐘0 圖3所示爲例示選擇多工器2〇之一示例性具體形式之 方塊圖0 需要時,該N個參考來源12爲通過電平移位器30 ,以確保其等享有共同之邏輯電平0然後被各參考來源饋 送至習用之N取1多工器32,其依據於控制輪入36所接收之 控制信號,將各參考來源之一者連接至一輸出34〇 決定選擇那一個參考來源必須考屢各來源之操作有效 性,以及許多本發明以外之因素一例如網路規劃者之期望 與網路之拓撲學。此等外部因素最好藉由載入一組態表38 來加以容納,其具有選擇進入來源之較佳優先次序〇該選 擇次序優先權最好經一埠從一外部微處理器(圖上未顯 示)載入表38〇組態表產生一輸出至一多工器控制電路41 ,後者經由控制輸入36將參考來源選擇輸送至多工器32 〇 N個來源各者之操作有效性最好由各自之撥動式偵測 器4 2監視〇 N個撥動式偵測器各供給有一從局部振盪器衍 生之時鐘,由其等使用以確認其等各自參考來源之頻率。 各撥動式偵測器監視其各自之來源•以確定其頻率是否在 一指定範圍內,以及就間歇性行爲予以確定〇各撥動式偵 測器對多工器控制電路41報告參考來源狀態〇任何未滿足 所需標準之參考來源受阻止免被選擇。若超出容許量之參 考來源現行被選擇時,多工器控制電路4 1依據組態表自動 選擇另一來源,並阻止失效之來源被再選擇。以此方式, 冬紙張尺度適用中國國家標i (CNS>A4規格(210x297公楚) -13- I -------— LI — — -----III ^ -------- <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印f A7 4 5 438 3 B7 _ 五、發明說明(10) 最隹參考來源(由預定之優先次序與來源之操作有效性決 定)永遠會被選出〇各來源之狀態可儲存於一暫存器,其 可由外部微處理器讀取。多工器32之輸出34可被饋送至時 鐘乘法器電路44,最好爲一數位PLL,其產生時鐘Ts,從 屬時鐘將依此被產生。乘法器電路於確保Ts經常振盪於相 同之標稱頻率上有用,不管所選擇參考來源之頻率爲何〇 時鐘乘法器44最好亦接收從時鐘產生器26之反饋信號27, 其目的於以下說明〇 從屬時鐘產生器使用直接數位合成技術產生從屬時鐘 ;此一技術包括相位與時鐘產生器之使用,如以下說明〇 圖4所示爲例示相位產生器2 2之示例性具體形式之方塊園 。局部振盪器24 (依需要乘)用以建立一短期量測周期與 —長期量測周期,最好分別使用一對計數器5〇與52,係配 置以將局部振盪器之頻率除以各別之量,以產生所要之短 期與長期量測周期〇若需要提供精確之量測周期,局部振 盪器之頻率於其被除之前可先乘以時鐘乘法器54--譬如以 一類比PLL電路施行。雖然量測周期爲以圖4之一對計數器 施行,但本發明非受限於此一實施例〇其他裝置可藉由產 生一週知且可重複量測周期者亦可被使用。 被選擇之參考時鐘Ts饋送至一短期計數器56,係配置 以計數時鐘Ts於該短期量測周期期間發生之循環〇此一技 術相對於局部振盪器頻率量測被選擇時鐘之相對頻率0由 於局部振盪器再次被使用於從屬時鐘之產生,所選擇時鐘 Ts之頻率之絕對量測非爲必要,使局部振盪器頻率之任何 本紙張尺度_國國家標準(CNS)A4規格(210 X 297公楚) ~ -14 — -------------裝-----l·-—訂-------一-線 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 45 A38 3 A7 ―― _ B7 五、發明說明(11) 永久性偏移被抵銷。短期計數器5 6於短期量測周期期間所 計數之循環數目輸出爲一値Do該短期量測周期爲周期性 產生(即於固定時間間隔逐一產生),使該D値被周期性 更新,使其經常反映時鐘Ts之最近歷程。 短期量測周期之期間爲與應用相關•其選擇爲使所選 擇時鐘之顫動與漂離成份得以有效追循〇譬如一 50毫秒之 短期量測周期容許該電路追循高達20赫之漂離成份,而 50 0毫秒之量測周期得以追循低於2赫之漂離頻率〇由此所 提供適應性容許電路被使用於一廣泛範圍之應用〇 於D値更新期間,現行D値被用以產生一相位基値,其 藉由連績將D値加至一累積相位値P,其速率爲局部振盪器 每一循環一次加算;此以一相位累積器57達成〇該進行中 之相位値P爲線性相位增加之接合式線性近,似値。該P値由 時鐘產生器26解碼以產生該從屬時鐘〇 於從屬時鐘內之不精確性可爲由D計數之*四捨五入 誤差〃引起0當牽涉二時鐘領域時,四捨五入誤差爲不可 避免,因爲經常會有亞穩定性發生之可能性,其影響量測 周期結束端之計數增量〇可使用一特別之信號交換技術以 防止此等亞穩定性影響量測周期之開始,但信號交換只改 良於量測周期之一結束端或另一結束端之操作一而非二結 束端〇四捨五入誤差會引起D計數成爲百萬分之幾之誤差 ,造成相同次方大小之從屬時鐘頻率偏移〇此會大於可適 用標準(其可低至如十億分之3 )所需者數個次方之大小。 藉由使用二額外計數器58與60,偵測所選擇時鐘與所 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公楚) -15— -------;-------裝-----,----訂------I·!線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 454383 A7 _____B7___ 五、發明說明(l2) 產生從屬時鐘一者間之差異,努力去除從屬時鐘由於四捨 五入誤差之不精確性,該二額外計數器於一較長時間周期 操作,使四捨五入誤差之衝擊減少至可接受電平。如圖4 所示,長期計數器58與60之配置以分別計數所選擇時鐘Ts 與所產生從屬時鐘之循環,其發生於局部振盪器所建立長 期量測周期。長期計數器58與60於長期量測周期所計數之 循環數目分別輸出爲値B與値Co從屬時鐘產生器典型上構 造爲提供具有各種頻率之數個從屬時鐘;如此,饋送至計 數器60之從屬時鐘28最好爲一與Ts相同頻率者,以簡化B 與C値間之比較〇 長期量測周期之期間亦爲應用相依,其選擇爲使長期 計數之任何四捨五入誤差之效應不會太大而使從屬時鐘頻 率被推出指定限度之外〇亦可使用上述之握手技術以改良 此等計數之精確性,以及減少長期量測周期之長度。 循環計算値B與C饋送至一校正値累積器62,計算於其 等(B-C)間之差異。此一差異値作爲一校正向量,饋送到 相位累積器57,以修正D値之誤差。由於B與C値爲甚大於D 値(由於較長之量測周期),該差値最好由一比例調整器 64比例調降,以適合相位累積器之敏感性;比例調整器64 之輸出爲一値K,其爲由(B-C)除以比例調整器6 4所建立比 例調整因數而得到0該比例調整因數之選擇作爲二主要目 的:其將B-C之結果下移,直到該結果之最顯位元攜有與D 値之最顯位元相同之權重,其以平順方式將不顯位元洩放 入累積器內〇由於該差値更新之間有一長期量測周期,其 ^紙張尺度適用中國國家標準(CNS>A4規格(2〗0 X 297公釐)~~ -16- -----------HI in II —ί ^ -----I-- (請先閱讀背面之注項再填寫本頁) 454383 A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明(13) 校正之誤差會出現於所產生之從屬時鐘數秒鐘〇然而,該 支配標準典型上容許此一簡短之誤差周期〇 圖5例示相位累積器之操作,其將相位値P對時間作圖 。相位累積器57保持D與K値進行中之總和,重複將現行之 〇與K値加入所有以前之D與K値之現行總和,直到發生〜翻 轉〃,即該累積總和超過最大値之Pmax時〇 該卩値於每一 局部振盪器循環更新一次,其波形示於圖下方。結果爲P 以階梯形式增加,而各階等於其各自之D + K値ο P爲二進位 値之形式;於此一範例,時鐘產生器配置以於P値之最顯 位元(MSB)改變狀態,及當P値超過Pmax時,撥動該從屬時 鐘(示於囷下方)〇 參考回圖4,藉由將相位累積器57連接至翻轉累積器 70,維持進行中之P總和。翻轉累積器7 0於一輸入接收現 行P値,而於第二輸入接收〜^値,並產生一輸出P’,饋 送至相位累積器57之輸入。當P小於?!>^時,翻轉累積器 7 0設定P’=P〇然而,當P値超過Pmax時,翻轉累積器70將P 自Pmax減去以決定一'"餘"値,而P’設定等於此一餘値。 相位累積器57配置以產生一相位値P,係以下式求得 • P = P’ + D + K,其中K以下式求得: K = (B-C)/比例因數,其中該比例調整因數爲由比 例調整器64所建立,如上所述。當如上所述,餘値被加總 到相位累積器57內時,其被用作爲次一循環之起始値。 相位累積器57產生之P値饋送至時鐘產生器26,其一 --------------裝---------訂--------線 (諳先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) -17- A7 45 438 3 ______B7_ 五、發明說明(Η) 示例性具體形式示於圖6〇 Ρ被以—相位對時鐘轉換器80解 碼,其產生一解碼從屬時鐘輸出波形81,具有一頻率隨相 位値Ρ改變0相位對時鐘轉換器8ϋ有許多可能之實施例, 其示於圖與?b〇於圖中,Ρ値施加於一查詢表82·其 輸出數位字對應至回應變化P値之正弦波部份。該查詢表 輸出饋送至數位對類比(D/A)轉換器84以產生一時鐘波形 ,其經過一通帶濾波器86以改良時鐘波形之品質。 另一可能之相位對時鐘轉換器80示於圖7b,由單一和 (AND)閘88組成。於此一範例,該和閘連接至P値之MSB, 及賦能(ΕΝ ABLE)信號。當動作爲高且P値之MSB撥動爲高時 ,和閜一及解碼從屬時鐘波形一之輸出亦爲高。此一實施 例產生一簡單之正方形波輸出,其不需使用通帶濾波器〇 參考回到圖6,相位對時鐘轉換器80之輸出最好饋送 至類比PLL電路90 〇該PLL作用爲減弱出現於解碼從屬時鐘 之任何顫動,並可程式規劃以乘或除該解碼輸出,以產生 具有特定頻率之從屬時鐘〇額外之從屬時鐘頻率可從解碼 從屬時鐘輸出衍生,其使用額外之除法器電路,如圖6之 除法器92所例示。消雜音電路94與96最好以和閛施行,可 與各從屬時鐘輸出以串聯方式揷入,以消除其等各自之時 鐘,其等可被用以對下游設備指示時鐘產生程序失效之發 生。當需要將所產生從屬時鐘之邏輯電平與從屬時鐘承接 端所需者符合時,電平移位器98亦可與從屬時鐘輸出以串 聯方式挿入〇 解碼從屬時鐘作爲反饋信號27,其連接回選擇多工器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — 18 — ----------.---裝— ;--•—訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 454383 A7 _B7__ 五、發明說明(15) 2 0之時鐘乘法器44 〇此一反饋路徑用以容許時鐘乘法器將 所選擇時鐘Ts與選擇參考來源對正。此爲可能,藉由要求 所有輸入與輸出時鐘爲一特定頻率例如8kHz之倍數。然後 ,時鐘Ts之8kHz基頻爲與所選擇參考來源時鐘者對正。然 後,短期量測周期(及間接之長期量測周期)與Ts對正〇 從屬時鐘輸出28之一者亦從時鐘產生器26饋回至相位產生 器22,於此以長期計數器監視〇 當一不同之參考來源被選擇時,該從屬時鐘產生器最 好配置以暫時進入留續模式〇 —狀態機器包括爲多工器控 制電路41之一部份,從撥動式偵測器、組態表38與一控制 暫存器取得輸入,其被存取供以經微處理器埠讀取與寫入 ,並決定操作之模式〇當一選擇參考來源必須被不選擇時 ,該狀態機器使進入留續模式,直到替代參考來源經申報 可獲得時;然後該狀態機器選擇新參考來源作爲Ts,等候 輸出信號之8kHz基頻成爲與新參考來源者對正,然後進入 閉鎖模式。留續模式使用前一選擇之參考來源之量測頻率 歷程操作,以持續產生從屬時鐘,而不引起輸出之誤差。 當新參考來源之選擇完成時,該留續模式被清除〇於更換 期間使用留續模式確保從一時鐘來源平順變換到另一者。 留續模式亦可由外部微處理器召喚與取消〇 緊隨於開機後,從屬時鐘產生器最好配置以進入自由 運轉模式,而於多工器控制電路41 (如上述說明)內之狀 態機器控制模式之選擇〇直接數位合成被用以產生該從屬 時鐘,但時鐘之頻率爲一儲存値所決定,其典型上於起始 本紙張尺度適用中國囡家標準(CNS)A4規格(210 X 297公茇) I I I.----·!1 裳 ----— — Γ 訂 *ί! — — *^ (請先閱讀背面之注意事項再填寫本頁) A7 4 5 438 3 B7_____ 五、發明說明(16) 系統測試期間經計算與儲存。自由進行模式亦可由外部微 處理器召喚與取消〇 由於局部振盪器爲用以監視參考來源與從屬時鐘並產 生各從屬時鐘,於閉鎖模式時期局部振盪器之頻率漂移不 會影響從屬時鐘頻率之長期精確性◦然而,於自由運轉與 留續模式時期局部振盪器之頻率漂移確實影響從屬時鐘頻 率之精確性〇具有優良溫度補償與低老化係數之局部振盪 器爲較佳,例如溫度補償晶體振盪器會提供者〇若要求爲 較高電平之整合時,一可被整合到與從屬時鐘產生器之其 餘部份相同半導體底質上之局部振盪器爲較佳〇
圖8之方塊圖所示爲本發明從屬時鐘產生器之一更具 彈性之實施例0之前,各從屬時鐘輸出爲從Ts衍生,而解 碼從屬時鐘依需要予乘或除。於此,一或多個從屬時鐘可 從參考來源12之一產生。選擇多工器110 (SELECTION MUX 2)接收二或多個參考來源。多工器110之目標爲選擇參考 來源之一者,最好於外部微處理器之控制下,其通過到其 輸出112〇若需求一較低頻率從屬時鐘時,除法器114會提 供爲與多工器輸出串聯。一選擇多工器116 (SELECTION MUX 3)接收多工器11 2之輸出與一從Ts衍生之從屬時鐘爲 輸入,而目標爲選擇其一者或另一者作爲從屬時鐘之輸出 〇 由於從屬時鐘產生器10之組件大部份爲數位電路(即 除類比PLLS與不在晶片上之局部振盪器外產生器全爲數位 式),當與大部份類比之舊法系統例如上述之VC0設計比 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -20- ft!丨!'!裝— !-訂!--* 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 45 43 8 3 A7 B7_五、發明說明(17) 較時,本發明之雜訊排除與雜訊抑制特性已改良〇對板之 佈置之敏感性亦被減少,使於實用上更容易使用該產生器 Ο 該大部份數位之實施例亦使從屬時鐘產生器即圖2內 方框1Q所含任何物體得以整合到共同底質上,於成本降低 與減少功率消耗上得勢進一步之益處〇本發明於其操作不 需要局部微處理器(雖然典型上使用外部微處理器提供網 路管理功能)〇所有此等優點結合使本發明大爲適合使用 於現代之同步電信網路。 雖然本發明之特定具體形式業經顯示並說明,對業界 技術熟練人員將出現許多之變化與替代具體形式0因此, 認爲本發明只受限於所附申請專利範圍之項目〇 — 11.------ Γ· I _跋----Jf — .— 訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) -21-
Claims (1)
- 45438 3 Λ8 B8 C8 Γ)8 六、申請專利範圍 1. 一種從屬時鐘產生器,其產生一時鐘信號,與數個 進入之參考時鐘來源所選擇之一者同步,並適合使用於一 同步電信網路,其包含: —選擇多工器(2〇),供以從多個進入之參考時鐘來源 (12)選擇一參考時鐘; —局部振盪器(24),其產生一輸出,具有比所述進入 之參考時鐘來源任一者爲高之頻率; —相位產生器(22),其產生一輸出(Ρ),其隨所述選 擇參考時鐘之相對頻率變化,後者之量測爲相對於所述局 部振盪器頻率;及 —時鐘產生器(26),其產生一從屬時鐘(16),具有一 頻率隨所述相對頻率變化〇 2. 如申請專利範圍第1項之從屬時鐘產生器,其中所 述選擇多工器、所述相位產生器與所述時鐘產生器爲於一 共同底質上整合在一起。 3. —種從屬時鐘產生器,供以產生一從屬時鐘,其與 數個進入之參考時鐘來源所選擇之一者同步,並適合使用 於一同步電信網路*其包含: 一選擇多工器(2〇),供以從多個參考時鐘來源選擇一 參考時鐘; 一相位產生器(22),包含: 一局部振盪器(20, 第一與第二計數器(50 , 52),配置以除所述局部振盪 器之輸出頻率,以分別提供短期與長期量測周期, 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公2$ > ------* — 11'! -裝 i ------; 1訂··! — !^---線 (靖先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 Α8Β83η8 45438 3 六、申請專利範圍 第三計數器(56)配置以計數所述選擇參考時鐘於所述 短期量測周期期間出現之循環,並輸出所述循環計數,所 述循環計數具有一値D, —第四計數器(58),配置以計數所述選擇參考時鐘於 所述長期量測周期期間出現之循環,並輸出所述循環計數 ,所述循環計數具有一値B, —第五計數器(60),配置以計數所述從屬時鐘產生器 所產生從屬時鐘輸出於所述長期量測周期期間出現之循環 ,並輸出所述循環計數,所述循環計數具有一値C, 一相位累積器(57),配置以接收所述循環計數値B、C 與D,並根據所述B、G與D値產生一相位値P,其表示所述 選擇參考時鐘之頻率,且於每次所述局部振盪器循環更新 一次;及 —時鐘產生器(26),其依據所述相位値P之値產生所 述從屬時鐘輸出;所述B與C値之使用校正產生所述從屬時 鐘頻率不精確性之四捨五入誤差〇 4 .如申請專利範圍第3項之從屬時鐘產生器,其中所 述相位產生器進一步包含一校正値累積器(62),一翻轉累 積器(70),與一比例調整器(64),所述校正値累積器計算 之所述B値與所述C値間之差(B-C),所述比例調整器連接 爲將所述(B-C)結果除以一預定之比例調整因數,後者之 選擇爲使(B-C)結果之最顯位元(MSB)攜有與D値之MSB相同 之權重,所述w翻轉〃累積器連接爲傳送一輸出P’至所述 相位累積器,而配置以使P’等於所述局部振盪器前一循環 本紙張尺度適用t關家標準(CNS)A4規格(210、297j^j ~ *- ----—II--^---Μ.----— ---.---^ (請先《讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 454383 A8 B8 C8 D8 六、申請專利範圍 所取値,直到P超過最大値之Pmax,其中P = P- Pmax,所述 相位累積器配置以計算所述相位値P,其依據: P = P ' + D + K, 其中K = (B-C)除以所述比例調整因數〇 5. 如申請專利範圍第3項之從屬時鐘產生器,當所述 從屬時鐘產生器從相位値P之周期性更新値導出時,所述 從屬時鐘輸出爲於閉鎖模式,當所述從屬時鐘產生器於所 述閉鎖模式時,所述從屬時鐘之輸出頻率追循所述選擇參 考時鐘在十億分之3內〇 6. 如申請專利範圍第3項之從屬時鐘產生器,其進一 步包含多個撥動式偵測器(42)連接至所述參考時鐘來源之 各者,所述之撥動式偵測器之各者配置以偵測何時其各自 參考時鐘來源之頻率在一預定範圍之外,所述選擇多工器 配置以將一具有被偵測頻率在所述預定範圍外之參考時鐘 來源不選擇〇 7. 如申請專利範圍第6項之從屬時鐘產生器,所述從 屬時鐘產生器配置以當所述選擇多工器選擇一不同之參考 時鐘來源作爲所述選擇參考時鐘時進入一留績模式,當於 所述留續模式時所述從屬時鐘產生器使用對以前選擇之參 考時鐘量測所述D値之歷程繼績產生該從屬時鐘,當所述 從屬時鐘產生器於所述留續模式時,所述從屬時鐘之輸出 頻率追循所述選擇參考時鐘到每月至百萬分之4.6以內。 8 .如申請專利範圍第3項之從屬時鐘產生器,其中所 述時鐘產生器包括一查詢表(82),其對多個可能之P値儲 本紙張尺度適用中國國家標準(CNSM4規格(210 X 297公釐) -24- (請先閱讀背面之泫意事項再填窵本頁) 訂· 經濟部智慧財產局員工消費合作社印别衣 3 8 3 4 5 -TT ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 存各自數位輸出字,與一數位對類比(D/A)轉換器(84), 並配置以接收所述之相位累積器之相位値P,而依據所述 査詢表提供對應所述P値之數位輸出字至所述D/A轉換器, 所述查詢表配置以使所述D/A轉換器回應產生所述從屬時 鐘輸出波形之一部分〇 9.如申請專利範圍第8項之從屬時鐘產生器,其中所 述時鐘產生器包括一通帶濾波器(86),供以過濾所述D/A 轉換器產生之波形, 進一步包含一相鎖迴路(PLL)電路 (90),連接至所述通帶濾波器之輸出,所述PLL電路減弱 會出現於所述從屬時鐘輸出波形之顫動,而依需要乘所述 從屬時鐘輸出頻率,以獲得所要之從屬時鐘輸出頻率〇 10·—種產生一從屬時鐘之方法,其與數個可獲得之參 考時鐘來源之一者同步,並適合使用於一同步電信網路, 其包含: 從多個參考時鐘來源(12)選擇一參考時鐘(Ts),其爲 從屬時鐘U6)要與之同步者中; 除局部振盪器之頻率,以建立一短期量測周期; 計數所述選擇參考時鐘於一所述短期量測周期期間出 現之循環,所述循環之計數(D)相對於一局部振盪器頻率 確定所述選擇參考時鐘之相對頻率; 根據所述選擇參考時鐘之相對頻率產生具有一頻率之 從屬時鐘(16),所述從屬時鐘頻率約等於所述選擇參考時 鐘者ί 除所述局部振盪器之頻率,以建立一長期量測周期; 本ϋ尺度適用中國國家標準(CNSM4規格(2】0 * 297 ----------1---裝-----.--,—訂··------^---線 (請先閱讀背面之注A事項再填寫本頁) 454383 Λ8 B8 C8 D8 六、申請專利範圍 決定選擇參考時鐘與所述從屬時鐘於數個循環內於一 長期量測周期期間之差値(B-C );及 依據所述差値調整所述從屬時鐘之頻率,校正產生所 述從屬時鐘頻率不精確性之四捨五入誤差。 ------i-r — —裝 i — (請先Μ讀背面之注意事項再填寫本頁) 灯:-----.—線 經濟部智慧財產局員工消費合作社印製 本紙張尺度通用中國國家標準(CNS)A4規格(210 X 297$笔_)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/298,402 US6121816A (en) | 1999-04-23 | 1999-04-23 | Slave clock generation system and method for synchronous telecommunications networks |
Publications (1)
Publication Number | Publication Date |
---|---|
TW454383B true TW454383B (en) | 2001-09-11 |
Family
ID=23150357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089107630A TW454383B (en) | 1999-04-23 | 2000-05-27 | Slave clock generation system and method for synchronous telecommunications networks |
Country Status (16)
Country | Link |
---|---|
US (1) | US6121816A (zh) |
EP (1) | EP1097511B1 (zh) |
JP (1) | JP3411909B2 (zh) |
KR (1) | KR100388931B1 (zh) |
CN (1) | CN1148872C (zh) |
AT (1) | ATE243387T1 (zh) |
AU (1) | AU751441B2 (zh) |
CA (1) | CA2334738C (zh) |
DE (1) | DE60003378T2 (zh) |
DK (1) | DK1097511T3 (zh) |
ES (1) | ES2200870T3 (zh) |
HK (1) | HK1038994B (zh) |
MX (1) | MXPA00012359A (zh) |
PT (1) | PT1097511E (zh) |
TW (1) | TW454383B (zh) |
WO (1) | WO2000065715A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI421667B (zh) * | 2009-10-07 | 2014-01-01 | Univ Nat Cheng Kung | 時鐘同步之方法及應用該方法之網路系統 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW533681B (en) * | 2002-01-22 | 2003-05-21 | Gemstone Communications Inc | High speed voltage controlled oscillator |
US6754171B1 (en) | 2000-05-18 | 2004-06-22 | Enterasys Networks, Inc. | Method and system for distributed clock failure protection in a packet switched network |
US6356124B1 (en) * | 2000-06-26 | 2002-03-12 | Conexant Systems, Inc. | Method and apparatus for generating a digital sine wave signal |
US6294935B1 (en) * | 2000-10-17 | 2001-09-25 | Vlsi Technology, Inc. | Built-in-self-test circuitry for testing a phase locked loop circuit |
DE10059270B4 (de) * | 2000-11-29 | 2012-08-02 | Heidelberger Druckmaschinen Ag | Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse |
US6333651B1 (en) * | 2000-12-01 | 2001-12-25 | Exar Corporation | Second order digital jitter attenuator |
DE10208650A1 (de) * | 2001-03-15 | 2002-09-19 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation wenigstens eines Teilnehmers eines Bussystems und Bussystem |
US6959317B1 (en) | 2001-04-27 | 2005-10-25 | Semtech Corporation | Method and apparatus for increasing processing performance of pipelined averaging filters |
US7039148B1 (en) | 2001-04-27 | 2006-05-02 | Semtech Corporation | Phase detector and signal locking system controller |
TW480821B (en) * | 2001-05-29 | 2002-03-21 | Realtek Semiconductor Corp | Multiphase switching circuit with bidirectional switch and without false signal |
EP1331746A4 (en) * | 2001-07-18 | 2009-04-15 | Panasonic Corp | APPARATUS AND METHOD FOR DATA TRANSMISSION |
US6976183B2 (en) * | 2001-11-09 | 2005-12-13 | Teradyne, Inc. | Clock architecture for a frequency-based tester |
FR2832577B1 (fr) * | 2001-11-16 | 2005-03-18 | Cit Alcatel | Acquisition adaptative de donnees pour systeme de gestion de reseaux ou de services |
US7081777B2 (en) * | 2002-05-28 | 2006-07-25 | Realtek Semiconductor Corp. | Multiple-phase switching circuit |
AU2003253825A1 (en) * | 2002-07-08 | 2004-01-23 | Globespanvirata Incorporated | System and method for providing network timing recovery |
DE10255355A1 (de) * | 2002-11-27 | 2004-06-24 | Infineon Technologies Ag | Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung |
US7609797B2 (en) * | 2003-09-04 | 2009-10-27 | Standard Microsystems Corporation | Circuit, system, and method for preventing a communication system absent a dedicated clocking master from producing a clocking frequency outside an acceptable range |
WO2006009605A1 (en) * | 2004-06-16 | 2006-01-26 | Thomson Licensing | System and method for routing asynchronous signals |
US8116321B2 (en) * | 2004-06-16 | 2012-02-14 | Thomson Licensing | System and method for routing asynchronous signals |
CN101124757A (zh) * | 2005-01-13 | 2008-02-13 | 维优有限公司 | 通过模拟调制通信网络在电路交换接口之间通信的设备、系统和方法 |
US7158904B2 (en) * | 2005-02-25 | 2007-01-02 | Texas Instruments Incorporated | System and method for correcting an inaccurate clock |
US7782988B2 (en) * | 2005-05-02 | 2010-08-24 | Multigig Inc. | Digital frequency synthesizer |
US9236966B2 (en) * | 2005-11-30 | 2016-01-12 | Caterpillar Inc. | Clock synchronization for a machine control system |
US7464285B2 (en) * | 2006-02-14 | 2008-12-09 | Harris Corporation | Controlling an accumulation of timing errors in a synchronous system |
CN101030777B (zh) * | 2006-03-02 | 2010-12-08 | 中颖电子(上海)有限公司 | 实时时钟源及其校准装置与方法 |
US7626440B1 (en) * | 2007-07-04 | 2009-12-01 | Altera Corporation | High speed level shift |
US8058900B1 (en) | 2008-04-14 | 2011-11-15 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for clocking |
US8077822B2 (en) * | 2008-04-29 | 2011-12-13 | Qualcomm Incorporated | System and method of controlling power consumption in a digital phase locked loop (DPLL) |
US7928773B2 (en) * | 2008-07-09 | 2011-04-19 | Integrated Device Technology, Inc | Multiple frequency synchronized phase clock generator |
US8120432B2 (en) * | 2009-06-19 | 2012-02-21 | Rockstar Bidco, LP | System and method for selecting optimum local oscillator discipline source |
CN102035506B (zh) * | 2009-09-25 | 2014-01-15 | 慧荣科技股份有限公司 | 时钟产生电路、收发器以及时钟产生方法 |
WO2013049333A1 (en) * | 2011-09-28 | 2013-04-04 | Panavision Imaging | System and method for delayed clock distribution in column-parallel a/d architectures used in cmos image sensors |
CN103248445B (zh) * | 2012-02-09 | 2018-01-05 | 中兴通讯股份有限公司 | 一种时钟同步方法和装置 |
EP2902866B1 (en) * | 2014-02-04 | 2018-03-07 | Hittite Microwave LLC | System ready in a clock distribution chip |
KR101470599B1 (ko) * | 2014-04-01 | 2014-12-11 | 주식회사 더즈텍 | 복원된 클럭을 이용하여 송신한 데이터를 수신하는 장치 |
CN104363016B (zh) * | 2014-10-17 | 2018-03-13 | 青岛歌尔声学科技有限公司 | 一种时钟数据恢复电路和时钟数据恢复方法 |
US9735787B2 (en) | 2015-03-18 | 2017-08-15 | Analog Devices, Inc. | Frequency synthesizer with dynamic phase and pulse-width control |
JP2017163204A (ja) * | 2016-03-07 | 2017-09-14 | APRESIA Systems株式会社 | 通信装置 |
CN108572266B (zh) * | 2017-12-11 | 2020-09-15 | 深圳市鼎阳科技股份有限公司 | 一种波形发生装置 |
US10574246B2 (en) * | 2017-12-29 | 2020-02-25 | Texas Instruments Incorporated | Digital downconverter with digital oscillator frequency error correction |
US11218984B1 (en) * | 2018-10-18 | 2022-01-04 | Sitime Corporation | Fixed-beacon time transfer system |
US10879845B2 (en) | 2018-12-31 | 2020-12-29 | Texas Instruments Incorporated | Phase coherent numerically controlled oscillator |
CN113676020B (zh) * | 2021-08-24 | 2023-03-10 | 上海琪云工业科技有限公司 | 一种用于开关稳压器可调精度锁频环数字控制方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4241308A (en) * | 1978-12-29 | 1980-12-23 | Alfred Cellier | Digital numerically controlled oscillator |
US4562402A (en) * | 1983-04-29 | 1985-12-31 | Tektronix, Inc. | Method and apparatus for generating phase locked digital clock signals |
JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
FR2710797B1 (fr) * | 1993-09-30 | 1995-12-15 | Sgs Thomson Microelectronics | Comparateur de phase numérique. |
GB2288086A (en) * | 1994-03-28 | 1995-10-04 | Hewlett Packard Co | Digital phase-locked loop using a numerically-controlled oscillator |
DK138196A (da) * | 1996-12-04 | 1998-06-05 | Dsc Communications As | Fremgangsmåde og kredsløb til frembringelse af et systemkloksignal |
US5864252A (en) * | 1997-02-13 | 1999-01-26 | Galvantech, Inc. | Synchronous circuit with improved clock to data output access time |
DE19707365C2 (de) * | 1997-02-25 | 1999-01-07 | Lucent Tech Network Sys Gmbh | Digitaler Oszillator |
-
1999
- 1999-04-23 US US09/298,402 patent/US6121816A/en not_active Expired - Lifetime
-
2000
- 2000-04-17 JP JP2000614555A patent/JP3411909B2/ja not_active Expired - Fee Related
- 2000-04-17 KR KR10-2000-7014510A patent/KR100388931B1/ko active IP Right Grant
- 2000-04-17 AU AU43553/00A patent/AU751441B2/en not_active Ceased
- 2000-04-17 EP EP00923429A patent/EP1097511B1/en not_active Expired - Lifetime
- 2000-04-17 DE DE60003378T patent/DE60003378T2/de not_active Expired - Lifetime
- 2000-04-17 CN CNB008011907A patent/CN1148872C/zh not_active Expired - Lifetime
- 2000-04-17 CA CA002334738A patent/CA2334738C/en not_active Expired - Lifetime
- 2000-04-17 ES ES00923429T patent/ES2200870T3/es not_active Expired - Lifetime
- 2000-04-17 WO PCT/US2000/010289 patent/WO2000065715A1/en active IP Right Grant
- 2000-04-17 AT AT00923429T patent/ATE243387T1/de active
- 2000-04-17 MX MXPA00012359A patent/MXPA00012359A/es active IP Right Grant
- 2000-04-17 PT PT00923429T patent/PT1097511E/pt unknown
- 2000-04-17 DK DK00923429T patent/DK1097511T3/da active
- 2000-05-27 TW TW089107630A patent/TW454383B/zh not_active IP Right Cessation
-
2002
- 2002-01-04 HK HK02100049.9A patent/HK1038994B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI421667B (zh) * | 2009-10-07 | 2014-01-01 | Univ Nat Cheng Kung | 時鐘同步之方法及應用該方法之網路系統 |
Also Published As
Publication number | Publication date |
---|---|
JP3411909B2 (ja) | 2003-06-03 |
EP1097511A4 (en) | 2001-06-13 |
PT1097511E (pt) | 2003-10-31 |
MXPA00012359A (es) | 2002-04-24 |
KR100388931B1 (ko) | 2003-06-25 |
KR20010072630A (ko) | 2001-07-31 |
ATE243387T1 (de) | 2003-07-15 |
AU4355300A (en) | 2000-11-10 |
US6121816A (en) | 2000-09-19 |
ES2200870T3 (es) | 2004-03-16 |
HK1038994A1 (en) | 2002-04-04 |
WO2000065715A1 (en) | 2000-11-02 |
AU751441B2 (en) | 2002-08-15 |
EP1097511A1 (en) | 2001-05-09 |
CA2334738C (en) | 2002-11-19 |
DK1097511T3 (da) | 2003-10-06 |
CN1148872C (zh) | 2004-05-05 |
HK1038994B (zh) | 2004-10-08 |
CA2334738A1 (en) | 2000-11-02 |
EP1097511B1 (en) | 2003-06-18 |
DE60003378T2 (de) | 2004-05-13 |
JP2002543652A (ja) | 2002-12-17 |
CN1315077A (zh) | 2001-09-26 |
DE60003378D1 (de) | 2003-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW454383B (en) | Slave clock generation system and method for synchronous telecommunications networks | |
CN109150175B (zh) | 用于时钟同步和频率转换的设备和方法 | |
US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
JP3613819B2 (ja) | ディジタル遅延線 | |
US4980899A (en) | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange | |
US7839222B2 (en) | Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis | |
JP2007316723A (ja) | クロック切替回路 | |
US20170187481A1 (en) | Fail safe clock buffer and clock generator | |
JPH022722A (ja) | クロツクホールドオーバー回路 | |
JP3084151B2 (ja) | 情報処理システム | |
US7308062B2 (en) | Apparatus for providing system clock synchronized to a network universally | |
US7856075B2 (en) | Clock supply circuit and clock supply method | |
CA2724373C (en) | Clock generation using a fractional phase detector | |
JP3507854B2 (ja) | デジタルフェーズロックループ | |
KR100242424B1 (ko) | 다양한 망동기 클럭 발생장치 | |
US20040071168A1 (en) | System and method for providing network timing recovery | |
JP4156529B2 (ja) | 選択可能なクロッキング・アーキテクチャ | |
KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
CA1296073C (en) | Clock holdover circuit | |
KR20000020587A (ko) | 클럭동기장치의 미세위상차 제어회로 및 방법 | |
JPH09261787A (ja) | Pll回路におけるクロック同期回路 | |
JP2001326627A (ja) | 同期源信号切替回路 | |
JP2009212659A (ja) | 位相差補正回路及び位相差補正方法 | |
JP2001186018A (ja) | 入力クロック切替回路 | |
JP2004274293A (ja) | クロック信号生成装置及びクロック信号生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |