KR100388931B1 - 동기 원격통신 네트워크를 위한 종속 클럭 발생 시스템 및방법 - Google Patents

Abstract

본 발명에 따른 동기 원격통신 네트워크에서 사용하기에 적절한 종속 클럭 발생 시스템 및 방법은 직접 디지털 합성 기술을 사용하는 선택 기준 클럭(T_S)으로부터 하나 이상의 종속 클럭(16)을 발생한다. 멀티플렉서(20)는 복수개의 이용가능한 클럭 신호로부터 기준 클럭을 선택하고, 이용가능한 각각의 클럭 신호는 사전결정된 선택 순서에 기초하는 그것의 자체 스폿 주파수에서 일 수 있다. 토글 검출기(42)는 각각의 이용가능한 클럭 소스를 모니터링하여 특정 주파수 범위 이내에 있지 않은 소정의 선택을 블럭킹한다. 국부 발진기(24)는 단기 측정 주기 및 장기 측정 주기를 달성하고, 선택된 기준 클럭의 사이클은 연속적인 단기 측정 주기동안 국부 발진기의 주파수에 관해서 선택된 클럭의 상대 주파수를 결정하기 위해 카운트된다. 사이클 카운트값은 위상 대 클럭 변환기(80)에 공급되고, 위상 대 클럭 변환기는 선택된 클럭에 대해 측정된 상대 주파수에 따라 변화하는 주파수를 갖는 종속 클럭 출력을 생성한다. 라운딩 에러는 발생된 종속 클럭과 출력 주파수를 보정하기 위한 피드백 경로상에서 사용되는 이들 두 개의 사이클 카운트값 사이의 차(B-C)를 갖는 장기 측정 주기동안 선택된 기준 클럭 양쪽 모두를 모니터링함으로써 카운트된다. 본 발명의 대부분이 디지털화되는 구현은 대부분이 디지털화되는 구현의 노이즈 거부 및 노이즈 억제 특성을 개선하여, 공통 기판상에 집적되는 시스템을 허용한다.

Description

동기 원격통신 네트워크를 위한 종속 클럭 발생 시스템 및 방법{SLAVE CLOCK GENERATION SYSTEM AND METHOD FOR SYNCHRONOUS TELECOMMUNICATIONS NETWORKS}

대형 원격통신 네트워크는 교환 엔진(switching engine)과 전송선으로 구성된다. 디지털 네트워크는 신호가 원래 아날로그 또는 디지털 중 어느 하나일 수 있는 서비스를 지원하는데, 아날로그 신호는 일련의 디지털 워드로 나타내어짐으로써 디지털 네트워크를 통해 전송된다.

디지털 원격통신 네트워크는 회선 교환형(circuit-switched) 및 패킷 교환형(packet-switched) 두개의 주된 유형이 존재한다. 회선 교환형 네트워크는 음성(voice)과 같은 실시간 서비스를 수행하기 위해 발전한 반면에 패킷 교환형 네트워크는 데이터 지형성 서비스를 수행하기 위해 발전했다. 현재까지는 회선 교환형 구조 및 패킷 교환형 아키텍쳐를 위해 별도의 네트워크가 필요하였고, 이들을 구성하기 위해 사용되는 장치의 구성요소에는 큰 차이가 있다. 이러한 별개의 네트워크는 장치 비용, 유지 관리 및 네트워크의 동작면에서 보면 비용이 많이 든다. 만일 두개의 아키텍쳐 모두가 동일한 네트워크상에 공존할 수 있다면 효율성이 실현될 수 있겠지만, 우선 여러가지 장애가 극복되어져야 한다는 것이 한동안 인식되었다.

수년동안 음성 트래픽(voice traffic)이 우세해졌고, 따라서, 회선 교환형 네트워크보다 패킷 교환형 네트워크가 위축되었다. 비록 비음성(non-voice) 서비스가 급속도로 성장하고 있지만, 일반적인(common) 네트워크를 구성하려고 시도할 때 회선 교환형 네트워크의 크기가 고려되어져야 한다. 이미 적소에 있는 대량의 회선 교환형 장치 때문에, 음성 트래픽(voice traffic) 및 데이터 트래픽(data traffic) 양쪽 모두를 위한 네트워크를 사용하는 것이 바람직하다. 그러나, 회선 교환형 네트워크의 구성시에 비교적 높은 에러율이 본래부터 존재하기 때문에, 이는 패킷 기반형 통신의 요구에 대해 부적절하다.

음성 트래픽 또는 데이터 트래픽이 손상될 수 있는 하나의 경우로는 약간 상이한 속도(rate)로 동작하는 연속적인 스위치 때문에 샘플이 손실될 때이다. 제1 스위치를 통한 전송 속도는 그 제1 스위치에 제공되는 스위칭 클럭의 속도에 의해 결정된다. 마찬가지로, 제2 스위치의 입력에서의 신호 소비 속도(the rate of consumption)는 제2 스위치에 제공되는 스위칭 클럭의 속도에 의해 결정된다. 신호 소비 속도가 신호 도달 속도와 일치할 때 스위치는 에러없이 동작한다. 그러나, 신호 소비 속도가 신호 도달 속도와 상이할 때 스위치는 에러를 발생하는 데, 그 누적 효과는 신호가 네트워크를 통해 전파됨에 따라 상당히 커질 수 있다. 전송 속도의 차이를 수용하기 위해 버퍼가 스위치의 입력부상에 위치될 수 있지만, 이것은 수신된 신호의 질에 악영향을 미칠 수도 있는 지연을 발생한다.

회선 교환형 네트워크를 사용하면 패킷을 전달하는데 문제가 있다는 어려움이 있다. 에러를 포함하는 패킷의 재전송에 대한 요구 때문에 심지어 작은 에러율이 존재하더라도 패킷 교환형 네트워크의 쓰루풋(throughput)이 상당량 감소한다. 디지털 신호가 스위치 및 스위칭 사이에 손상 없이 전송되는 것은 개별적인 스위칭 클럭이 동작하는 상대적인 정확성에 달려 있다. 스위치에서의 에러율을 감소하기 위해 동일한 속도로 스위치를 동작시킬 필요가 있다. 현대의 통신 네트워크는 통상적으로 모든 스위치에 공통 클럭을 분배하기 위한 계층적인 클럭 분배 구조를 갖는다. 스위치는 필요하다면 상위 레벨의 스위치 또는 동급 레벨의 스위치 중 어느 하나로부터의 클럭에 동기할 수 있다. 따라서, 각각의 스위치는 인접한 스위치에 대한 클럭 신호의 소스이다. 클럭이 재생성될 때마다, 새롭게 발생한 클럭은 앞서 발생한 클럭("마스터(master)" 클럭)으로부터 유도된 종속 클럭("slave" clock)이라 명명된다.

클럭 분배 네트워크가 때때로 정지하는 경향이 있어 정전시에 네트워크 동작을 유지하는 것이 가장 중요하게 요구된다. 이러한 이유로, 분배 네트워크는 어느 정도의 복원력(resilience) 및 자기 치료력(self-healing)을 가져야 한다. 대형 동기 원격통신 네트워크를 관리하는 여러가지 표준내에서 세가지 동작 모드가 인식되었는데, 록 모드(locked mode), 홀드오버 모드(holdover mode) 및 프리-러닝 모드(free-running mode)이다. 이들 모드는 분배 네트워크 구성요소 동작의 세가지 스테이지를 반영한다. 전원이 켜지면 클럭 발생 하드웨어는 "프리-러닝" 모드로 들어간다. 이 모드에 있어서, 국부 종속 클럭은 안정되어 실제 네트워크의 속도로 가까워지는 경향이 있지만, 동기할 필요는 없다. 프리-러닝 모드는 대개 양호한 동기 소스(synchronization source)가 상위 레벨 구성요소 또는 동급 레벨 구성요소로부터 검출될 때까지 유지된다. 양호한 동기 소스가 검출되었을 때 동작의 "록 모드"가 사용되어 이 시점에 국부 종속 클럭이 착신 클럭과 동기하도록 된다.

만일 동기 소스가 실패하면, 클럭 발생기는 "홀드오버 모드"로 들어간다. 이 모드에 있어서, 국부 종속 클럭은 착신 클럭의 가장 최근에 인지된 양호한 값에 가능한 한 근접하게 발생된다. 이것은 착신 클럭의 행동에 대한 얼마의 저장된 이력(history)을 필요로 한다. 양호한 동기 소스가 검출되면 클럭 발생은 록 모드로 복귀한다.

따라서, 종속 클럭 발생기는 클럭 분배 네트워크내에서 중요한 항목이 되는 장치이다. 이 시스템은 동기 소스의 존재 유무를 검출하여, 동기 소스가 있을 때 최상의 동기 소스에 의해 동기되는 종속 클럭을 발생하거나 동기 소스가 없을 때 최상의 동기 소스에 가장 근접하게 동기되는 종속 클럭을 발생한다.

전통적으로, 여러가지 원격통신 네트워크 표준[주로, ITU-T G.783, G.811-813, Bellcore GR-253-CORE 및 ETSI 300462(parts 1 내지 6)]에 의해 요구되는 성능 요구는 VCO(voltage-controlled oscillator)를 사용하여 달성되었다. VCO는 소프트웨어로 구현되고 마이크로프로세서상에서 동작하는 제어 알고리즘에 의해 제어되며, 복수개의 센서(예컨대, 온도 및 전압) 및 위상 비교기로부터 입력을 받아, 선택된 마스터 기준 소스를 모방하는 VCO를 야기하는 제어 전압을 발생함으로써,종속 클럭을 발생한다.

그러나, 종속 클럭을 발생하기 위해 VCO를 사용할 때 몇가지 단점이 있다. 비록 VCO 기반형 시스템이 원칙적으로 단일 반도체 기판상으로 집적될 수 있어도, 전혀 이종(異種, disparate)의 부품을 사용하는 것은 이러한 작업을 용이하게 만들지는 않는다. 내장된 마이크로프로세서, 명령어 및 데이터 메모리들의 동작과 그 밖의 또 다른 디지털 기능은 비교기 및 VCO와 같은 민감한 아날로그 부품의 동작과 호환되지 않는다. 또한, 디지털 부품에 의해 발생한 전기 노이즈은 아날로그 부품의 동작을 악화시킬 수 있다. 특히, VCO의 제어 입력부 상에서 나타나는 노이즈은 출력 주파수의 편차를 유도하는 데, 이는 지터(jitter)로 알려져 있다. 본 출원 명세서에 대한 최대 지터 사양은 통상적으로 엄격한 데, 이는 매우 낮은 레벨의 노이즈만을 허용할 수 있다는 것을 의미한다. 충분히 집적된 구현에서 필요하듯이 디지털 부품이 아날로그 부품에 가까이 장착될 때, 노이즈 제어는 어려워진다.

노이즈 문제는 또한 별도의 VCO 구현시에 존재하지만, 회로 기판 레이아웃에서 사전 대책을 취한다면 설계가 작동가능하도록 할 수 있다. 그러나, 이러한 사전 대책은 종속 클럭 발생기 설계자의 제어에서 자주 벗어나는 여러가지 요인에 의존한다. 이렇게 되면, 새로운 설계가 구현될 때마다 회로판 레이아웃이 주의 깊게 고려되어져야 하기 때문에, 각각의 구현을 고유하게 만든다. 별도의 부품을 사용하면, 허용치를 넘어선 정도의 공간 소비 및 전력 소비를 유도할 수도 있다. 마지막으로, 별도의 VCO 기반형 시스템 및 집적된 VCO 기반형 시스템 양쪽 모두는 성능 사양을 맞추기에 필요한 온도 보상을 제공하기 위해 요구되는 광범위한 보정 절차를 필요로 한다. 이것은 시간이 많이 걸리고 비용이 많이 든다.

본 발명은 동기 원격통신 네트워크에서 사용하기에 적절한 종속 클럭 발생 시스템 및 방법을 제공한다. 하나 이상의 종속 클럭은 직접 디지털 합성 기술(direct digital synthesis technique)을 사용하여 선택된 기준 클럭으로부터 발생되고, 이 기술은 노이즈에 대한 시스템의 민감도를 크게 감소시킨다. 본 발명은 매우 엄격한 주파수 편차 사양을 만족시킬 수 있고, 공통 기판상에 집적될 수 있어, 공간 소비 및 전력 소비를 감소시킨다.

종속 클럭 발생 시스템은 복수개의 이용가능한 클럭 신호로부터 기준 클럭을 선택하는 멀티플렉서를 구비하고, 이용가능한 각각의 클럭 신호는 그것의 자체 스폿 주파수(spot frequency)일 수 있다. 토글 검출기는 각각의 이용가능한 클럭 소스를 모니터링하여, 특정 주파수 범위 이내에 있지 않은 것들의 선택을 블럭킹하는 것이 바람직하다. 국부 발진기는 "단기 측정 주기(short-term measurement period)"를 설정하기 위해 사용되고, 선택된 기준 클럭의 사이클은 연속적인 단기 측정 주기동안 카운트되어, 선택된 클럭의 국부 발진기의 주파수에 대한 상대적인 주파수를 결정한다. 사이클 카운트는 위상 대 클럭 변환기에 공급되고, 위상 대 클럭 변환기는 선택된 클럭에 대하여 측정된 상대 주파수에 따라 변화하는 주파수를 갖는 종속 클럭 출력을 생성한다.

종속 클럭의 주파수에 부정확성을 발생할 수 있는 라운딩 에러(rounding error)는 국부 발진기에 의해 설정된 "장기 측정 주기(long-term measurement period)" 동안 선택된 기준 클럭 및 발생된 종속 클럭 모두를 모니터링함으로써 계산된다. 이들 두 개의 사이클 카운트의 차는 출력 주파수를 정정하기 위한 피드백 경로에 사용된다.

본 발명은 록, 홀드오버 및 프리-러닝 모드에서 동작될 수 있고, 각각의 모드에 대해 주어진 주파수 편차 사양을 만족시킬 수 있다. 록 모드에서는 3 ppb(parts per billion) 이하의 편차가 유지되는 반면에 홀드오버 모드에서는 1개월당 4.6 ppm(parts per million) 이하의 정편차(定偏差:drift)가 달성된다. 본 발명은 국부 마이크로프로세서를 필요로 하지 않고, 대부분이 디지털화되는 구현은 공통 기판상에 국부 마이크로프로세서가 집적되는 것을 가능하게 하여, 공간 잇점과 전력 소비 잇점을 모두 실현한다. 대부분이 디지털화되는 구현은 또한 노이즈가 온칩(on-chip) 또는 온칩이 탑재되는 PCB(printed circuit board)상의 다른 곳에 생성될지라도 노이즈의 악영향을 크게 감소시킨다.

첨부된 도면을 함께 참조하면, 본 발명의 또 다른 특징 및 잇점이 이하의 상세한 설명으로부터 당업자에게 명백해질 것이다.

본 발명은 동기 원격통신 네트워크(synchronous telecommunications networks) 분야에 관한 것으로, 특히 이러한 네트워크에서 사용하기 위한 기준 클럭 소스에 동기하는 종속 클럭 발생에 관한 것이다.

도 1은 본 발명에 따른 종속 클럭 발생기가 사용된 내용을 도시하는 도면.

도 2는 본 발명에 따른 종속 클럭 발생기의 기본 구성요소를 도시하는 블럭도.

도 3은 본 발명에 따른 선택 멀티플렉서의 예시적인 실시예를 도시하는 블럭도.

도 4는 본 발명에 따른 위상 발생기의 예시적인 실시예를 도시하는 블럭도.

도 5는 본 발명에 따른 위상 발생기내에 사용된 위상 누산기의 동작을 도시하는 도면 및 두 개의 파형도.

도 6은 본 발명에 따른 클럭 발생기의 예시적인 실시예를 도시하는 블럭도.

도 7a 및 도 7b는 본 발명에 따른 클럭 발생기내에 사용된 위상 대 클럭 변환기의 두 개의 가능한 예시도.

도 8은 본 발명에 따른 종속 클럭 발생기의 대체적인 실시예를 도시하는 블럭도.

도 1은 본 발명에 따른 종속 클럭 발생기(10)를 도시한다. 복수개의 기준 클럭 소스[12: 또는 "마스터" 클럭]은 통상적으로 이용가능하고, 하나 이상의 종속 클럭이 이 기준 클럭 소스로부터 발생될 수 있다. 기준 소스는, 예를 들어 고속 회선 인터페이스 및 저속 회선 인터페이스의 클럭 복구 회로와 국부 동기 분배 네트워크상의 포트에 의해 공급된다. 많은 기준 소스는 본 발명의 범위 밖에 있는 네트워크 관리 구성요소에 의해 수행되는 선택에 의해 두 개의 선택가능한 주파수(예컨대, 38.88MHz 또는 77.76MHz, 6.48MHz 또는 19.44MHz, 또는 1.54MHz 또는 2.048MHz)를 제공한다. 기준 소스는 여러가지 논리 계열[logic family:예컨대, pecl(positive ecl) 또는 ttl]로부터의 구성요소 및 최대의 융통성(flexibility)을 위한 구성요소에 의해 발생될 수 있고, 종속 클럭 발생기(10)는 각각의 가능성을 지원하기 위해 배열되는 것이 바람직하다. 비록 본 발명은 소정의 특정 최대 입력 카운트로 한정되지는 않지만, 도 1에 도시된 종속 클럭 발생기는 입력으로서 최대 6개의 기준 소스를 수신하도록 결합된다.

종속 클럭 발생기(10)는 또한 입력으로서 국부 발진기(14)의 클럭을 수신한다. 기준 소스 중 하나는 기준 클럭 소스로 되도록 선택되고, 하나 이상의 종속 클럭은 기준 소스 중 하나로부터 발생될 수 있다. 직접 디지털 합성 기술(이하에 상세히 기술함)을 사용함으로써, 종속 클럭 발생기는 선택된 기준 소스로부터 유도되는 하나 이상의 종속 클럭 출력(16)을 생성한다. 다시, 종속 클럭 발생기는 최대 융통성을 목적으로 상이한 주파수를 갖는 여러가지 종속 클럭 출력을 제공하고, 다양한 논리 계열의 고 논리 레벨 및 저 논리 레벨 사이를 발진한다. 종속 클럭 발생기(10)는 또한 각각의 출력부상에 선택가능한 주파수를 제공하기 위해 배열될 수 있다. 종속 클럭 발생기에 의해 발생되는 종속 클럭은 회선 구동기 또는 스위치와 같은 소정수의 장치 유형(즉, "종속 클럭 싱크부")에 의해 사용될 수 있다.

도 1에 도시된 기준 소스 주파수는 단지 전형적인 예로서, 본 발명은 온칩에서 사용되는 것과 같은(즉, 이하에 상세히 기술하는, 공통 기판상에 함께 집적될 수 있는 이러한 종속 클럭 발생기 구성요소에 의해 사용되는 것과 같은), 국부 발진기 주파수에 대해서는 광역의 주파수를 갖는 기준 소스로 사용하기에 적합하고, 상기 주파수를 적응시키기에 충분히 높게 만든다. 비용 및 복잡성 이유(예컨대, 매우 양호한 온도 보상이 이루어져야 함) 때문에, 국부 발진기는 오프칩(off-ship)인 것이 바람직하고, 실제로 필요한 온칩보다 낮은 주파수의 적절한 주파수로 국부 발진기의 클럭을 칩에 공급한다. 클럭 체배기[25: 온칩 아날로그 PLL(phase-lockedloop) 회로가 바람직함]는 온칩을 사용하기 위한 고속 클럭을 얻기 위해 공급된 국부 발진기 클럭의 주파수를 증배(增配)시키는데 사용된다. 직접 디지털 합성을 사용하는 기준 소스를 밀접하게 추적하는 종속 클럭을 발생하기 위해서는 선택된 기준 소스보다 높은 주파수를 갖는 국부 발진기와, 선택된 기준 소스의 최고 주파수보다 적어도 2배 높은 주파수가 요구되는 국부 발진기 주파수가 필요하고, 보다 고속인 것이 바람직하다.

도 2는 종속 클럭 발생기(10)의 기본 구성요소를 도시하는 블럭도이다. 기준 소스(12)는 선택 멀티플렉서(20)에 의해 수신되고, 선택 멀티플렉서(20)는 기준 소스 중 하나를 선택하여 클럭 T_S로 하며, 종속 클럭은 클럭 T_S로부터 유도된다. 선택은 외부 네트워크 관리 구성요소의 제어하에서 이루어지고, 바람직한 선택 순서를 달성한다. 선택 멀티플렉서는 또한 이 멀티플렉서가 기준으로서 국부 발진기(24)의 출력[앞서 기술한 바와 같이, 클럭 체배기(25)에 의해 온칩을 사용하기 위해 증배됨]을 수신하는 경우 기준 소스의 주파수 각각을 모니터링하는 능력을 구비하는데, 만일 소스가 사전결정된 범위 밖에 있다면, 그 소스는 "선택 해제되게(de-select)" 된다. 만일 시스템이 모든 선택에 대해 소스를 블럭킹하거나 또는 만일 이미 선택되어진 후 소스의 주파수가 사전결정된 범위 밖에 존재하는 것이 검지되면 그 소스는 선택 해제되게 된다. 이미 선택되어진 후 소스의 주파수가 사전결정된 범위 밖에 존재하는 것이 검지되는 경우에 있어서, 선택 멀티플렉서는 선택 순서에 따라서 그 다음 순서의 소스를 선택한다. 해제되는 처리는 이하에 보다 상세히 기술한다.

선택된 기준 소스 T_S는 위상 발생기(22)에 공급되고, 또한 국부 발진기(24)의 (증배된) 출력을 수신한다. 위상 발생기는 (이하에 상세히 기술하는) 위상값 P를 생성하고, 이 위상값은 국부 발진기의 주파수에 대해서 선택된 소스 T_S의 상대 주파수의 측정값이다. 위상값 P는 클럭 발생기(26)에 공급되고, 클럭 발생기는 위상값 P를 복호하여 위상값 P에 따라 하나 이상의 종속 클럭(16)을 발생한다. 위상값 P는 그 위상값이 선택된 소스 T_S의 주파수를 정밀하게 나타내도록 하기 위해 주기적으로 갱신되고, 순서대로 종속 클럭의 주파수는 선택된 기준 소스의 주파수를 면밀히 추적한다. 피드백 신호(27)는 선택 멀티플렉서(20)로 피드백되고, 종속 클럭 출력(16) 중 하나가 회선(28)을 통해 위상 발생기(22)로 피드백되는 것이 바람직하며, 이하에 이러한 피드백의 목적이 기술된다. 체배기 및 분주기는 선택된 기준 소스로부터 발생되는 종속 클럭의 범위을 사용하는데 필요한 만큼 채택될 수 있다.

도 3은 선택 멀티플렉서(20)의 예시적인 실시예를 도시하는 블럭도이다. 필요하다면, N개의 기준 소스(12)는 기준 소스가 공통 논리 레벨을 공유하는 것을 보증하기 위해 레벨 쉬프터(30)를 통해 전달된다. 기준 소스는 N개의 멀티플렉서(32) 중 통상적인 하나에 공급되고, 그 멀티플렉서는 제어 입력(36)으로 수신된 제어 신호에 따라 기준 소스 중 하나를 출력부(34)에 접속한다.

기준 소스를 선택하기 위한 판정은 소스 각각에 대한 동작상의 유효성뿐만 아니라 본 발명에 대한 복수개의 외부적인 인자(예컨대, 네트워크 기획 관리자의의도 및 네트워크 접속 형태)를 고려해야 된다. 이러한 외부 인자는 착신 소스를 선택하기 위한 바람직한 우선 순위를 갖는 결합표[38: configuration table]의 로딩을 통해 조절되는 것이 바람직하다. 선택 우선 순위는 외부 마이크로프로세서(도시하지 않음)로부터 포트(40)를 통해 결합표(38)내로 로딩되는 것이 바람직하다. 결합표는 멀티플렉서 제어 회로(41)에 출력을 생성하고, 멀티플렉서 제어 회로(41는 제어 입력(36)을 통해 멀티플렉서(32)로 기준 소스 선택을 전달한다.

N개의 소스 각각의 동작상 유효성은 각각의 토글 검출기(42)에 의해 모니터링되는 것이 바람직하다. N개의 토글 검출기는 국부 발진기로부터 유도되는 클럭에 의해 각각 공급되고, 토글 검출기는 그들 각각의 기준 소스의 주파수를 결정하기 위해 그 클럭을 사용한다. 각각의 토글 검출기는 토글 검출기의 주파수가 특정 범위내에 있는지 여부를 결정하기 위해서뿐만 아니라 간헐적인 행동에 대해서 토글 검출기의 소스 각각을 모니터링한다. 토글 검출기는 멀티플렉서 제어 회로(41)에 기준 소스의 상태를 보고한다. 요구되는 기준을 만족하지 못하는 소정의 기준 소스는 선택으로부터 블럭킹된다. 현재 허용범위 밖의 기준 소스가 선택되면, 멀티플렉서 제어 회로(41)는 결합표에 따라서 상이한 소스를 자동으로 선택하고, 잘못된 소스가 재선택되는 것을 블럭킹한다. 이러한 방법으로, 최상의 기준 소스(사전결정된 우선 순위 및 기준 소스의 동작상의 유효성에 의해 결정되는 바와 같은)가 항상 선택된다. 각각의 소스 상태는 레지스터내에 저장될 수 있고 외부 마이크로프로세서에 의해 판독될 수 있다. 멀티플렉서(44)의 출력(34)은 클럭 체배기 회로[44: 바람직하게는 디지털 PLL]에 공급될 수 있고, 클럭 체배기(44)는 클럭 T_S를 생성하며,종속 클럭은 클럭 T_S로부터 발생된다. 체배기 회로는 선택된 기준 소스의 주파수에 관계없이 T_S가 항상 동일한 실제 주파수로 발진한다는 것을 보증하는데 유용하다. 클럭 체배기(44)는 항상 클럭 발생기(26)로부터 피드백 신호(27)를 수신하는 것이 바람직하고, 그 목적은 이하에 기술된다.

종속 클럭 발생기는 직접 디지털 합성 기술을 사용하여 종속 클럭을 발생하고, 이 기술은 이하에 기술하는 바와 같은 위상의 사용 및 클럭 발생기를 포함한다. 도 4는 위상 발생기(22)의 예시적인 실시예를 도시하는 블럭도이다. 국부 발진기[24: 필요에 따라 증배됨]는 단기 측정 주기와 장기 측정 주기를 달성하는데 사용되고[바람직하게는 한쌍의 카운터(50 및 52) 각각을 사용함], 각각의 양에 의해 국부 발진기 주파수를 체감(遞減)하도록 배열하여, 원하는 단기 측정 주기와 장기 측정 주기를 생성한다. 정확한 측정 주기를 제공하기 위해 필요하다면, 국부 발진기 주파수는 그것이 체감되기 전에 클럭 체배기(54)에 의해 증배(예컨대, 아날로그 PLL 회로에 의해 구현됨)될 수 있다. 비록 측정 주기가 도 4의 한쌍의 카운터에 의해 구현되더라도, 본 발명은 이 구현에 한정되지 않는다. 또 다른 수단에 의해 발생될 수 있는 잘 알려지고 반복 가능한 측정 주기가 또한 채택될 수 있다.

선택된 기준 클럭 T_S는 단기 카운터(56)에 공급되고, 단기 카운터(56)는 단기 측정 주기동안 발생하는 클럭 T_S의 사이클을 카운트하기 위해 배열된다. 이 기술은 국부 발진기의 클럭에 관해서 선택된 상대 주파수를 측정한다. 국부 발진기의 주파수에서의 소정의 영구 타협이 취소되지 않도록 국부 발진기는 종속 클럭 발생시에 다시 사용되기 때문에 선택된 클럭 T_S의 주파수에 대한 절대값 측정은 필요하지 않다. 단기 측정 주기동안 단기 카운터(56)에 의해 카운트되는 클럭수는 값 D로서 출력된다. 단기 측정 주기는 주기적으로(즉, 고정된 구간 간격으로 오른쪽으로 차례차례) 발생하고, D 값이 항상 클럭 TS의 최신 이력을 반영하도록 D 값은 주기적으로 갱신한다.

단기 측정 주기 시간은 어플리케이션에 의존하고, 선택된 클럭의 지터 및 산재된 구성요소를 효과적으로 추적하기 위해 선택된다. 예를 들면, 50ms의 단기 측정 주기는 최대 20Hz의 산재된 구성요소를 추적하는 회로를 허가하는 반면에, 500ms의 측정 주기는 2Hz 이하의 산재된 주파수를 추적할 수 있다. 이렇게 하여 산출된 융통성은 광범위한 어플리케이션에 사용되는 회로를 허가한다.

D 값을 갱신하는 동안에, 기존의 D 값은 국부 발진기의 모든 사이클에 대해 1을 더한 속도로 축적된 위상값 P에 D 값을 연속적으로 더함으로써 위상-베이스를 생성하도록 사용되고, 이것은 위상 누산기(57)에 의해 달성된다. 현재 처리중인 위상값 P는 선형 위상 증가의 조각적 선형 근사(piece-linear approximation)이다. 이 위상값 P는 클럭 발생기(26)에 의해 복호되고 종속 클럭을 생성한다.

종속 클럭에서의 부정확성은 D 값 카운트에서의 "라운딩 에러"에 의해 야기될 수 있다. 두 개의 클럭 도메인이 포함될 때, 측정 주기의 종료 부분에서 카운트의 증가에 영향을 미치는 준안정성이 발생할 가능성이 항상 있기 때문에 라운딩 에러는 불가피해진다. 특별한 핸드쉐이킹 기술(handshaking technique)은 이러한 준안정성이 측정 주기의 개시 부분에 영향을 미치는 것을 방지하기 위해 채택될 수 있지만, 핸드쉐이킹은 측정 주기의 일단부 또는 타단부에서의 동작을 개선하는 것만을 할 수 있다(양단부 양쪽 모두에서는 아님). 라운딩 에러가 몇 ppm당 에러로 되는 D 값의 카운트를 야기할 수 있어 종속 클럭 주파수는 동일한 승수로 타협한다. 이것은 이용가능한 기준(3ppb 정도로 작을 수 있음)에 의해 요구되는 크기보다 큰 크기에 대해 몇 승수일 수 있다.

라운딩 에러에 기인하는 종속 클럭에서의 부정확성은 두 개의 부가적인 카운터(58 및 60)를 사용하여, 선택된 클럭과 발생된 종속 클럭 사이의 차를 검출함으로써 대응하고, 이 검출은 라운딩 에러의 영향을 허용가능한 레벨로 감소시키기 위해 보다 긴 시간 주기동안 동작한다. 도 4에 도시하는 바와 같이, 장기 카운터(58 및 60)는 선택된 클럭 T_S의 사이클과 발생된 종속 클럭의 사이클 각각을 카운트하기 위해 결합되고, 이 사이클은 국부 발진기에 의해 달성된 장기 측정 주기동안 발생한다. 장기 측정 주기동안 장기 카운터(58 및 60)에 의해 카운트된 사이클수는 값 B 및 값 C 각각으로서 출력된다. 종속 클럭 발생기는 통상적으로 여러가지 주파수를 갖는 복수개의 종속 클럭을 제공하기 위해 구성되고, 카운터(60)에 공급되는 종속 클럭(28)은 B 값과 C 값 사이의 비교를 단순화하기 위해, 선택된 클럭 T_S와 동일한 주파수의 클럭이 바람직하다. 장기 측정 주기 시간은 또한 어플리케이션에 의존하고, 장기 카운터에서의 소정의 라운딩 에러의 영향이 종속 클럭 주파수의 특정 한계 밖으로 벗어나는 종속 클럭 주파수를 허용할 정도로 크지 않게 선택된다. 상기한 핸드쉐이킹 기술은 또한 이러한 카운트의 정밀도를 개선하기 위해서뿐만 아니라 장기 측정 주기의 길이를 감소시키기 위해 채택될 수 있다.

사이클 카운트값 B와 사이클 카운트값 C는 보정값 누산기(62)에 공급되고, 보정값 누산기(62)는 사이클 카운트값 B와 사이클 카운트값 C 사이의 차를 계산한다. 이 차이값은 보정 벡터로서 지원하고, D 값의 에러에 대해 보정하기 위해 위상 누산기(57)에 공급된다. B 값과 C 값이 D 값보다 크기 때문에(보다 긴 측정 주기에 기인하여), 차이값은 위상 누산기의 민감도를 적절하게 일치시키는 스케일러(64)로 감축하는 것이 바람직하고, 스케일러(64)의 출력은 값 K이며, 이 값은 B 값과 C 값의 차(B-C)를 스케일러(64)에 의해 달성되는 비례축적 인자(scaling factor)로 나눔으로써 구해진다. 비례축척 인자는 두 개의 중요한 목적을 지원하기 위해 선택되는데, 그 목적 중 하나는 결과값의 MSB(most-significant bit)가 D 값의 MSB와 동일한 가중을 수행할 때까지 B 값과 C 값의 차(B-C)의 결과를 쉬프트 다운하는 것과, 또 하나는 LSB(lower-significance bit)를 누산기내로 원할하게 추출하는 것이다. 장기 측정 주기가 상이한 값을 갱신하는 시간 사이에 있기 때문에, 보정하려는 에러가 수 초동안 발생된 종속 클럭내에 존재할 수 있다. 그러나, 지배적인 기준은 통상적으로 이러한 짧은 에러의 주기를 허용한다.

도 5는 위상 누산기의 동작을 도시하고, 시간에 대한 위상값 P를 도시하고 있다. 위상 누산기(57)는 "롤오버(roll-over)"가 발생할 때(즉, 축적 총계가 최대값 Pmax를 초과할 때)까지 현재의 D 값과 K 값을 모든 이전의 D 값과 K 값의 현 총계에 각각 더한 D 값과 K 값의 현재 처리중인 총계를 유지한다. P 값은 국부 발진기 사이클당 한번 갱신되고, 그 파형이 도 5의 하단부에 도시된다. 그 결과, P 값은 계단 방식(stair-step fashion)으로 증가하고, 각각의 단계는 그 단계의 각각의 (D+K)값과 동일하다. P 값은 2진수의 유형을 취하고, 이 실시예에 있어서, 클럭 발생기는 P 값의 MSB가 상태를 변경할 때와 P 값이 최대값 Pmax를 초과할 때 종속 클럭(도면의 하단부에 도시함)을 토글하기 위해 결합된다.

도 4를 참조하면, 현재 처리중인 P 값의 총계는 위상 누산기(57)를 롤오버 누산기(70)에 결합함으로써 유지된다. 롤오버 누산기(70)는 제1 입력부에서 현재의 P 값을 수신하고 제2 입력부에서 Pmax 값을 수신하여, 위상 누산기(57)의 입력부에 공급되는 출력 P'을 생성한다. P 값이 Pmax 값보다 작을 때 롤오버 누산기(70)는 P'=P로 설정된다. 그러나, P 값이 Pmax 값을 초과할 때 롤오버 누산기(70)는 P에서 Pmax를 빼서 "잔여 부분(remainder)" 값을 결정하는데, P'이 이 잔여 부분과 동일하게 설정된다.

위상 누산기(57)는 수학식 P=P'+D+K에 의해 구해진 위상값 P를 생성하기 위해 결합되는데, 여기서 K는 수학식 K=(B-C)/(비례축척 인자)에 의해 구해지며, 비례축적 인자는 상기한 바와 같이 스케일러(64)에 의해 달성된다. 상기한 바와 같이 잔여 부분값이 위상 누산기(57)내로 합산될 때, 잔여 부분값은 다음 사이클의 개시값으로서 사용된다.

도 6은 위상 누산기(57)에 의해 생성되는 P 값이 클럭 발생기(26)에 공급되는 예시적인 실시예를 도시한다. P 값은 위상 대 클럭 변환기(80)에 의해 복호되고, 위상 대 클럭 변환기(80)는 위상값 P에 따라 변화하는 주파수를 갖는 복호된 종속 클럭 출력 파형(81)을 생성한다. 수많은 가능한 위상 대 클럭 변환기(80)의 구현이 있는데, 도 7a 및 도 7b는 그 중 두 개를 도시한다. 도 7a에 있어서, P 값은 룩업 테이블[82: look-up table]에 인가되고, 룩업 테이블(82)는 변경 P 값에 대한 사인파 부분에 대응하는 디지털 워드를 출력한다. 룩업 테이블 출력은 D/A(digital-to-analog) 변환기(84)에 공급되어 클럭 파형을 생성하고, 생성된 클럭 파형은 대역필터(86)를 통과해서 클럭 파형의 품질을 개선한다.

도 7b는 단일 AND 게이트(88)로 구성된 또 다른 가능한 위상 대 클럭 변환기(80)를 도시한다. 이 실시예에 있어서, AND 게이트는 P 값의 MSB 및 ENABLE 신호에 결합된다. ENABLE 신호가 하이(high)이고 P 값의 MSB 토글이 하이(high)일 때, AND 게이트의 출력(및 복호된 종속 클럭의 파형)은 또한 하이(high)가 된다. 이 구현은 단순한 구형파를 생성하고, 대역필터의 사용을 필요로 하지 않는다.

도 6을 다시 참조하면, 위상 대 클럭 변환기(80)의 출력은 아날로그 PLL 회로(90)에 공급되는 것이 바람직하다. PLL 회로는 복호된 종속 클럭내에 존재하는 소정의 지터를 감소시키도록 동작하고, 복호된 출력을 곱하거나 또는 나누도록 프로그램될 수 있고, 특정 주파수를 갖는 종속 클럭을 생성한다. 부가적인 종속 클럭 주파수는 도 6의 분주기(92)에 의해 예시되는 바와 같은, 부가적인 분주기 회로에 의해 복호된 종속 클럭 출력으로부터 유도될 수 있다. 노이즈 억제 회로[94 및 96: 바람직하게는 AND 게이트로 구현됨]는 이 회로 각각의 클럭을 없애기 위해 직렬로 종속 클럭 출력 각각에 결합될 수 있고, 이것은 다운스트림 장치에 대한 클럭 발생 처리내에 실패의 발생을 지시하는데 사용될 수 있다. 발생된 종속 클럭의 논리 레벨과 종속 클럭의 싱크부에 의해 요구되는 논리 레벨을 일치시킬 필요가 있을 때, 레벨 쉬프터(98)는 또한 직렬로 종속 클럭 출력에 연결될 수 있다.

피드백 신호(27)로서 지원하는 복호된 종속 클럭은 선택 멀티플렉서(20)의 클럭 체배기(44)에 되돌아가 결합된다. 이 피드백 경로는 클럭 체배기를 허가하도록 사용되고, 선택된 기준 소스를 갖는 선택된 클럭 T_S를 정렬한다. 이것은 특정 주파수(예컨대, 8kHz)의 증배되는 모든 입력 클럭 및 출력 클럭을 요구함으로써 가능해진다. 그때 8kHz 기준의 클럭 T_S는 선택된 기준 소스 클럭의 클럭에 의해 정렬된다. 단기 측정 기간(및 간접적으로 장기 측정 기간)은 클럭 T_S에 의해 정렬된다. 종속 클럭 출력(28) 중 하나는 또한 클럭 발생기(26)로부터 위상 발생기(22)로 피드백되고, 여기서 피드백되는 출력은 장기 카운터(60)에 의해 모니터링된다.

종속 클럭 발생기는 상기한 기준 소스가 선택되었을 때 홀드오버 모드로 일시적으로 들어가도록 배열되는 것이 바람직하다. 상태 기계[멀티플렉서(41)의 일부로서 포함됨]는 토글 검출기, 결합표(38) 및 제어 레지스터로부터 입력을 취하고, 판독 및 기입하기 위해 마이크로프로세서 포트를 통해 액세스하며, 동작 모드를 결정한다. 선택된 기준 소스가 해제되어야 할 때, 상태 기계는 대체적인 기준 소스가 이용가능하게 선언될 때까지 홀드오버 모드로 들어가도록 야기하고, 상태 기계는 새로운 기준 소스를 클럭 T_S로 선택하며, 8kHz 기준의 출력 신호에 대해 대기하여 새로운 기준 소스의 신호로 정렬되고, 록 모드로 들어간다. 홀드오버 모드는 이전에 선택된 기준 소스의 측정된 주파수의 이력을 사용하여 동작하고, 출력내에 에러를 야기하는 일없이 종속 클럭을 지속적으로 발생한다. 새로운 기준 소스의 선택이 완료되었을 때 홀드오버 모드가 소거된다. 전환하는 동안 홀드오버 모드의 사용은 하나의 클럭 소스로부터 또 다른 클럭 소스로의 원할한 편차를 보증한다. 홀드오버 모드는 또한 외부 마이크로프로세서에 의해 호출되어 삭제될 수 있다.

종속 클럭 발생기는 모드 선택을 제어하는 멀티플렉서 제어 회로[41: 상기함]내의 상태 기계에 의해 전력 상승에 바로 뒤따라 프리-러닝 모드를 발생하도록 결합된다. 직접 디지털 합성은 종속 클럭을 생성하기 위해 사용되지만, 클럭의 주파수는 저장된 값에 의해 결정되는데, 이 저장된 값은 통상적으로 초기 시스템 테스트동안 계산되어 저장된다. 프리-러닝 모드는 또한 외부 마이크로프로세서에 의해 호출되어 삭제될 수 있다.

국부 발진기는 기준 소스 및 종속 클럭을 모니터링하여 종속 클럭을 발생하기 위해 사용되고, 록 모드동안 국부 발진기의 주파수 정편차는 종속 클럭 주파수의 장기 측정 정밀도에 영향을 미치지 않는다. 프리-러닝 모드 및 홀드오버 모드동안 국부 발진기의 주파수 정편차는 그러나 종속 클럭 주파수의 정밀도에 영향을 미친다. 양호한 온도 보상 및 낮은 에이징 카운트(aging coefficient)를 갖는 국부 발진기(예컨대, 온도 보상형 수정 발진기에 의해 제공될 수 있음)가 바람직하다. 만일 보다 높은 집적를 원하면, 국부 발진기는 종속 클럭 발생기의 여분과 동일한 반도체 기판상에 집적될 수 있는 것이 바람직하다.

도 8은 본 발명에 따른 종속 클럭의 보다 융통성 있는 구현은 도시하는 블럭도이다. 각각의 종속 클럭의 출력이 클럭 T_S로부터 유도되기 전, 복호된 종속 클럭은 필요에 따라 곱해지거나 또는 나눠진다. 이하, 하나 이상의 종속 클럭이 기준소스(12) 중 하나로부터 유도될 수 있다. 선택 멀티플렉서[110: 선택 멀티플렉서 2]는 두 개 이상의 기준 소스를 수신한다. 멀티플렉서(110)는 기준 소스 중 하나를 (바람직하게는 외부 마이크로프로세서의 제어하에서) 선택하고, 선택된 기준 소스는 멀티플렉서(110)의 출력부(112)를 통해 통과한다. 분주기(114)는 만일 보다 낮은 주파수 종속 클럭이 필요하면, 멀티플렉서 출력부에 직렬로 결합될 수 있다. 선택 멀티플렉서[116: 선택 멀티플렉서 3]는 입력으로서 멀티플렉서(112) 및 클럭 T_S로부터 유도되는 종속 클럭을 수신하고, 종속 클럭으로서 출력되는 하나 또는 또 다른 출력을 선택한다.

종속 클럭 발생기(10)의 부품은 대부분이 디지털 회로이기 때문에(즉, 종속 클럭 발생기는 아날로그 PLL과 오프 칩 국부 발진기를 제외하고는 모두 디지털이기 때문에), 전술한 VCO 설계와 같이 대부분이 아날로그인 종래 기술의 시스템과 비교할 때, 본 발명의 노이즈 제거(noise-rejecting) 및 노이즈 억제(noise-suppressing) 특성이 개선된다. 보드 레이아웃에 대한 민감도도 또한 감소되어, 발생기를 실질적으로 사용하는 것이 더욱 용이해졌다.

대부분이 디지털화되는 구현은 또한 종속 클럭 발생기, 즉, 도 2의 박스(10)내에 포함된 모든 부품을 공통 기판상으로 집적할 수 있게 하기 때문에, 비용 절감 및 소비 전력 감소 측면에서 또다른 이점이 있다. 본 발명은 (비록 외부 마이크로프로세서가 통상적으로 네트워크 관리 기능을 제공하도록 사용되더라도) 본 발명의 동작을 위한 국부 마이크로프로세서를 필요로 하지 않는다. 이러한 모든 이점이 결합하여, 본 발명을 현대 동기 원격 통신 네트워크에서 사용하기에 탁월하게 적절하게 만든다.

당업자는 본 발명의 특정 실시예가 도시되고 기술되었지만 수많은 편차 및 대체적인 실시예가 실시가능하다는 것을 이해할 것이다. 따라서, 본 발명은 첨부된 특허청구범위에 관련해서만 한정되는 경향이 있다.

Claims (29)

1. 삭제
2. 삭제
3. 복수개의 착신 기준 클럭 소스 중 선택된 기준 클럭 소스와 동기되고, 동기 원격통신 네트워크에서 사용하기에 적합한 클럭 신호를 발생하기에 적당한 종속 클럭 발생기에 있어서,

   복수개의 착신(incoming) 클럭 소스(12) 중에서 기준 클럭을 선택하는 선택 멀티플렉서(20)와;

   상기 착신 기준 클럭 소스의 주파수들 중 그 어느 주파수보다 큰 주파수를 갖는 출력을 발생하는 국부 발진기(24)와;

   상기 국부 발진기 주파수에 대해서 측정된 상기 선택된 기준 클럭의 상대 주파수에 따라 변화하는 출력(P)을 생성하는 위상 발생기(22)와;

   상기 상대 주파수에 따라 변화하는 주파수를 갖는 종속 클럭(16)을 발생하는 클럭 발생기(26)를 포함하고,

   상기 위상 발생기는,

   상기 국부 발진기의 출력 주파수를 체감(遞減)하도록 배치되어 단기 측정 주기 및 장기 측정 주기를 각각 제공하는 제1 및 제2 카운터(50, 52)와;

   상기 단기 측정 주기 동안 발생하는 상기 선택된 기준 클럭의 사이클을 카운트하고, 값 D를 갖는 상기 사이클 카운트를 출력하기 위해 배치되는 제3 카운터(56)와;

   상기 장기 측정 주기 동안 발생하는 상기 선택된 기준 클럭의 사이클을 카운트하고, 값 B를 갖는 상기 사이클 카운트를 출력하기 위해 배치되는 제4 카운터(58)와;

   상기 장기 측정 주기 동안 발생하는 상기 종속 클럭의 사이클을 카운트하고, 값 C를 갖는 상기 사이클 카운트를 출력하기 위해 배치되는 제5 카운터(60)와;

   상기 사이클 카운트값 B, C 및 D를 수신하여, 상기 B, C 및 D 값에 기초하여 출력 값 P를 생성하기 위해 배치되는 위상 누산기(57)로서, 상기 출력 값 P는 상기 선택된 기준 클럭의 주파수를 나타내고 상기 국부 발진기의 각 사이클에 대해 한번 갱신되는, 상기 위상 누산기(57)를 포함하고,

   상기 클럭 발생기(26)는 상기 위상값 P의 값에 따라 상기 종속 클럭을 발생하기 위해 배치되고,

   상기 B 값 및 상기 C 값은 상기 종속 클럭 주파수의 부정확성을 생성하는 라운딩 에러를 보정하기 위해 사용되는 것인 종속 클럭 발생기.
4. 제3항에 있어서, 상기 위상 발생기는 보정값 누산기(62), 롤오버 누산기(70) 및 스케일러(scaler, 64)를 더 포함하고,

   상기 보정값 누산기는 상기 B 값과 상기 C 값 사이의 차(B-C)를 계산하며,

   상기 스케일러는 상기 (B-C) 결과값의 최상위 비트(MSB)가 상기 D 값의 최상위 비트(MSB)와 동일한 웨이트를 가지도록 하기 위해 선택된 사전결정된 스케일 인자(scaling factor)에 의해 상기 (B-C)의 결과값을 나누기 위해 연결되고,

   상기 롤오버 누산기는 상기 위상 누산기로 출력값 P'을 전달하기 위해 연결되고, 위상값 P가 최대값 Pmax를 초과하지 않았다면 출력값 P'이 상기 국부 발진기의 이전 사이클 동안 위상값 P에 의해 감해진 값(P'=P-Pmax)과 동일하게끔 하기 위해 배치되고,

   상기 위상 누산기는 P = P'+ D + K [여기에서, K=(B-C)/(상기 비례축척 인자)]에 따라서 상기 위상값 P를 계산하기 위해 배치되는 것인 종속 클럭 발생기.
5. 제3항에 있어서, 상기 종속 클럭 출력이 위상값 P의 주기적으로 갱신된 값으로부터 유도될 때, 상기 종속 클럭 발생기는 록 모드에 있고,

   상기 종속 클럭 발생기가 상기 록 모드에 있을 때 상기 종속 클럭의 출력 주파수는 상기 선택된 기준 클럭의 출력 주파수를 3 ppb(parts per billion)이내로 추적하는 것인 종속 클럭 발생기.
6. 제3항에 있어서, 상기 기준 클럭 소스의 각각에 결합되는 복수개의 토글 검출기(42)를 더 포함하고,

   상기 각각의 토글 검출기는 상기 토글 검출기에 대한 각각의 기준 클럭 소스의 주파수가 사전결정된 범위 밖에 있을 때를 검출하기 위해 배치되며,

   상기 선택 멀티플렉서는 상기 사전결정된 범위 밖에 있다고 검출되는 주파수를 갖는 기준 클럭 소스의 선택을 해제하기 위해 배치되는 것인 종속 클럭 발생기.
7. 제6항에 있어서, 상기 종속 클럭 발생기는 상기 선택 멀티플렉서가 상기 선택된 기준 클럭으로서 상이한 기준 클럭 소스를 선택하고 있을 때 홀드오버 모드로 진입하도록 하기 위해 배치되고,

   상기 종속 클럭 발생기는 상기 홀드오버 모드 상태에 있을 때 이전에 선택된 기준 클럭에 대해 측정된 상기 D 값의 이력을 사용하여 상기 종속 클럭을 계속해서 발생하고,

   상기 종속 클럭의 출력 주파수는 상기 종속 클럭 발생기가 상기 홀드오버 모드에 있을 때 상기 선택된 기준 클럭의 출력 주파수를 월당 4.6ppm 이내로 추적하는 것인 종속 클럭 발생기.
8. 제3항에 있어서, 상기 클럭 발생기는 복수개의 가능한 P 값에 대한 각각의 디지털 출력 워드를 저장하는 룩업 테이블(82)과, D/A(digital-to-analog) 변환기(84)를 구비하고, 상기 위상 누산기로부터 상기 위상값 P를 수신하여 상기 룩업 태이블에 따라 상기 P 값에 대응하는 디지털 출력 워드를 상기 D/A 변환기에 제공하기 위해 배치되며,

   상기 룩업 테이블은 상기 D/A 변환기가 응답시 상기 종속 클럭 출력의 파형의 일부를 발생하도록 배치되는 것인 종속 클럭 발생기.
9. 제8항에 있어서, 상기 클럭 발생기는 상기 D/A 변환기에 의해 생성되는 파형을 필터링하는 대역 필터(86)를 구비하고,

   상기 대역필터의 출력부에 결합되는 PLL(phase-locked loop) 회로(90)를 더 포함하며,

   상기 PLL 회로는 상기 종속 클럭 출력 파형내에 존재할 수 있는 지터를 감쇠시키고, 원하는 종속 클럭 출력 주파수를 얻기위해 필요한 만큼 상기 종속 클럭 출력의 주파수를 증배시키는 것인 종속 클럭 발생기.
10. 복수개의 이용가능한 기준 클럭 소스 중 하나와 동기되고, 동기 원격통신 네트워크에서 사용하기에 적합한 종속 클럭을 발생시키는 방법에 있어서,

    종속 클럭(16)이 복수개의 기준 클럭 소스(12) 중으로부터 동기될 기준 클럭(T_S)을 선택하는 단계와;

    단기 측정 주기를 설정하기 위해 국부 발진기의 주파수를 체감(divide down)하는 단계와;

    상기 단기 측정 주기 중 하나의 단기 측정 주기동안 발생하는 상기 선택된 기준 클럭의 사이클을 카운트하는 단계로서, 상기 사이클의 카운트(D)는 국부 발진기의 주파수에 대한 상기 선택된 기준 클럭의 상대 주파수를 결정하는, 상기 카운트 단계와;

    상기 선택된 기준 클럭의 상기 상대 주파수에 기초하는 주파수를 갖는 종속 클럭(16)을 발생시키는 단계로서, 상기 종속 클럭 주파수는 상기 선택된 기준 클럭의 클럭 주파수와 거의 동일한, 상기 종속 클럭 발생 단계와;

    단기 측정 주기를 설정하기 위해 상기 국부 발진기의 주파수를 체감하는 단계와;

    상기 단기 측정 주기 중 하나의 단기 측정 주기동안 발생하는 상기 선택된 기준 클럭과 상기 종속 클럭의 사이클 수의 차(B-C)를 결정하는 단계와;

    상기 종속 클럭 주파수의 부정확성을 생성하는 라운딩 에러를 보정하기 위해 상기 사이클수 사이의 차에 따라 상기 종속 클럭의 주파수를 조정하는 단계를 포함하는 것인 종속 클럭 발생 방법.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제