TWI421667B - 時鐘同步之方法及應用該方法之網路系統 - Google Patents

Description

時鐘同步之方法及應用該方法之網路系統

本發明係關於一種時鐘同步之方法及應用該方法之網路系統，特別是關於一種可應用於分散式量測與控制系統的時鐘同步之方法。

近年來，網路節點的時鐘同步問題吸引了相當多的注意，因而具有許多方法應用在分散於網路的時鐘同步上，最常見的包括了網路時間協定(network time protocol,NTP)及其簡化版本，即簡單網路時間協定(simple network time protocol,SNTP)。這些協定廣泛應用在區域網路(local area networks,LANs)及網際網路(internet)中，但這些協定僅可以達到毫秒的準確度。

因此目前將IEEE 1588所規範之準確時間協定(precision time protocol,PTP)應用在分散於網路中的時鐘以解決同步問題。IEEE 1588所規範之準確時間協定可達到以下目的：同步精準度可達到次微秒(sub-microsecond)；運算複雜度及網路頻寬需求最少，而能夠在簡單與低價裝置上實現；低管理需求；以及使用在乙太網路但也可用於群體廣播(multicast)網路中。

IEEE 1588所規範之準確時間協定是一個主從式同步協定。在主從階層建立後，時間戳記(time-stamped)訊息在主時鐘及從時鐘之間交換，以讓從時鐘量測出主時鐘的時間。最後，所有位於網路節點之從時鐘能跟主時鐘同步。

時鐘同步之方法需要考慮兩個明顯的效應：獨立的時鐘會起始在不同的時間點，因此會產生時鐘偏移(clock offset)，而需要做偏移修正；另一方面，由於時鐘可能用不同的頻率運轉，因此會產生時鐘偏斜(clock skew)，而需要做偏斜修正。

如圖1所示，係為習知的時鐘同步之方法，以雙向訊息傳遞訊息之示意圖。一虛擬網路中具有複數節點10，並且每一節點10具有一時鐘，而節點10之間相互傳送或是接收由IEEE 1588所定義之時間同步訊息(time synchronization messages)。

根據準確時間協定進行第一次訊息傳遞過程，一主節點10a具有一主時鐘20a(master clock)，主時鐘20a量測其初始時間並紀錄為T _m .0，而主節點10a可以傳送一同步訊息21(synchronization message)且伴隨傳送一補充訊息22(follow-up message)至一從節點10b，其中當主節點10a傳送同步訊息21時，主時鐘20a量測一傳送同步訊息21之時間T _m .1，並且利用補充訊息22儲存該時間T _m .1之數值。此外，從節點10b具有一從時鐘20b(slave clock)，從時鐘20b量測其初始時間並紀錄為T _s .0，從節點10b接收到同步訊息21之後，從節點10b之從時鐘20b量測並儲存同步訊息21到達之時間T _s .1，並且計算同步訊息21到達之時間T _s .1以及補充訊息22所紀錄之時間T _m .1的差，此差為主節點10a傳遞訊息至從節點10b所造成的傳遞延遲，記為主時鐘20a以及從時鐘20b之間的傳遞延遲時間D _{m 2 s} 。

同樣地，為了修正傳遞延遲(propagation delay)，進行第二次的訊息傳遞過程。從節點10b發送一請求延遲訊息23(delay request message)至主節點10a，並將從時鐘20b所量測之發送時間紀錄為T’ _s .1。接著，主節點10a收到請求延遲訊息23後，主時鐘20a將所接收之時間記錄為T’ _m .1，並將時間T’ _m .1儲存於一響應延遲訊息24(delay response message)內。然後，主節點10a回應該響應延遲訊息24至從節點10b。從節點10b計算請求延遲訊息23的發送時間T’ _s .1以及儲存於響應延遲訊息24之接收時間T’ _m .1的差，記為主時鐘20a以及從時鐘20b的傳遞延遲時間D _{s 2 m} 。

藉由時鐘同步的雙向訊息傳遞過程中，計算主時鐘20a以及從時鐘20b之間的時間差異，其中包含偏移量θ(clock offset)以及傳遞延遲時間D _{m 2 s} ,D _{s 2 m} 。如此，從時鐘20b的修正包含偏移量的修正和傳遞延遲時間的修正。因此，從時鐘20b計算出主節點10a到從節點10b以及從節點10b到主節點10a的傳遞延遲時間D _{m 2 s} 和D _{s 2 m} ，計算得到單向延時D _w (one-way delay,OWD)，其計算式(1)至(3)如下列所示：

D _{m 2 s} =T _s .1-T _m .1　(1)

D _{s 2 m} =T’ _m .1-T’ _s .1　(2)

接下來，進而估算出主時鐘20a以及從時鐘20b於每次量測時間時，兩者之間具有一時鐘之偏移量θ，因此主時鐘20a之初始時間T _m .0以及從時鐘20b之初始時間T _s .0的關係式可寫為T _s .0=T _m .0+θ，而時鐘之偏移量θ的計算式(4)如下列所示：

因此，從時鐘20b能夠校正其時間，使得時鐘偏差量θ最小化，而與主時鐘20a同步。

然而，目前大部分時鐘同步之方法都是基於鏈接傳遞延時(link propagation delay)的量測，使得習知的時鐘同步之方法無法估測出時鐘偏斜，並且無法適用於非對稱鏈接傳遞延時的環境中。假設習知的IEEE 1588所規範之精確時間協定的通訊鏈接為對稱的，將會造成在非對稱鏈接環境下的同步錯誤，例如數位用戶迴路(xDSL)。

綜上所述，如何使得時鐘同步之方法能適用於非對稱通訊鏈接環境中，並且在非對稱傳遞延時的假設下，能夠準確地測量出傳播延遲時間而估測出通訊鏈接的單向延時，更能量測出各節點內的時鐘偏斜(clock skew)及時鐘偏移以產生精準的從時鐘，是本技術領域亟欲解決之問題。

本發明之一目的係在於提供雙重的從時鐘並且採用單向訊息傳遞的時鐘同步之方法，能夠準確地測量出傳播延遲時間，以產生精準的從時鐘，並且能夠適用於對稱及非對稱鏈接傳遞延時的環境中。

本發明的其他目的和優點可以從本發明所揭露的技術特徵中得到進一步的了解。

為達上述之一或部份或全部目的或是其他目的，本發明之一實施例的一種時鐘同步之方法提供網路上之一從節點與一主節點的時鐘同步，其中主節點具有一主時鐘，而從節點具有至少兩從時鐘，並且從節點由主節點取得一同步時間，此方法包括：藉由單向傳遞之方式，使主節點每隔一週期時間傳送一同步訊息至從節點；當主節點傳送同步訊息時，主時鐘提供其同步時間；當從節點接收到同步訊息後，兩從時鐘分別量測同步訊息到達之一第一時間以及一第二時間；利用時鐘產生器電路設定兩從時鐘所運轉之兩頻率的比率不相等，其中兩頻率之其一為另一的整數倍或分數倍；以及藉由上述時間及兩頻率之關係，估算主時鐘與兩從時鐘的誤差之最大可能估測值，以校正兩從時鐘。其中最大可能估測值包括一時間偏移量之估測值、一傳遞延遲時間(propagation delay)之估測值或一時鐘偏斜(clock skew)之估測值。其中網路為分散式量測與控制系統，並且具有對稱或非對稱鏈接傳遞延時的環境。

在一實施例中，主節點傳送同步訊息至從節點之步驟，更包括：主節點提供一補充訊息(follow-up message)，其伴隨同步訊息而傳送至從節點，補充訊息用以紀錄主節點之主時鐘所量測之同步時間。

在一實施例中，時鐘產生器電路包括一致能端、一正反器(Flip-Flop)以及兩及閘(and gate)，並且致能端電性連接兩及閘，正反器電性連接兩及閘，以及兩及閘分別電性連接兩從時鐘。其中正反器為一D型正反器。

在一實施例中，時鐘產生器電路包括一致能端、一相位鎖定迴路(Phase Locked Loop,PLL)以及兩及閘，並且致能端電性連接兩及閘，相位鎖定迴路電性連接兩及閘，以及兩及閘分別電性連接兩從時鐘。由時鐘產生器電路之致能端輸入一觸發訊號至兩從時鐘，以及兩從時鐘藉由觸發訊號之觸發而同時地啟動，使得兩從時鐘具有相同之一時間偏移量。

為達上述之一或部份或全部目的或是其他目的，本發明之另一實施例的一種時鐘同步之網路系統包括一從節點及一主節點。從節點包括第一從時鐘、第二從時鐘及時鐘產生器電路，其中第一從時鐘與第二從時鐘分別電性連接於時鐘產生器電路，時鐘產生器電路用以調整第一從時鐘之頻率與第二從時鐘的頻率之間的比率不為一。主節點提供一同步訊息，同步訊息單向地傳遞至從節點，其中當從節點接收同步訊息時，從節點同時產生一觸發訊號，觸發訊號同時致能第一從時鐘與第二從時鐘。其中第一從時鐘之頻率為第二從時鐘之頻率的整數倍或分數倍。

相較於習知，本發明之實施例能夠達到比次微秒更精準之同步準確度，並且估測出時鐘偏斜，以達到準確的同步時鐘。此外，本發明之實施利採用單向訊息傳遞，不但可以降低運算量，減少網路頻寬，以降低成本，而且可以適用於非對稱鏈接傳遞環境中。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。

在準確時間協定(PTP)中，習知之時鐘同步之方法於對稱鏈結的環境中，藉由一主時鐘與一從時鐘之雙向傳遞時間訊息的方式計算其偏移量(offset)。然而，於非對稱鏈結環境中，不對稱的傳遞延遲時間(propagation delays)將會造成無法縮減的誤差，所以利用兩個從時鐘消除對稱鏈結的假設。

請參照圖2，係為本發明之時鐘同步之方法採用一主時鐘與雙重從時鐘以單向傳遞訊息之示意圖。特別地是，本發明所述之方法藉由單向傳遞訊息的方式可得到多個方程式來估算複數未知之參數，因而求得時鐘之偏移量(clock offset)、傳遞延遲時間(propagation delays)以及時鐘偏斜(clock skew)，以得到準確的同步時鐘。

一網路中具有複數節點，並且每一節點之間用以相互傳送或是接收時間同步訊息(time synchronization messages)。其中網路為分散式量測與控制系統，並且具有對稱或非對稱鏈接傳遞延時的環境。

假設節點中傳送訊息者為一主節點10a，接收訊息者為一從節點10b，並且主節點10a具有一主時鐘20a(master clock)，從節點10b具有第一從時鐘20b及第二從時鐘30b(slave clock)。其中T _m .i 代表當第i個同步訊息被傳送時所量測之時間，T _{s 1} .i 以及T _{s 2} .i 分別代表第一從時鐘以及第二從時鐘接收到第i個同步訊息時所量測之時間。

根據準確時間協定進行多次的單向訊息傳遞，主節點10a每隔一週期時間傳送一同步訊息31(synchronization message)且伴隨傳送一補充訊息32(follow-up message)至從節點10b，其中當主節點10a傳送同步訊息31時，主時鐘20a量測一傳送第i個同步訊息31之同步時間T _m .i ，並且該補充訊息32儲存該同步時間T _m .i 之數值為{T _m .i }。此外，從節點10b接收到第i個同步訊息31之後，從節點10b之第一從時鐘20b以及第二從時鐘30b分別量測同步訊息31到達之第一時間T _{s 1} .i 以及第二時間T _{s 2} .i 。

由上述時間之關係，計算同步訊息31到達之第一時間T _{s 1} .i 與補充訊息32所紀錄之同步時間{T _m .i} 的差為主時鐘20a與第一從時鐘20b的時間偏移量，以及第二時間T _{s 2} .i 與補充訊息32所紀錄之同步時間{T _m .i} 的差為主時鐘20a與第二從時鐘20b的時間偏移量。以及分別計算同步訊息31到達之第一時間T _{s 1} .i 以及第二時間T _{s 2} .i 與主時鐘20a量測一傳送第i個同步訊息31之同步時間T _m .i 的差，此差為主節點10a傳遞訊息至從節點10b所造成的傳遞延遲，記為主時鐘20a以及兩個從時鐘20b,30b的傳遞延遲時間D _{m 2 s} 。

藉由時鐘同步的多次單向訊息傳遞過程後，累積計算主時鐘20a與第一從時鐘20b或主時鐘20a與第二從時鐘30b之間的時間差異，其中包含時間偏移量、時鐘偏斜以及傳遞延遲時間D _m2s 。如此，第一從時鐘20b以及第二從時鐘30b的修正包含時間偏移量、時鐘偏斜和傳遞延遲時間的修正。

配合參照圖3A，係為本發明實施例之電路示意圖。假設第二從時鐘30b所運轉之頻率為(1 +ε) ，並且經由主時鐘之運轉頻率標準化，其中ε代表主時鐘與第二從時鐘30b之頻率差，也就是時鐘偏斜。

圖3A之電路係為一時鐘產生器電路100a，此時鐘產生器電路100a例如是一除法器(frequency divider)，時鐘產生器電路100a電性連接第一從時鐘20b以及第二從時鐘30b，並且時鐘產生器電路100a包括兩及閘40,41(and gate)、一D型正反器50a(D-type Flip-Flop)、一輸入端51以及一致能端60，而及閘40及41可作為開關(switch)且分別具有兩輸入端40a,40b及41a,41b與一輸出端40c,41c，D型正反器50a具有一時脈(Clock rate，也就是時鐘之頻率)輸入端Ck、一資料輸入端D以及一暫存資料輸出端QB。

此時鐘產生器電路100a之電性連接關係如下：輸入端51電性連接D型正反器50a之時脈輸入端C與及閘41之輸入端41b；D型正反器50a之資料輸入端D電性連接其暫存資料輸出端QB與及閘40之輸入端40a；以及致能端60電性連接及閘40之輸入端40b與及閘41之輸入端41a，及閘40之輸出端40c電性連接第二從時鐘30b，且及閘41之輸出端41c電性連接第一從時鐘20b。

於本實施例中，第一從時鐘20b之頻率稱為「第一頻率」而第二從時鐘30b之頻率稱為「第二頻率」。時鐘產生器電路100a設定第一從時鐘20b所運轉之第一頻率與第二從時鐘30b之第二頻率之比率為二，因此，由上述假設可知第二從時鐘30b所運轉之一第二頻率為(1 +ε )，則時鐘產生器電路100a將該第二頻率轉換之一第二週期一分為二；因此，第二從時鐘30b所運轉之第二頻率為第一從時鐘20b所運轉之第一頻率的二分之一倍，因此，第一從時鐘20b所運轉之一第一頻率為2 (1 +ε )並由輸入端51輸入。此外，由致能端60輸入一觸發訊號用以同時致能第一從時鐘20b以及第二從時鐘30b而使得兩個從時鐘20b,30b同時開始啟動，因此，兩個從時鐘20b,30b具有相同的時間偏移量，其時間偏移量被記為θ。

請參照圖3B，係為本發明之另一實施例之時鐘產生器電路100b。時鐘產生器電路100b包括兩及閘40及41、一相位鎖定迴路50b(Phase-Locked Loop,PLL)以及一致能端60，並且及閘40及41可作為開關(switch)且分別具有兩輸入端40a,40b及41a,41b與一輸出端40c,41c，而相位鎖定迴路50b具有一輸入端In及一輸出端Out。輸入端51電性連接相位鎖定迴路50b之輸入端In與及閘41之輸入端41b；相位鎖定迴路50b之輸出端Out電性連接及閘40之輸入端40a；以及致能端60電性連接及閘40之輸入端40b與及閘41之輸入端41a，及閘40之輸出端40c電性連接第二從時鐘30b，且及閘41之輸出端41c電性連接第一從時鐘20b。

於此實施例中，時鐘產生器電路100b設定第一從時鐘20b所運轉之第一頻率與第二從時鐘30b之第二頻率之比率為N 分之M ，其中N 、M 皆為整數。因此，若假設第二從時鐘30b所運轉之一第二頻率為(1 +ε) ，則時鐘產生器電路100b可將該第二頻率轉換之一第二週期由一分為N 分之M 倍；因此，第二從時鐘30b所運轉之第二頻率為第一從時鐘20b所運轉之第一頻率的N 分之M 倍，所以第一從時鐘20b所運轉之一第一頻率為M(1 +ε)/N 並且由輸入端51輸入。如同圖3A之時鐘產生器電路100a，時鐘產生器電路100b由致能端60輸入一觸發訊號用以同時致能第一從時鐘20b以及第二從時鐘30b而使得兩個從時鐘20b,30b同時開始啟動，因此，兩個從時鐘20b,30b具有相同的時間偏移量，其時間偏移量被記為θ。

如圖4所示，係為第二從時鐘20b以及主時鐘20a之間的時間關係之示意圖。當第二從時鐘20b接收到由主時鐘20a所傳送之第i個同步訊息，因為時鐘偏斜的關係，使得第二從時鐘20b與主時鐘20a之間產生一時間差ε(T _m .i +D _m2s ) 。同樣地，第一從時鐘以及主時鐘之間的時間關係如同圖4所示。因此，第i個同步訊息被第一從時鐘以及第二從時鐘接收後，再藉由圖3A之時鐘產生器電路100a所假設之第二從時鐘30b所運轉之一第二頻率為(1 +ε )，而第一從時鐘20b所運轉之一第一頻率為2(1 +ε) ，可得到下列兩個方程式(5)及(6)：

T _{s 1} .i =2 *(1 +ε) *(T _m .i +D _{m 2 s} ) +θ +φ ₁ .i 　(5)

T _{s 2} .i =(1 +ε) *(T _m .i +D _{m 2 s} ) +θ +φ ₂ .i 　(6)

其中φ ₁ ,i 以及φ ₂ ,i 分別代表於一特定期間中第一從時鐘以及第二從時鐘之隨機的第一誤差以及第二誤差(random jitters)。假設第一誤差φ ₁ ,i 的組成為一高斯隨機變數之函數(Gaussian random variable(RV))组成的，該函數包括平均值以及變動值σ ² 。

因為第二從時鐘之第二頻率係為第一從時鐘之第一頻率的二分之一倍，可知第二從時鐘所運轉之第二週期為第一從時鐘所運轉之一第一週期的兩倍，因為第二從時鐘之第二週期的正緣(positive edge)為第一從時鐘之第一週期的兩倍，使得第二從時鐘之第二誤差φ ₂ ,i 具有第一從時鐘的兩倍之變動值2σ ² 。利用方程式(6)減去方程式(5)可得時鐘偏斜ε與第一誤差φ ₁ ,i 及第二誤差φ ₂ ,i 的關係式：

(1 +ε) *(T _m .i +D _{m 2 s} ) =T _{s 1} .i -T _{s 2} .i +φ ₂ .i -φ ₁ .i 　(7)

再將方程式(7)插入方程式(6):

θ =2 *T _{s 2} .i -T _{s 1} .i +φ ₁ .i -2 *φ ₂ .i 　(8)

因為第一誤差φ ₁ ,i 以及第二誤差φ ₂ ,i 為高斯隨機變數，因此φ _1, i -2φ ₂ ,i 也是高斯隨機變數，在第一從時鐘以及第二從時鐘接受N 個同步訊息後，時間偏移量θ之一最大可能估測值(maximum likelihood)可利用方程式(8)計算得到：

利用方程式(7)，將主時鐘傳送第i個同步訊息後所得方程式中減去主時鐘傳送第i-1個同步訊息之方程式，可得下列方程式：

(1 +ε) *(T _m .i-T _m .(i-1)) =(T _{s 1} .i-T _{s 1} .(i-1))-(T _{s 2} .i-T _{s 2} .(i-1)) +(φ ₂ .i-φ ₂ .(i-1))-(φ ₁ .i-φ ₁ .(i-1)) 　(10)

因為(φ ₂ ,i-φ ₂ ,i-1)-(φ ₁ ,i-φ ₁ ,i-1) 也是高斯隨機變數，方程式(10)得出一時鐘偏斜ε之最大可能估測值：

同樣地，由方程式(7)可得出一傳遞延遲時間之最大可能估測值：

在一實施例中，上述方程式亦可藉由圖3B之時鐘產生器電路100b的關係式寫出。

因此，本發明利用雙重從時鐘的方式來能遵從IEEE 1588之規範而達到更優於準確時間協定之效能，利用兩個從時鐘的頻率為一整數倍數或一分數倍數之關係，提出時間偏移量θ、時鐘偏斜ε以及傳遞延遲時間之最大可能估測值，使得兩個從時鐘20b,30b能夠校正其時間，而與主時鐘20a同步，而且也能延長同步訊息的傳送間隔，進而降低運算量及網路頻寬的需求。

此外，本發明可適用於對稱及非對稱鏈接傳遞延時的環境中，非對稱鏈接傳遞延時的環境例如為分散式量測與控制系統，達成通訊鏈接的單向延時(one-way delay,OWD)估測，因而能夠使得即時控制及量測系統達到較佳的控制，不但可以降低運算量，更可以減少網路頻寬的需求，而能夠應用到低價的裝置上，以及使用於乙太網路或是群體廣播(multicast)網路中。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

10a．．．主節點

10b．．．從節點

20a．．．主時鐘

20b．．．(第一)從時鐘

30b．．．第二從時鐘

21．．．同步訊息

22．．．補充訊息

23．．．請求延遲訊息

24．．．響應延遲訊息

100a,100b．．．時鐘產生器電路

40,41．．．兩及閘

50a．．．D型正反器

50b．．．相位鎖定迴路

51．．．輸入端

60．．．致能端

40a,40b,41a,41b．．．輸入端

40c,41c．．．輸出端

T _m .0 ．．．(主時鐘之)初始時間

T _s .0 ．．．(從時鐘之)初始時間

T _m .i ．．．(主節點傳送第i個同步訊息同步訊息之)時間

T _s .i,T _{s 1} .i,T _{s 2} .i ．．．(第i個同步訊息到達從節點)之時間

T’ _s .1 ．．．(從節點傳送請求延遲訊息之)發送時間

T’ _m .1 ．．．(請求延遲訊息到達主節點之)接收時間

D _m2s ,D _s2m ．．．傳遞延遲時間

θ．．．偏移量

D _w ．．．單向延時

ε．．．時鐘偏斜

Ck．．．時脈輸入端

D．．．資料輸入端

QB．．．暫存資料輸出端

φ ₁ ,i ．．．第一誤差

φ ₂ ,i ．．．第二誤差

圖1，係為係為習知的時鐘同步之方法呈現雙向訊息傳遞之示意圖；

圖2，係為本發明之時鐘同步之方法採用雙重從時鐘呈現單向傳遞之示意圖；

圖3A，係為本發明實施例之電路示意圖；

圖3B，係為本發明另一實施例之電路示意圖；以及

圖4，係為從時鐘以及主時鐘之間的時間關係之示意圖。

10a．．．主節點

10b．．．從節點

20a．．．主時鐘

20b．．．第一從時鐘

30b．．．第二從時鐘

31i．．．第i個同步訊息

32i．．．第i個補充訊息

T _m .i ．．．同步時間

T _{s 1} .i ．．．第一時間

T _{s 2} .i ．．．第二時間

D _{m 2 s} ．．．傳遞延遲時間

Claims (14)

1. 一種時鐘同步之方法，提供一網路上之一從節點與一主節點的時鐘同步，其中該網路具有一非對稱鏈接傳遞延時的環境，該主節點具有一主時鐘，而該從節點具有至少兩從時鐘，並且該從節點由該主節點取得一同步時間，該方法包括：藉由單向傳遞之方式，使該主節點傳送一同步訊息至該從節點；當該主節點傳送該同步訊息時，該主時鐘提供該同步時間；當該從節點接收到該同步訊息之後，該兩從時鐘分別量測該同步訊息到達之一第一時間以及一第二時間；利用一時鐘產生器電路設定該兩從時鐘所運轉之兩頻率，使得該兩頻率不相等；以及藉由該同步時間、該第一時間、該第二時間及該兩頻率之運算關係，估算該主時鐘與該兩從時鐘的一誤差估測值，以校正該兩從時鐘的時間，其中該誤差估測值包括一時鐘偏斜(clock skew)之估測值。
2. 如申請專利範圍第1項所述之時鐘同步之方法，其中該主節點傳送一同步訊息至該從節點之步驟，更包括：該主節點提供一補充訊息(follow-up message)，其伴隨該同步訊息而傳送至該從節點，該補充訊息用以紀錄該主節點之該主時鐘所量測之該同步時間。
3. 如申請專利範圍第1項所述之時鐘同步之方法，其中該時 鐘產生器電路包括一致能端、一正反器(Flip-Flop)以及兩及閘(and gate)，並且該致能端電性連接該兩及閘，該正反器電性連接該兩及閘，以及該兩及閘分別電性連接該兩從時鐘。
4. 如申請專利範圍第3項所述之時鐘同步之方法，其中該正反器係為一D型正反器。
5. 如申請專利範圍第1項所述之時鐘同步之方法，其中該時鐘產生器電路包括一致能端、一相位鎖定迴路(Phase-Locked Loop,PLL)以及兩及閘(and gate)，並且該致能端電性連接該兩及閘，該相位鎖定迴路電性連接該兩及閘，以及該兩及閘分別電性連接該兩從時鐘。
6. 如申請專利範圍第3或5項所述之時鐘同步之法，更包括：由該時鐘產生器電路之該致能端輸入一觸發訊號至該兩從時鐘；以及該兩從時鐘藉由該觸發訊號之觸發而同時地啟動，使得該兩從時鐘具有相同之一時間偏移量。
7. 如申請專利範圍第1項所述之時鐘同步之方法，其中該誤差估測值包括一時間偏移量之估測值及一傳遞延遲時間(propagation delay)之估測值。
8. 如申請專利範圍第1項所述之時鐘同步之方法，其中該網路係為一分散式量測與控制系統。
9. 如申請專利範圍第1項所述之時鐘同步之方法，其中該兩從時鐘所運轉之該兩頻率之其一為其另一的整數倍或分數倍。
10. 一種時鐘同步之網路系統，其具有一非對稱鏈接傳遞延 時的環境，該時鐘同步之網路系統包括：一從節點，包括一第一從時鐘、一第二從時鐘及一時鐘產生器電路，其中該第一從時鐘與該第二從時鐘分別電性連接於該時鐘產生器電路，該時鐘產生器電路用以調整該第一從時鐘之頻率與該第二從時鐘的頻率之間的比率不為一；以及一主節點，提供一同步訊息，該同步訊息係單向地傳遞至該從節點，其中，當該從節點接收該同步訊息時，該從節點同時產生一觸發訊號，該觸發訊號同時致能該第一從時鐘與該第二從時鐘。
11. 如申請專利範圍第10項所述之時鐘同步之網路系統，其中該時鐘產生器電路包括一致能端、一正反器以及兩及閘，並且該致能端電性連接該兩及閘，該正反器電性連接該兩及閘，以及該兩及閘分別電性連接該第一從時鐘及該第二從時鐘。
12. 如申請專利範圍第11項所述之時鐘同步之網路系統，其中該正反器係為一D型正反器。
13. 如申請專利範圍第10項所述之時鐘同步之網路系統，其中該時鐘產生器電路包括一致能端、一相位鎖定迴路以及兩及閘，並且該致能端電性連接該兩及閘，該相位鎖定迴路電性連接該兩及閘，以及該兩及閘分別電性連接該第一從時鐘及該第二從時鐘。
14. 如申請專利範圍第10項所述之時鐘同步之網路系統，其 中該第一從時鐘之頻率為該第二從時鐘之頻率的整數倍或分數倍。