DE10059270B4 - Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse - Google Patents

Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse Download PDF

Info

Publication number
DE10059270B4
DE10059270B4 DE10059270A DE10059270A DE10059270B4 DE 10059270 B4 DE10059270 B4 DE 10059270B4 DE 10059270 A DE10059270 A DE 10059270A DE 10059270 A DE10059270 A DE 10059270A DE 10059270 B4 DE10059270 B4 DE 10059270B4
Authority
DE
Germany
Prior art keywords
units
clock
system clock
values
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10059270A
Other languages
English (en)
Other versions
DE10059270A1 (de
Inventor
Kai Albrecht
Ulrich Grimm
Thomas Husterer
Reinhard Janzer
Helmut Meyer
Georg Rössler
Andreas Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heidelberger Druckmaschinen AG
Original Assignee
Heidelberger Druckmaschinen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7665113&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE10059270(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Heidelberger Druckmaschinen AG filed Critical Heidelberger Druckmaschinen AG
Priority to DE10059270A priority Critical patent/DE10059270B4/de
Priority to CZ20013655A priority patent/CZ303068B6/cs
Priority to DE50115536T priority patent/DE50115536D1/de
Priority to EP01126527A priority patent/EP1211070B2/de
Priority to AT01126527T priority patent/ATE472407T1/de
Priority to CNB011397381A priority patent/CN1272173C/zh
Priority to JP2001362587A priority patent/JP4078065B2/ja
Priority to US09/997,981 priority patent/US6948085B2/en
Publication of DE10059270A1 publication Critical patent/DE10059270A1/de
Priority to HK02109458.4A priority patent/HK1047726B/zh
Publication of DE10059270B4 publication Critical patent/DE10059270B4/de
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G7/00Synchronisation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41FPRINTING MACHINES OR PRESSES
    • B41F33/00Indicating, counting, warning, control or safety devices

Abstract

Vorrichtung zur Synchronisation von an mehreren Einheiten (5a, 5b, 5n) ablaufenden Prozessen, wobei eine zentrale Einheit mit weiteren Einheiten (5a, 5b, 5n) über einen Feld-Bus (10) verbunden ist, wobei die zentrale Einheit eine Einrichtung zur Erzeugung eines Systemtakts (7) aufweist, wobei eine freie Leitung (9) des Feld-Busses (10) zur Verteilung des Systemtakts (7) an die weiteren Einheiten (5a, 5b, 5n) vorgesehen ist und wobei an den weiteren Einheiten (5a, 5b, 5n) Vorrichtungen zur Multiplikation (11) des Systemtakts (7) vorgesehen sind, dadurch gekennzeichnet, dass die Vorrichtung eine Vorrichtung zur Synchronisation von verschiedenen Komponenten einer papierverarbeitenden Maschine ist und dass die Multiplikationseinheit (11) eine Einrichtung zur Erkennung einer Absolutzeitdurchsage (37) aufweist.

Description

  • Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Synchronisation von Prozessen, die von separaten Prozessoren ausgeführt werden und auf den Systemtakt einer zentralen Einheit abgestimmt sind. Anwendung findet diese Vorrichtung bzw. das Verfahren bei abgeschlossenen Prozessen an verschiedenen Komponenten einer papierverarbeitenden Maschine
  • Üblicherweise ist es aus Vorrichtungen bzw. Verfahren bekannt, dass über einen Bus ein spezielles Protokoll geschickt wird, wodurch die verschiedenen Prozessoren mit dem Leitsystem synchronisiert werden. Derartige Systeme belasten die Prozessoren zeitlich und setzen dazu eine spezielle Hardware voraus.
  • Insbesondere schlägt die EP 0 747 216 B1 vor, verschiedene Einheiten, die mit Winkelstellungssignalen versorgt werden müssen mittels zweier Bussysteme zu verbinden. Dabei erhält jede Einheit mittels des einen Bussystems ständig den aktuellen Winkelwert und mittels des anderen Bussystems eine Information zu einem vorzunehmenden Schaltvorgang. Der Winkelsollwert, bei dem der Schaltvorgang ausgelöst werden soll, ist in einem Speicher der jeweiligen Einheit abgelegt.
  • Aus der Schrift JP 07 281 785 A ist ein Prozessorsystem bekannt, welches eine erhöhte Taktfrequenz auf jedem Prozessorboard erlaubt, ohne dass aufgrund der hohen Betriebsfrequenz des die Prozessorboards verbindenden Bussystems Probleme bei der Signalübertragung wie Übersprechen auftreten. Dabei wird auf dem Masterboard ein Frequenzteiler eingesetzt, welcher die Taktfrequenz des Masterboards heruntersetzt, so dass diese unterhalb der maximalen Frequenz des Bussystems liegt. Die so heruntergesetzte Frequenz wird dann an weitere Prozessorboards über das Bussystem gesendet und die weiteren Prozessorboards erzeugen einen internen Betriebstakt, der durch PLL Schaltkreise auf den Takt des Masterboards synchronisiert wird.
  • Aus der Patentanmeldung WO 00/65715 A1 geht ein System zur Erzeugung eines Taktsignals in einem Slaveboard eines synchronen Telekommunikationsnetzwerks hervor, wobei das Slaveboard Taktsignale aus unterschiedlichen Quellen empfangen kann. Dabei wird das passende Taktsignal ausgewählt und mit einem lokalen Taktsignal verglichen. Das Ausgangssignal des Slaveboards variiert dabei mit der Frequenz des ausgewählten Eingangssignals, so dass eine Frequenzsynchronisation zu dem ausgewählten Eingangssignal des Netzwerks hergestellt werden kann. Das Slaveboard enthält außerdem einen Frequenzvervielfacher, der einen PLL Schaltkreis enthält und mit dem ein Vielfaches der Frequenz des lokalen Slaveboardtakts erzeugt werden kann.
  • Das Dokument JP 2000 165 905 A zeigt einen Taktgenerator für ein Videosignalsystem, bei dem eine Frequenz vervielfacht wird.
  • Die Patentschrift DE 38 03 525 C2 zeigt eine Vorrichtung zum Betrieb von absoluten Echtzeituhren in einem eine Zentraluhr und Teilnehmer enthaltenden Prozesssteuersystem. Dieses Prozesssteuersystem weist eine Reihe von Teilnehmern auf, die jeweils Zeitgeber enthalten und durch Bussysteme miteinander verbunden sind, über die Informationen nach vorgegebenen Schnittstellenprozeduren übertragen werden können. Die Zentraluhr kann dabei mit einer amtlichen Zeit eingestellt und synchronisiert werden. Dazu kann die Zentraluhr eine Funkuhr aufweisen. In den Teilnehmern sind ebenfalls Softwareuhren untergebracht, welche von der zentralen Echtzeituhr gestellt und synchronisiert werden können.
  • Ausgehend vom Stand der Technik liegt der erfindungsgemäßen Vorrichtung und dem erfindungsgemäßen Verfahren die Aufgabe zu Grunde, viele Prozesse in einer papierverarbeitenden Maschine möglichst präzise miteinander zu synchronisieren.
  • Erfindungsgemäß wird diese Aufgabe durch die Merkmale der Patentansprüche 1 und 9 gelöst, Weiterbildungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
  • Die erfindungsgemäße Vorrichtung geht davon aus, dass eine zentrale Einheit die Koordination von verschiedenen in der Peripherie befindlichen weiteren Einheiten übernimmt. Dabei kommt der zentralen Einheit die Aufgabe zu, alle an der Peripherie ablaufenden Prozesse zu synchronisieren. Dazu wird ein zentral erzeugter Systemtakt auf einer freien Leitung eines Feld-Busses, z. B. CAN-BUS, an sämtliche am Prozess beteiligten Einheiten geleitet. Um die Störanfälligkeit des Systemtaktes gering zu halten, bzw. ein Übersprechen dieses Taktsignals auf andere Signalleitungen zu verhindern, wird die Frequenz des Systemtakts relativ niedrig gewählt. Das Taktsignal bewegt sich somit in einem Frequenzbereich, wodurch eine Verteilung des Taktsignals über längere Distanzen möglich ist. Weiterhin ist es möglich, den ankommenden Systemtakt durch geeignete Filtermaßnahmen zu entstören.
  • Üblicherweise ist es erforderlich, dass für einen Prozess in der peripheren Einheit ein schnellerer Takt benötigt wird, als der Systemtakt. Deshalb schlägt die erfindungsgemäße Vorrichtung vor, in der peripheren Einheit den ankommenden Systemtakt entsprechend den Erfordernissen zu multiplizieren. Dieser dann erzeugte sogenannte Modultakt weist die gewünschte Auflösung auf, bzw. ist vorteilhafter Weise auf die gewünschte Auflösung einstellbar. Somit herrscht an der peripheren Einheit immer der Takt vor, der für den jeweiligen Prozess erforderlich ist.
  • Die erfindungsgemäße Vorrichtung sieht einen in die peripheren Einheiten integrierten Taktgeber vor, der durch den Systemtakt synchronisiert wird. Zwischen den jeweiligen Synchronisationsintervallen durch den Systemtakt läuft der Taktgeber frei. Um den Modultakt an der peripheren Einheit frequenzstabil zu halten, schlägt eine erfindungsgemäße Variante vor diesen mittels Quarz zu stabilisieren. Entsprechend einer einkalkulierten Drift, die sich durch die Güte des stabilisierenden Quarzes ergibt, kann der Zeitabstand des Synchronisationsintervalls bestimmt werden.
  • Die Erzeugung eines lokalen Modultaktes bringt den Vorteil, dass bei Ausfall des in der zentralen Einheit erzeugten Systemtaktes nicht die Gefahr besteht, dass Prozesse unkontrolliert ablaufen und zu Unfällen führen, da eine Abstimmung der unabhängig laufenden Prozesse nicht mehr möglich ist. Dazu ist die Vorgehensweise so, dass ein Ausbleiben des Systemtaktes durch den Prozessor in der peripheren Einheit erkannt wird, der daraufhin den Prozess anhand des lokalen Modultaktes kontrolliert bis zum Stillstand herunterfährt. Die erforderliche Zeitspanne zwischen Ausbleiben des Systemtaktes und dem kontrollierten Herunterfahren des Prozesses ist so kurz, dass das bereits erwähnte Abdriften des Modultaktes vom Systemtakt zu keiner nennenswerten Problematik führt. Das heißt alle Prozesse, die an den verschiedenen peripheren Einheiten ablaufen und durch den Systemtakt zueinander synchronisiert werden, werden durch den vor Ort erzeugten Modultakt kontrolliert zum Stillstand gebracht.
  • Ein erfindungsgemäßes Verfahren schlägt weiterhin vor, dass in regelmäßigen Abständen, beispielsweise nach jedem hundertsten Systemtakt ein so genannter Synchronisationsintervall erfolgt. Mit diesem Vorgang erfolgt an die periphere Einheit eine Zeitansage 37, welche die periphere Einheit auf die Absolutzeit abgleicht. Bei dem Synchronisationsintervall erhalten alle peripheren Einheiten für einen Zeitabgleich auf Absolutzeit, einen sogenannten Zeitstempel. Durch die Verteilung dieser Information kann jede periphere Einheit ihre Prozesse auf die laufende Maschine abstimmen, das heißt, laufende Prozesse können durch korrigierende Maßnahmen auf Synchronität gehalten werden, oder beginnende Prozesse können zum richtigen Zeitpunkt, bzw. zur richtigen Winkelstellung der Maschine gestartet werden.
  • Weiterhin erhalten alle peripheren Einheiten z. B. mittels CAN-Bussystem folgende Werte und den Erfassungszeitpunkt der Werte, die zur Steuerung einer papierverarbeitenden Maschine relevant sind:
    Drehzahl v(t)
    Beschleunigung a(t)
    aktuelle Winkelstellung φ(t)
    gegebenenfalls weitere Werte von Gebern, wie z. B. Papierankunftssignale eines Anlegers.
  • Mit der gleichzeitigen Mitteilung des Erfassungszeitpunkts des Wertes ist die periphere Einheit in der Lage, durch eine Extrapolation den übermittelten Wert auf jeden beliebigen Zeitpunkt zwischen zwei übermittelten Werten zu berechnen. Das heißt, bereits durch die Zeitverzögerung in der Übermittlung der Werte ergibt sich das Problem, dass bei Erhalt der Werte, diese schon nicht mehr aktuell sind. Durch die erfindungsgemäße Vorrichtung, bzw. das Verfahren ergibt sich der Vorteil, dass es beinahe unerheblich ist, wie lange die Übermittlung der Werte dauert, da der aktuelle Wert immer ermittelt werden kann.
  • Ein zusätzlicher Vorteil liegt darin, dass der Startzeitpunkt eines anlaufenden Prozesses zwischen zwei übermittelten Werten durch die oben erwähnte Extrapolation exakt errechnet werden kann. Beispielsweise erhält die periphere Einheit mit der Übermittlung der Werte die aktuelle Winkelstellung der Maschine z. B. φ = 270°, die Geschwindigkeit, v = 8000 Umdrehungen/Stunde, die Beschleunigung a = 0. Der Teilnehmer soll bei einer Winkelstellung von φ = 278° ein Ereignis auslösen, bzw. einen Prozess starten. Anhand der erhaltenen Werte kann der Teilnehmer die Zeit errechnen, bis die Maschine die Winkelstellung von φ = 278° erreicht hat. Anhand der eigenen Zeitbasis, bzw. dem Modultakt der bei Erhalt des letzten Systemtakts auf diesen synchronisiert wurde, kann das zu erfolgende Ereignis ausgelöst werden, ohne dass dazu eine zeitsynchrone Anweisung der zentralen Einheit erfolgen muss. Ein solches winkelabhängiges Ereignis kann von jeder peripheren Einheit ausgelöst werden, ohne dass dazu eine direkte Verkabelung mit einem zentralen Inkrementalgeber notwendig ist. Dieses spart einerseits Verkabelungsaufwand und sorgt andererseits für eine geringere Störanfälligkeit.
  • Ist es aus welchen Gründen auch immer zum Zeitpunkt des Systemtakts nicht möglich die Istwerte des Motors einzulesen, können diese auch zu einem beliebigen Zeitpunkt eingelesen werden. Anschließend werden durch Extrapolation die Istwerte auf den Zeitpunkt zurück oder nach vorne gerechnet, zu dem ein Systemtakt vorgelegen hat, bzw. vorliegt.
  • Für die synchrone Steuerung von Zusatzantrieben die separat vom Hauptantrieb ablaufen, schlägt das erfindungsgemäße Verfahren folgende Variante vor:
    Der Zusatzantrieb wird mit einem eigenen Sollwertgenerator ausgestattet. Dieser Sollwertgenerator errechnet die Sollwerte für den Zusatzantrieb. Entsprechend der dynamischen Anforderungen des Zusatzantriebs, werden Abtastzyklen definiert, bei denen die Istwerte des Zusatzantriebes eingelesen und anhand verschiedener Regelalgorithmen neue Sollwerte vorgeben werden. Die Istwerte des Hauptantriebs werden zu diskreten Zeitpunkten (aus Gründen der Busbelastung) versendet, deren Frequenz aber geringer ist als die Abtastzyklen des Zusatzantriebes. Durch den jeweils mitversendeten Erfassungszeitpunkt der Istwerte des Hauptantriebs kann der weitere Verlauf der Istwerte des Hauptantriebes am Zusatzantrieb für jeden beliebigen Zeitpunkt rechnerisch ermittelt werden (Interpolation/Extrapolation).
  • Eine zusätzliche Anwendung der erfindungsgemäßen Vorrichtung, bzw. des Verfahrens besteht darin, dass verschiedene zueinander synchron laufende Motoren nicht nach den Istwerten eines Hauptantriebs, sondern auf eine zentralen Befehlsvorgabe geregelt werden. Das heißt, von der zentralen Einheit werden Befehle für sämtliche am Prozess beteiligten Antriebe vorgegeben. Laufen Antriebe in einem Drehzahlverhältnis z. B. halbtourig, dritteltourig oder auch doppelttourig, sorgt ein Sollwertgenerator in der peripheren Einheit für die Erzeugung entsprechend angepasster Sollwerte. Alle Motorregler arbeiten jetzt nach demselben Algorithmus und lesen die Istwerte der Motoren immer zum exakt gleichen Zeitpunkt ein. Dieser Zeitpunkt entspricht dem Systemtakt. Dadurch wird erreicht, dass alle Motoren auf eine virtuelle elektronische Welle geregelt werden.
  • Anhand eines Ausführungsbeispiels soll die Erfindung nachfolgend näher erläutert werden. Es zeigen:
  • 1 ein Blockdiagramm der Vernetzung verschiedener Prozessoren,
  • 2 ein Blockdiagramm über eine Multiplikationseinheit,
  • 3a ein Zeitdiagramm des Systemtakts,
  • 3b ein Zeitdiagramm eines Zählvorgangs,
  • 3c ein Zeitdiagramm der Feinauflösung des Modultakts,
  • 3d ein Zeitdiagramm der Feinauflösung des Modultakts,
  • 3e ein Zeitdiagramm der Feinauflösung des Modultakts,
  • 4 ein Zeitdiagramm über den Verlauf des Systemtakts,
  • 5 1 mit zusätzlicher Motoransteuerung.
  • 1 zeigt eine Vernetzung von zwei Prozessoren 1a, b. Die Prozessoren 1a, b stellen zusammen mit einer Schnittstelle 2a, b und daran angeschlossenen Ein-/Ausgangskarten 3a, b und Motorsteuerkarten 4a, b jeweils eine Einheit 5a, b dar. Die jeweiligen lokalen Komponenten, wie Prozessor 1a und Schnittstelle 2a, bzw. 1b und 2b sind mittels VME-Bussystem 6 miteinander verbunden. Auf der Schnittstelle 2a befindet sich weiterhin ein Systemtakt 7. Dieser Systemtakt 7 wird mittels freier Leitung 9 z. B. eines CAN-Bussystems 10 an die in der Peripherie befindlichen Ein-/Ausgangskarte 3a und die Motorsteuerkarte 4a weitergeleitet. Die Anzahl der Ein-/Ausgangskarten 3a, bzw. die Anzahl der Motorsteuerkarten 4a ist dabei unerheblich. Über eine zusätzliche Leitung 9, die als freie Leitung dem CAN-Bussystems 10 zuzuordnen ist, wird der Systemtakt an die Schnittstelle 2b der Einheit 5b weitergegeben. Auf der Schnittstelle 2b befindet sich eine Systemtaktaufbereitung 8 die beispielsweise einen Filter oder einen Verstärker enthält. Von der Schnittstelle 2b wird der Systemtakt 7 auch an die der Einheit 5b zugehörige Ein-/Ausgangskarte 3b und der Motorsteuerkarte 4b mittels Leitung 9 zugeleitet. Die auch als Teilnehmer bezeichnete Ein-/Ausgangskarte 3b bzw. Motorsteuerkarte 4b können durch Teilnehmer 16a, b deren Verwendung nicht definiert ist erweitert werden. Ebenso kann auch die Anzahl der Schnittstellen 2a, b je Einheit 5a, b größer sein, als in diesem Ausführungsbeispiel aufgezeigt. Der Systemtakt 7 wird weiterhin über das lokale VME-Bussystem 6a, b allen lokalen zur Einheit 5a, b gehörenden Komponenten 1a, b bzw. 2a, b zur Verfügung gestellt. Über eine Leitung 9d sind weitere Einheiten 5n an den Systemtakt 7 anbindbar.
  • An der Ein-/Ausgangskarte 3a, b und der Motorsteuerkarte 4a, b werden Aufgaben ausgeführt, die eine Zeitauflösung benötigen, die feiner ist als sie der Systemtakt 7 zur Verfügung stellt. Deshalb werden in diesen Karten 3a, b 4a, b zusätzliche Multiplikationseinheiten 11 benötigt. Die Multiplikationseinheit 11 hat die Aufgabe die Auflösung entsprechend der erforderlichen Gegebenheiten zu multiplizieren. Dieses kann beispielsweise anhand einer Ausführung gemäß 2 erfolgen.
  • 2 zeigt ein Blockdiagramm einer Multiplikationseinheit 11 wie sie auf den verschiedenen Ein/Ausgabekarten 3a, b und Motorsteuerkarten 4a, b vorhanden ist. In einem Frequenzgenerator 12 wird ein Takt mit einer Frequenz von beispielsweise 1 MHz erzeugt. Zur Frequenzstabilisierung ist diesem ein Quarz 13 zugeordnet. An den Frequenzgenerator 12 ist ein Zähler 14 angeschlossen. Mit dem Systemtakt 7 wird der Zähler 14 gestartet bzw. zurückgesetzt. Weist der Systemtakt 7 beispielsweise eine Taktfrequenz von 1 kHz auf, zählt der Zähler innerhalb einer Periode des Systemtaktes 7 von 0–999 und wiederholt diesen Vorgang ständig. Genauer beschrieben heißt das, dass die Pulse des Frequenzgenerators 12 für den Fall, dass sie synchron zu dem Systemtakt 7 sind sozusagen durchgeschaltet werden. Besteht keine exakte Synchronität zwischen den Pulsen des Frequenzgenerators 12 und dem Systemtakt 7 kann es dazu führen, dass der letzte der 1000 Pulse entweder etwas gekürzt wird, wenn der Zähler 14 frühzeitig zurückgesetzt wird, oder dieser etwas länger ansteht, da der Zähler 14 seinen Zählvorgang bei 999 einstellt. An einem Ausgang wird der synchronisierte Modultakt 15 der Ein/Ausgabekarte, 3ab bzw. Motorsteuerkarte 4ab zur Verfügung gestellt.
  • In 3a bis 3e sind mehrere Diagramme dargestellt, die den Systemtakt 7 (3a) die Rampenfunktion des Zählers 14 (3b) und eine Feinauflösung des Modultakts 15 (3c, d, e) zeigen. Das Diagramm nach 3a zeigt den Systemtakt 7, wobei im Diagramm gemäß 3b die Rampenfunktion des Zählers 14 immer mit der abfallenden Flanke 30 des Systemtakts 7 gestartet wird. Wie bereits vorhergehend erwähnt, zählt der Zähler 14 innerhalb einer Periode, die jeweils zwischen den abfallenden Flanken 30 des Systemtakts 7 liegt, von 0–999. Die Rampenfunktionen 33, 34, 35 zeigen unterschiedliches Verhalten welches durch die Diagramme gemäß 3c, d, e erklärt werden kann. So ist in 3c zu erkennen, dass der letzte Zählimpuls 999 schmaler ist als die vorhergehenden. Dieses ist damit erklärbar, dass die Frequenz des Modultakts 15 geringfügig langsamer ist als das Tausendfache des Systemtakts 7. Der 999. Zählimpuls wird dann durch den Systemtakt 7 korrigiert, wodurch eine Synchronisation erfolgt.
  • Das Diagramm nach 3d zeigt den Fall, dass der Modultakt 15 gegenüber dem Systemtakt 7 geringfügig schneller ist als das Tausendfache des Systemtakts 7. Dadurch, dass der Zähler 14 seinen Zählerstand bei 999 nicht mehr erhöht, bleibt der letzte Zählimpuls (999) solange stehen, bis ein Zurücksetzen des Zählers durch die abfallende Flanke 30 des Systemtakts 7 erfolgt. Ebenfalls erfolgt somit wieder eine Korrektur, bzw. Synchronisation. Das Diagramm nach 3e stellt noch eine weitere Variante dar. Nach Erreichen des Zählerstandes 999 wird der Zähler nicht von dem Systemtakt 7 zurückgesetzt, weil dieser beispielsweise ausgefallen ist, sondern es erfolgt eine Zurücksetzung des Zählers aufgrund einer Überschreitung eines vorgegebenen Zeitfensters 36. Dieses Zeitfenster 36 wird bei einem definierten Zählerstand (z. B. 990) gestartet und endet beispielsweise 10 μs nach dem Erreichen des Zählerstandes 999. Somit erfolgt eine zwangsweise Zurücksetzung des Modultakts 15 was gleichzeitig zur Folge hat, dass die durch den Modultakt 15 getakteten Prozesse vom Zeitpunkt des ersten Ausbleibens des Systemtakts an, kontrolliert zum Stillstand gebracht werden.
  • Die Wirkung des Zeitfensters 36 kommt auch einer Filterung gleich. Beispielsweise kann mittels UND-Gatter eine Verknüpfung des Zeitfensters 36 mit dem Systemtakt 7 erzielt werden, wodurch ein Durchschalten des Systemtakts 7 nur innerhalb des Zeitfensters 36 möglich ist. Störsignale, die sich auf der Leitung des Systemtakts 7 befinden werden außerhalb des Zeitfensters 36 ignoriert.
  • 4 zeigt ein Zeitdiagramm über den Verlauf eines Ausschnittes des Systemtaktes 7. Die Taktfrequenz des Systemtaktes 7 liegt beispielsweise bei 1 kHz und weist ein ungleiches Tastverhältnis auf. Nach einer abfallenden Flanke 30 erfolgt bereits nach beispielsweise 50 μs die ansteigende Flanke 31. Daraus ergibt sich der Vorteil, dass der Teilnehmer 2b, 3ab, 4ab beispielsweise 550 μs nach der abfallenden Flanke 30 einen Messzyklus 32 starten kann, der im Regelfall im Highzustand des Systemtakts 7 liegt. Mit dem gestartete Messzyklus 32 setzt der Teilnehmer 2b, 3ab, 4ab seine Aufmerksamkeit darauf, zu erkennen wann der nächste Systemtakt 7 kommt. Alle 100 ms, das heißt nach jedem einhundertsten Systemtakt 7 erfolgt eine sogenannte Zeitansage 37. Diese Zeitansage 37 wird dadurch erkannt, dass 550 μs nach der abfallenden Flanke 30 kein Highzustand des Systemtakts vorherrscht. Der Teilnehmer 2b, 3ab, 4ab erkennt somit, dass es sich dabei um die Ankündigung der Zeitansage 37 handelt. Mit dieser Zeitansage 37 erhält jeder Teilnehmer 2b, 3ab, 4ab eine exakte Angabe über die Zeit, die seit dem Einschalten der Maschine vergangen ist (Absolutzeit). Der Vorteil besteht darin, dass nachträglich eingeschaltete Teilnehmer, das heißt während dem die Maschine bereits läuft, von der Absolutzeit der Maschine immer in Kenntnis gesetzt werden. Jeder Teilnehmer 2b, 3ab, 4ab kann dann ein Ereignis ausführen, welches sich auf die Absolutzeit bezieht, ohne dass er den Befehl dazu von der zentralen Einheit 5a erhalten muss.
  • 5 zeigt ein Blockdiagramm zur Steuerung von zwei Motoren. 5 ist gegenüber 1 dahingehend erweitert, dass zu der Motorsteuerkarte 4a, b je ein Motor 20a, b und ein Inkrementalgeber 21a, b hinzugefügt wurden. Weiterhin ist der Schnittstelle 2a eine Eingabeeinrichtung 22 für Eingaben die durch den Bediener der Maschine erfolgen können beigefügt. Der Motor 20a sei beispielsweise der Hauptmotor, der für die Drehbewegung der Zylinder einer Druckmaschine zuständig ist. Dieser Motor 20a, wird folgendermaßen gesteuert:
    Mittels der Eingabeeinrichtung 22 gibt der Bediener der Maschine einen Wert für die Drehzahl ein. Dieser Wert wird über das CAN-Bussystem 10a der Motorsteuerkarte 4a zugeführt, welche daraus die Ansteuerwerte (Stromsollwerte) für den Motor 20a ermittelt und einstellt. Am Motor 20a befindet sich ein Inkrementalgeber 21a der entweder direkt auf der Motorwelle des Motors 20a sitzt oder an einer geeigneten Stelle des durch den Motor 20a angetriebenen Getriebes bzw. Zahnradzugs. Die Pulse des Inkrementalgebers 21a werden von der Motoransteuerkarte 4a eingelesen. Der Einlesevorgang erfolgt immer zum Zeitpunkt eines Systemtakts 7. Aus diesen Pulsen werden in der Motorsteuerkarte 4a die Drehzahl, die Beschleunigung und die Winkelstellung des Motors 20a errechnet. Diese errechneten Werte dienen zum einen der Regelung für den Motor 20a, zum anderen werden diese Werte immer zusammen mit dem Erfassungszeitpunkt allen weiteren Teilnehmern 3a, b 4b mitgeteilt. Durch den mitgelieferten Erfassungszeitpunkt ist es unerheblich, ob die Daten schnell übertragen werden, ob die Daten zu einem bestimmten Zeitpunkt übertragen werden oder ob alle Teilnehmer die Daten gleichzeitig übermittelt bekommen.
  • Diese Werte erhält auch die Motorsteuerkarte 4b, die beispielsweise durch den Prozessor 2b die Aufgabe bekommen hat den Motor 20b synchron zu dem Motor 20a zu betreiben. Eine solche Aufgabe wird in der Motorsteuerkarte 4b durch einen sogenannten Befehlsinterpreter umgesetzt. Die Motorsteuerkarte 4b bekommt nun in regelmäßigen Abständen die Werte Drehzahl, Beschleunigung und Winkelstellung des Motors 20a übermittelt. Aus diesen Werten werden nun die Sollwerte für den eigenen Motor 20b berechnet.
  • Der zeitliche Abstand zwischen zwei Übermittlungen der Werte Drehzahl, Beschleunigung und Winkelstellung des Motors 20a mit der entsprechenden Angabe des Erfassungszeitpunkts ist für eine Synchronhaltung zweier Motoren 20a, b möglicherweise zu groß, so dass in der Zwischenzeit eine Interpolation erfolgt. Diese Interpolation wird auf der Motorsteuerkarte 4b vorgenommen und anhand dieser interpolierten Werte die Sollwerte für den Motor 20b errechnet.
  • Weiterhin befindet sich auf der Motoransteuerkarte 4b eine Multiplikationseinheit 11 zur Erzeugung eines Modultakts 15 gemäß 2. Die Auflösung des Modultakts 15 ist so bemessen, dass die auf der Motoransteuerkarte 4b ablaufenden Operationen (Interpolation des Verlaufes des Motors 20a, Einlesen der Impulse des Inkrementalgebers 21b, Berechnen der Istwerte des Motors 20b aus den Impulsen des Inkrementalgebers 21b, Errechnen neuer Sollwerte für den Motor 21b, usw.) alle zeitoptimiert berücksichtigt werden.
  • Bezugszeichenliste
  • 1a, b
    Prozessor
    2a, b
    Schnittstelle
    3a, b
    Ein-/Ausgabekarte (Teilnehmer)
    4a, b
    Motorsteuerkarte (Teilnehmer)
    5a, b
    Einheit
    5n
    weitere Einheit
    6
    VME-Bussystem, lokales Bus-System
    7
    Systemtakt
    8
    Systemtaktaufbereitung
    9
    Leitung
    10
    CAN-Bussystem, Feld-Bus
    11
    Multiplikationseinheit
    12
    Frequenzgenerator
    13
    Quarz
    14
    Zähler
    15
    Modultakt
    16a, b
    Teilnehmer
    20a, b
    Motor
    21a, b
    Inkrementalgeber
    22
    Eingabeeinrichtung
    30
    abfallende Flanke
    31
    ansteigende Flanke
    32
    Messzyklus
    33
    Rampenfunktion
    34
    Rampenfunktion
    35
    Rampenfunktion
    36
    Zeitfenster
    37
    Zeitansage, Absolutzeitdurchsage

Claims (17)

  1. Vorrichtung zur Synchronisation von an mehreren Einheiten (5a, 5b, 5n) ablaufenden Prozessen, wobei eine zentrale Einheit mit weiteren Einheiten (5a, 5b, 5n) über einen Feld-Bus (10) verbunden ist, wobei die zentrale Einheit eine Einrichtung zur Erzeugung eines Systemtakts (7) aufweist, wobei eine freie Leitung (9) des Feld-Busses (10) zur Verteilung des Systemtakts (7) an die weiteren Einheiten (5a, 5b, 5n) vorgesehen ist und wobei an den weiteren Einheiten (5a, 5b, 5n) Vorrichtungen zur Multiplikation (11) des Systemtakts (7) vorgesehen sind, dadurch gekennzeichnet, dass die Vorrichtung eine Vorrichtung zur Synchronisation von verschiedenen Komponenten einer papierverarbeitenden Maschine ist und dass die Multiplikationseinheit (11) eine Einrichtung zur Erkennung einer Absolutzeitdurchsage (37) aufweist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass mit dem Systemtakt (7) die Drehzahl n, die Beschleunigung a, die Winkelstellung φ und gegebenenfalls weitere Werte der Maschine erfasst werden.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die erfassten Werte wie Drehzahl n, Beschleunigung a, Winkelstellung φ und gegebenenfalls weitere Werte der Maschine mittels des Feld-Busses (10) den weiteren Einheiten (5a, 5b, 5n) zuführgeführt werden.
  4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Multiplikationseinheit (11) eine Filtereinrichtung aufweist.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Multiplikationseinheit (11) einen quarzstabilisierten Frequenzgenerator (12) aufweist.
  6. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Multiplikationseinheit (11) einen Modultakt (15) für in den weiteren Einheiten (5a, 5b, 5n) stattfindende Prozesse erzeugt.
  7. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Modultakt (15) entsprechend des in der weiteren Einheit (5n) stattfindenden Prozesses eingestellt wird.
  8. Vorrichtung nach Anspruch 1 dadurch gekennzeichnet, dass das Bus-System zur Verteilung des Systemtakts (7) ein lokales Bus-System (6) ist.
  9. Verfahren zur Synchronisation von an einer zentralen Einheit und an weiteren Einheiten (5a, 5b, 5n) ablaufenden Prozessen, mit einem in zentraler Einheit erzeugten Systemtakt (7) und in den weiteren Einheiten (5a, 5b, 5n) erzeugten Modultakten (15), wobei der in der zentralen Einheit erzeugte Systemtakt (7) zur Synchronisation des in den weiteren Einheiten (5a, 5b, 5n) erzeugten Modultakts (15) herangezogen wird, dadurch gekennzeichnet, dass das Verfahren ein Verfahren zur Synchronisation von verschiedenen Komponenten einer papierverarbeitenden Maschine ist und dass in den weiteren Einheiten (5a, 5b, 5n) eine Multiplikationseinheit (11) zur Vervielfachung des Systemtakts (7) vorhanden ist und eine Einrichtung zur Erkennung einer Absolutzeitdurchsage (37) aufweist.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass in regelmäßigen Abständen eine Synchronisation der weiteren Einheiten (5a, 5b, 5n) auf eine Absolutzeit erfolgt.
  11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der in den beteiligten Einheiten (5a, 5b, 5n) vorhandene Modultakt (15) für dort stattfindende Prozesse eingesetzt wird.
  12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass bei Ausfall des Systemtakts (7) die durch die weiteren beteiligten Einheiten (5a, 5b, 5n) geleiteten Prozesse durch den Modultakt (15) geführt heruntergefahren werden.
  13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Frequenz des Modultakts (15) entsprechend der dort ablaufenden Operation eingestellt wird
  14. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Werte wie Drehzahl n, Beschleunigung a, Winkelstellung φ und gegebenenfalls weitere Werte der Maschine gleichzeitig mit dem Systemtakt (7) erfasst werden.
  15. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Werte Drehzahl n, Beschleunigung a, Winkelstellung φ und gegebenenfalls weitere Werte der Maschine zusammen mit dem Erfassungszeitpunkt an die weiteren Einheiten (5a, 5b, 5n) weitergeleitet werden.
  16. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Werte Drehzahl n, Beschleunigung a, Winkelstellung φ und gegebenenfalls weitere Werte der Maschine nach der Übermittlung durch die zentrale Einheit für die Zeitdauer bis zu Übermittlung der nächsten aktuellen Werte anhand eines Rechenmodells in den beteiligten Einheiten (5a, 5b, 5n) ermittelt werden.
  17. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass nach einer definierten Anzahl von unterteilten Systemtakten (7) von der zentralen Rechnereinheit eine Absolutzeit an die beteiligten Rechnereinheiten (5a, 5b, 5n) übermittelt wird.
DE10059270A 2000-11-29 2000-11-29 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse Expired - Fee Related DE10059270B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10059270A DE10059270B4 (de) 2000-11-29 2000-11-29 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse
CZ20013655A CZ303068B6 (cs) 2000-11-29 2001-10-10 Zarízení pro synchronizaci procesu, probíhajících na více jednotkách a zpusob této synchronizace
DE50115536T DE50115536D1 (de) 2000-11-29 2001-11-14 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufenden Prozessen
EP01126527A EP1211070B2 (de) 2000-11-29 2001-11-14 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufenden Prozessen
AT01126527T ATE472407T1 (de) 2000-11-29 2001-11-14 Vorrichtung und verfahren zur synchronisation von an mehreren einheiten ablaufenden prozessen
CNB011397381A CN1272173C (zh) 2000-11-29 2001-11-27 使在多个单元上进行的过程同步的装置及方法
JP2001362587A JP4078065B2 (ja) 2000-11-29 2001-11-28 複数のユニットで進行するプロセスを同期化する装置および方法
US09/997,981 US6948085B2 (en) 2000-11-29 2001-11-29 Method and device for synchronizing processes which are performed on a plurality of units
HK02109458.4A HK1047726B (zh) 2000-11-29 2002-12-31 使在多個單元上進行的過程同步的裝置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10059270A DE10059270B4 (de) 2000-11-29 2000-11-29 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse

Publications (2)

Publication Number Publication Date
DE10059270A1 DE10059270A1 (de) 2002-06-06
DE10059270B4 true DE10059270B4 (de) 2012-08-02

Family

ID=7665113

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10059270A Expired - Fee Related DE10059270B4 (de) 2000-11-29 2000-11-29 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse
DE50115536T Expired - Lifetime DE50115536D1 (de) 2000-11-29 2001-11-14 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufenden Prozessen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50115536T Expired - Lifetime DE50115536D1 (de) 2000-11-29 2001-11-14 Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufenden Prozessen

Country Status (8)

Country Link
US (1) US6948085B2 (de)
EP (1) EP1211070B2 (de)
JP (1) JP4078065B2 (de)
CN (1) CN1272173C (de)
AT (1) ATE472407T1 (de)
CZ (1) CZ303068B6 (de)
DE (2) DE10059270B4 (de)
HK (1) HK1047726B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363872B2 (ja) * 2000-06-23 2003-01-08 株式会社東京機械製作所 切断見当及び印刷見当自動調整機能を有する同期制御装置
DE10248690B4 (de) * 2001-11-15 2019-10-31 Heidelberger Druckmaschinen Ag Verfahren zur Synchronisation mehrerer elektrischer Antriebseinheiten
DE10312379B4 (de) 2002-04-04 2018-06-28 Heidelberger Druckmaschinen Ag Verfahren und Vorrichtung zur Synchronisation von Antriebskombinationen
DE10246732A1 (de) * 2002-10-07 2004-04-15 OCé PRINTING SYSTEMS GMBH Verfahren und Vorrichtung zum Synchronisieren von Aktionen, die über ein lokales, mehrere Mikrokontroller aufweisendes Datennetz gesteuert werden, sowie Verfahren und Vorrichtung zum Senden von Nachrichten über ein solches Datennetzwerk
US7091827B2 (en) * 2003-02-03 2006-08-15 Ingrid, Inc. Communications control in a security system
DE102005039450B4 (de) * 2005-08-18 2008-04-30 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren und Netzwerk zur synchronen Bearbeitung und Bereitstellung von Daten
US7596711B2 (en) 2005-08-19 2009-09-29 Dspace Digital Signal Processing And Control Engineering Gmbh Method and network for synchronistic processing and providing data using an extrapolation data set including at least one update time point
JP2007219642A (ja) * 2006-02-14 2007-08-30 Fanuc Ltd 制御システム
US8325767B2 (en) 2006-09-29 2012-12-04 Agilent Technologies, Inc. Enhancement of IEEE 1588 synchronization using out-of-band communication path
WO2008075404A1 (ja) * 2006-12-19 2008-06-26 Systemv Management Inc., 半導体製造システム
DE102007031709B4 (de) * 2007-07-06 2009-04-30 Schneider Electric Motion Deutschland Gmbh & Co. Kg Elektrischer Antrieb
US8516293B2 (en) * 2009-11-05 2013-08-20 Novell, Inc. System and method for implementing a cloud computer
DE102008039793A1 (de) * 2008-08-26 2010-03-04 Siemens Aktiengesellschaft Verfahren zur Taktsynchronisierung in einem Kommunikationsnetz und Kommunikationsnetz
US9766648B2 (en) * 2013-07-16 2017-09-19 Ford Global Technologies, Llc Controller system coordinated using a timing signal and method of controller coordination using a timing signal
JP6236996B2 (ja) 2013-08-28 2017-11-29 富士通株式会社 情報処理装置および情報処理装置の制御方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3803525C2 (de) * 1988-02-05 1993-12-02 Licentia Gmbh Vorrichtung zum Betrieb von absoluten Echtzeituhren in einem eine Zentraluhr und Teilnehmer enthaltenden Prozeßsteuersystem
JPH07281785A (ja) * 1994-04-05 1995-10-27 Toshiba Corp プロセッサシステム
EP0747216B1 (de) * 1995-06-08 1998-09-02 MAN Roland Druckmaschinen AG Steuerung für eine Druckmaschine
DE19822211A1 (de) * 1998-05-18 1999-11-25 Daimler Chrysler Ag Verfahren zur Reduktion des Datendurchsatzes bei der Übertragung von objektbezogenen Daten zwischen innerhalb von Zeitbedingungen kommunizierenden Rechenelementen
JP2000165905A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp クロック発生回路
WO2000065715A1 (en) * 1999-04-23 2000-11-02 Semtech Corporation Slave clock generation system and method for synchronous telecommunications networks
DE19910069A1 (de) * 1999-03-08 2000-11-23 Peter Renner Prozeßautomation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812774A1 (de) * 1978-03-23 1979-09-27 Georg Dipl Phys Dr Heil Verfahren und vorrichtung zur bereitstellung von synchronisationsimpulsen
US5117442A (en) * 1988-12-14 1992-05-26 National Semiconductor Corporation Methods and circuits for synchronizing signals in a modular redundant fault tolerant computer system
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
US5321698A (en) * 1991-12-27 1994-06-14 Amdahl Corporation Method and apparatus for providing retry coverage in multi-process computer environment
US5481573A (en) 1992-06-26 1996-01-02 International Business Machines Corporation Synchronous clock distribution system
EP0685420B1 (de) 1994-06-03 1998-08-05 Ferag AG Kontrollverfahren zur Anwendung bei der Herstellung von Druckprodukten und Anordnung zur Durchführung des Verfahrens
US5479648A (en) * 1994-08-30 1995-12-26 Stratus Computer, Inc. Method and apparatus for switching clock signals in a fault-tolerant computer system
US5691660A (en) * 1995-11-28 1997-11-25 International Business Machines Corporation Clock synchronization scheme for fractional multiplication systems
DE19626287A1 (de) 1996-07-01 1997-02-13 Abb Management Ag Verfahren zum Betrieb eines Antriebssystems und Vorrichtung zur Durchführung des Verfahrens
DE19704728A1 (de) * 1997-02-08 1998-08-13 Pact Inf Tech Gmbh Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines
JP3315061B2 (ja) 1997-07-30 2002-08-19 日本ボールドウィン株式会社 印刷紙面等の内容読取判別装置
JPH11202968A (ja) * 1998-01-20 1999-07-30 Mitsubishi Electric Corp マイクロコンピュータ
DE19803686A1 (de) 1998-01-30 1999-08-05 Siemens Ag Verfahren und Vorrichtung zur Kommunikation gleichberechtigter Stationen eines ringförmigen, seriellen Lichtwellenleiter-Busses
US6535926B1 (en) * 1999-09-30 2003-03-18 Rockwell Automation Technologies, Inc. Time synchronization system for industrial control network using global reference pulses
US6591370B1 (en) * 1999-12-23 2003-07-08 International Business Machines Corporation Multinode computer system with distributed clock synchronization system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3803525C2 (de) * 1988-02-05 1993-12-02 Licentia Gmbh Vorrichtung zum Betrieb von absoluten Echtzeituhren in einem eine Zentraluhr und Teilnehmer enthaltenden Prozeßsteuersystem
JPH07281785A (ja) * 1994-04-05 1995-10-27 Toshiba Corp プロセッサシステム
EP0747216B1 (de) * 1995-06-08 1998-09-02 MAN Roland Druckmaschinen AG Steuerung für eine Druckmaschine
DE19822211A1 (de) * 1998-05-18 1999-11-25 Daimler Chrysler Ag Verfahren zur Reduktion des Datendurchsatzes bei der Übertragung von objektbezogenen Daten zwischen innerhalb von Zeitbedingungen kommunizierenden Rechenelementen
JP2000165905A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp クロック発生回路
DE19910069A1 (de) * 1999-03-08 2000-11-23 Peter Renner Prozeßautomation
WO2000065715A1 (en) * 1999-04-23 2000-11-02 Semtech Corporation Slave clock generation system and method for synchronous telecommunications networks

Also Published As

Publication number Publication date
EP1211070B2 (de) 2013-01-16
CN1272173C (zh) 2006-08-30
CZ303068B6 (cs) 2012-03-21
ATE472407T1 (de) 2010-07-15
CN1356208A (zh) 2002-07-03
DE50115536D1 (de) 2010-08-12
EP1211070B1 (de) 2010-06-30
US20020111696A1 (en) 2002-08-15
CZ20013655A3 (cs) 2002-07-17
HK1047726B (zh) 2007-02-23
EP1211070A2 (de) 2002-06-05
HK1047726A1 (en) 2003-03-07
DE10059270A1 (de) 2002-06-06
JP2002258980A (ja) 2002-09-13
US6948085B2 (en) 2005-09-20
JP4078065B2 (ja) 2008-04-23
EP1211070A3 (de) 2003-08-27

Similar Documents

Publication Publication Date Title
DE10059270B4 (de) Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufende Prozesse
EP1875641B1 (de) Vorrichtung zur synchronisation zweier bussysteme sowie anordnung aus zwei bussystemen
DE10000302B4 (de) Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern
DE10333932A1 (de) Synchronisation von datenverarbeitenden Einheiten
WO2002076033A2 (de) Synchrones, getaktetes kommunikationssystem mit dezentralen ein-/ausgabe-baugruppen und verfahren zur einbindung dezentraler ein-/ausgabe-baugruppen in ein solches system
WO1995025024A1 (de) Verfahren zur zyklischen übertragung von daten zwischen mindestens zwei verteilt arbeitenden steuergeräten
WO2005119951A1 (de) Verfahren zur etablierung einer globalen zeitbasis in einem zeitgesteuerten kommunikationssystem und kommunikationssystem
EP1763768B1 (de) Verfahren und vorrichtung zur steuerung eines bussystems sowie entsprechendes busysstem
WO2002075562A1 (de) Verfahren und vorrichtung zur synchronisation der globalen zeit von mehreren ttcan-bussen sowie entsprechendes bussystem
DE3803525C2 (de) Vorrichtung zum Betrieb von absoluten Echtzeituhren in einem eine Zentraluhr und Teilnehmer enthaltenden Prozeßsteuersystem
EP1368728A2 (de) Synchrones, getaktetes kommunikationssystem mit relativuhr und verfahren zum aufbau eines solchen systems
DE10340165A1 (de) Verfahren und Vorrichtung zur Anbindung von Sensoren oder Aktoren an ein Bus-System
EP0917954A2 (de) Vorrichtung und Verfahren zum Erstellen eines Einzelpositionbezugwertes in einem Druckprozess
DE102011007849A1 (de) Steuergerät mit digitaler Schnittstelle
DE2943912A1 (de) Frequenzsyntheseanordnung
EP2843486B1 (de) Verfahren und Vorrichtung zum Synchronisieren einer Steuereinheit und mindestens einer zugeordneten Peripherieeinheit
DE10333934A1 (de) Synchronisation von datenverarbeitenden Einheiten
EP3072250A1 (de) Kommunikationseinrichtung, kommunikationssystem und verfahren zum synchronisierten senden von telegrammen
DE102008049161A1 (de) Mikroprozessorsystem mit mehreren signaltechnisch miteinander verbundenen Mikroprozessoren
DE10237097B4 (de) Korrektur von Signallaufzeiten in verteilten Kommunikationssystemen
EP1967859A1 (de) Verfahren und Vorrichtung zur Verarbeitung von Daten oder Signalen mit unterschiedlichen Synchronisationsquellen
DE3715595C2 (de)
WO2019016299A1 (de) Zeitstempeleinheit und kommunikationssteuereinheit für eine teilnehmerstation eines kommunikationsnetzwerks
DE102009000584A1 (de) Diagnose der Synchronisation zweier Kommunikationsnetzwerke eines elektronischen Datenverarbeitungssystems
DE102007031709B4 (de) Elektrischer Antrieb

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121103

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee