JP4650956B2 - 非同期信号をルーティングするためのシステムおよび方法 - Google Patents
非同期信号をルーティングするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP4650956B2 JP4650956B2 JP2007516524A JP2007516524A JP4650956B2 JP 4650956 B2 JP4650956 B2 JP 4650956B2 JP 2007516524 A JP2007516524 A JP 2007516524A JP 2007516524 A JP2007516524 A JP 2007516524A JP 4650956 B2 JP4650956 B2 JP 4650956B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- router
- signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Electronic Switches (AREA)
- Time-Division Multiplex Systems (AREA)
Description
本出願は、米国特許法第119条(e)項の下で2004年6月16日付で出願された米国仮特許出願第60/580,188号、2004年6月16日付で出願された米国仮特許出願第60/580,189号の優先権を主張するものであり、これらの開示内容を本明細書中に盛り込むものとする。
簡潔に言えば、本発明の原理の好ましい実施の形態に従って、第1および第2のクロック信号の中からクロック信号を選択する方法が提供される。この方法は、第1のクロック信号の状態変更の失敗を検出し、第2のクロック信号の状態変更の失敗を検出することによって開始される。部分的には、第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、に基づいて、第1および第2のクロック信号、および発振器信号の中から選択する。
Claims (10)
- ルータであって、
非同期信号をルーティングする少なくとも第1のルータ部分と、
前記少なくとも1つの第1のルータ部分内のクロック・セレクタ回路と、
セーフ・クロック・マルチプレクサ回路と、
を備え、
前記第1のルータ部分は、各々がクロック・レートで切り替わる第1および第2の信号をそれぞれ受信するための第1および第2のクロック信号入力を有し、
前記クロック・セレクタ回路は、部分的には、前記第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、に基づいて、前記第1および第2のクロック信号、および発振器の信号の中から、前記少なくとも第1のルータ部分のための共通の出力クロック信号として選択し、
前記セーフ・クロック・マルチプレクサ回路は、前記発振器に対して前記クロック信号の各々が切り替わったかどうかを検出し、切り替わっていない場合には、前記各信号を固定されたロジック状態の信号に置換する、前記ルータ。 - 前記セーフ・クロック・マルチプレクサ回路が一対の切り替え検出器を備え、各切り替え検出器は、前記発振器信号に対して第1および第2の外部クロック信号のうちの別個の一方が切り替わったかどうかを判定する、請求項1に記載のルータ。
- 前記クロック・セレクタ回路は、部分的には、前記第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、更に、当該クロック・セレクタ回路がマスタとして機能するか、または、別のクロック・セレクタ回路のスレーブとして機能するか、に基づいて、前記第1および第2のクロック信号、および前記発振器信号の中から、前記少なくとも第1のルータ部分のための共通の出力クロック信号として選択する、請求項1に記載のルータ。
- 前記クロック・セレクタ回路は、部分的には、(1)前記第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、(2)前記クロックが自己をマスタであるとして機能するか、または、別のクロック・セレクタ回路のスレーブとして機能するか、更に、(3)共通の出力クロック信号がプライマリ・クロック信号として機能するか、に基づいて、前記第1および第2のクロック信号、および前記発振器出力信号の中から、前記少なくとも第1のルータ部分のための共通の出力クロック信号として選択する、請求項1に記載のルータ。
- 前記クロック・セレクタ回路は、
第1の外部クロック信号が切り替わったかどうかを判定する出力信号を発生する第1の切り替え検出器と、
第2の外部クロック信号が切り替わったかどうかを判定する出力信号を発生する第2の切り替え検出器と、
前記第1および第2の切り替え検出器の出力信号に部分的に基づいて変化する出力制御信号を提供するロジック・ブロックと、
前記ロジック・ブロックの出力信号に従って前記少なくとも第1のルータのための共通の出力クロック信号として、前記第1および第2のクロック信号、および前記発振器信号の中から選択するマルチプレクサ回路とを備える、請求項1に記載のルータ。 - 前記ロジック・ブロックは、部分的には、前記第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、更に、前記クロックが自己をマスタであるとして機能するか、または、別のクロック・セレクタ回路のスレーブとして機能するか、に基づいて、自己の出力制御信号を提供する、請求項5に記載のルータ。
- 前記ロジック・ブロックは、部分的には、(1)前記第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、(2)前記クロックが自己をマスタであるとして機能するか、または、別のクロック・セレクタ回路のスレーブとして機能するか、更に、(3)共通の出力クロック信号がプライマリ・クロック信号として機能するか、に基づいて、自己の出力制御信号を提供する、請求項5に記載のルータ。
- 非同期信号をルーティングする少なくとも第2のルータ部分と、
前記少なくとも第2のルータ部分内の第2のクロック・セレクタと、
を更に備え、
前記第1のルータ部分は、各々が切り替わる第1および第2の信号をそれぞれ受信するための第1および第2のクロック信号入力を有し、
前記第2のクロック・セレクタは、部分的には、発振器信号に対して第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、に基づいて、前記第1および第2のクロック信号、および前記発振器信号の中から、少なくとも前記第1のルータのための共通の出力クロック信号として選択する、請求項1に記載のルータ。 - クロック信号を選択するための方法であって、
第1のクロック信号の状態変更の失敗を検出するステップと、
第2のクロック信号の状態変更の失敗を検出するステップと、
部分的には、前記第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、および選択されたクロックがマスタとして機能するかまたは別の回路のスレーブとして機能するかに基づいて、前記第1および第2のクロック信号、および発振器信号の中から選択するステップと、
を含む、前記クロック信号を選択するための方法。 - 前記選択ステップが更に、部分的には、(1)前記第1および第2のクロック信号の少なくとも一方が切り替わったかどうか、(2)前記クロックが自己をマスタであるとして機能するか、または、別のクロック・セレクタ回路のスレーブとして機能するか、更に、(3)共通の出力クロック信号がプライマリ・クロック信号として機能するか、に基づいて、前記第1および第2のクロック信号、および前記発振器出力信号の中から、少なくとも第1のルータのための共通の出力クロック信号として選択するステップを含む、請求項9に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US58018804P | 2004-06-16 | 2004-06-16 | |
US58018904P | 2004-06-16 | 2004-06-16 | |
PCT/US2005/019115 WO2006009605A1 (en) | 2004-06-16 | 2005-06-01 | System and method for routing asynchronous signals |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008503917A JP2008503917A (ja) | 2008-02-07 |
JP2008503917A5 JP2008503917A5 (ja) | 2008-07-03 |
JP4650956B2 true JP4650956B2 (ja) | 2011-03-16 |
Family
ID=34972785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007516524A Expired - Fee Related JP4650956B2 (ja) | 2004-06-16 | 2005-06-01 | 非同期信号をルーティングするためのシステムおよび方法 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1756988B1 (ja) |
JP (1) | JP4650956B2 (ja) |
KR (1) | KR101095832B1 (ja) |
CN (1) | CN101095300B (ja) |
CA (1) | CA2569018C (ja) |
DE (1) | DE602005025761D1 (ja) |
WO (1) | WO2006009605A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105376042B (zh) * | 2015-10-27 | 2019-04-02 | 国家电网公司 | 一种zh-550时间同步系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4322580A (en) * | 1980-09-02 | 1982-03-30 | Gte Automatic Electric Labs Inc. | Clock selection circuit |
JP2005531211A (ja) * | 2002-06-21 | 2005-10-13 | トムソン ライセンシング | 共通クロックを有するマルチシャーシブロードキャストルータ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8516609D0 (en) * | 1985-07-01 | 1985-08-07 | Bicc Plc | Data network synchronisation |
ATE115342T1 (de) * | 1991-09-02 | 1994-12-15 | Siemens Ag | Verfahren und vorrichtung zur synchronisation einer takteinrichtung eines fernmeldevermittlungssystems. |
US5479648A (en) * | 1994-08-30 | 1995-12-26 | Stratus Computer, Inc. | Method and apparatus for switching clock signals in a fault-tolerant computer system |
US6121816A (en) * | 1999-04-23 | 2000-09-19 | Semtech Corporation | Slave clock generation system and method for synchronous telecommunications networks |
US6658580B1 (en) * | 2000-05-20 | 2003-12-02 | Equipe Communications Corporation | Redundant, synchronous central timing systems with constant master voltage controls and variable slave voltage controls |
US7023442B2 (en) * | 2000-06-28 | 2006-04-04 | Sun Microsystems, Inc. | Transferring a digital video stream through a series of hardware modules |
US6999546B2 (en) * | 2000-12-29 | 2006-02-14 | Nokia, Inc. | System and method for timing references for line interfaces |
-
2005
- 2005-06-01 KR KR1020067026532A patent/KR101095832B1/ko not_active IP Right Cessation
- 2005-06-01 EP EP05762318A patent/EP1756988B1/en not_active Ceased
- 2005-06-01 DE DE602005025761T patent/DE602005025761D1/de active Active
- 2005-06-01 WO PCT/US2005/019115 patent/WO2006009605A1/en not_active Application Discontinuation
- 2005-06-01 CA CA2569018A patent/CA2569018C/en not_active Expired - Fee Related
- 2005-06-01 CN CN2005800196590A patent/CN101095300B/zh not_active Expired - Fee Related
- 2005-06-01 JP JP2007516524A patent/JP4650956B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4322580A (en) * | 1980-09-02 | 1982-03-30 | Gte Automatic Electric Labs Inc. | Clock selection circuit |
JP2005531211A (ja) * | 2002-06-21 | 2005-10-13 | トムソン ライセンシング | 共通クロックを有するマルチシャーシブロードキャストルータ |
Also Published As
Publication number | Publication date |
---|---|
JP2008503917A (ja) | 2008-02-07 |
CA2569018A1 (en) | 2006-01-26 |
CN101095300B (zh) | 2012-05-16 |
EP1756988A1 (en) | 2007-02-28 |
KR101095832B1 (ko) | 2011-12-16 |
DE602005025761D1 (de) | 2011-02-17 |
KR20070022756A (ko) | 2007-02-27 |
CN101095300A (zh) | 2007-12-26 |
WO2006009605A1 (en) | 2006-01-26 |
EP1756988B1 (en) | 2011-01-05 |
CA2569018C (en) | 2013-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3989932B2 (ja) | マスタ−スレーブ分散通信システムにおけるローカル同期の方法および機構 | |
EP2871550B1 (en) | Clocking for pipelined routing | |
KR20010102501A (ko) | 엘러스틱 인터페이스 장치 및 그 방법 | |
CN101359302A (zh) | 冗余时钟开关电路 | |
KR100871205B1 (ko) | 다중 클럭 위상 결정 시스템 | |
KR100882391B1 (ko) | 심리스 클록 | |
US7656215B2 (en) | Clock generator circuit, clock selector circuit, and semiconductor integrated circuit | |
JP4650956B2 (ja) | 非同期信号をルーティングするためのシステムおよび方法 | |
US7721133B2 (en) | Systems and methods of synchronizing reference frequencies | |
US8116321B2 (en) | System and method for routing asynchronous signals | |
JP2602421B2 (ja) | クロック受信分配システム | |
JP2007104143A (ja) | 伝送装置 | |
KR100212050B1 (ko) | 디지탈 교환기의 동기소스 감시 및 선택방식과 그 회로 | |
US6999546B2 (en) | System and method for timing references for line interfaces | |
JPH04306917A (ja) | クロック分配装置 | |
JP4192581B2 (ja) | クロック切替装置 | |
KR101006843B1 (ko) | 출력신호를 안정적으로 생성하는 동기화 회로 | |
US6898211B1 (en) | Scheme for maintaining synchronization in an inherently asynchronous system | |
JP2007122517A (ja) | クロックツリー合成装置、クロックツリー合成方法、制御プログラムおよび可読記録媒体 | |
JP3930641B2 (ja) | 現用系・予備系切替方法および切替装置 | |
KR100280210B1 (ko) | 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법 | |
US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
KR100332205B1 (ko) | 클럭신호모니터회로 | |
JP2918943B2 (ja) | 位相同期回路 | |
JP2526491B2 (ja) | 多重化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080319 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100519 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100811 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |