KR101095832B1 - 비동기 신호를 라우팅하는 시스템 및 방법 - Google Patents

비동기 신호를 라우팅하는 시스템 및 방법 Download PDF

Info

Publication number
KR101095832B1
KR101095832B1 KR1020067026532A KR20067026532A KR101095832B1 KR 101095832 B1 KR101095832 B1 KR 101095832B1 KR 1020067026532 A KR1020067026532 A KR 1020067026532A KR 20067026532 A KR20067026532 A KR 20067026532A KR 101095832 B1 KR101095832 B1 KR 101095832B1
Authority
KR
South Korea
Prior art keywords
clock
signal
signals
router
output
Prior art date
Application number
KR1020067026532A
Other languages
English (en)
Other versions
KR20070022756A (ko
Inventor
칼 크리스텐센
데이비드 린 바이더웨이
린 하워드 아버클
랜달 게오바니 레돈도
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20070022756A publication Critical patent/KR20070022756A/ko
Application granted granted Critical
Publication of KR101095832B1 publication Critical patent/KR101095832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Electronic Switches (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

적어도 하나의 입력 신호를 적어도 하나의 출력으로 라우팅하는 라우터(100)는 적어도 하나의 입력 모듈(4021-402x) 및 적어도 하나의 출력 모듈(4041-404y)을 포함한다. 입력 및 출력 모듈 각각은, 제1 및 제2 클럭 신호 중 적어도 하나가 토글하였는지 여부에 부분적으로 기초하여, 적어도 제1 라우터에 대한 공통 출력 클럭 신호로서 제1 및 제2 클럭 신호, 및 발진기 신호 중에서 선택을 하는 적어도 하나의 클럭 선택기 회로(5001-500n)를 포함한다. 클럭 선택기 회로는 각각의 모듈 내의 요소들 간의 클럭 신호의 분배뿐만 아니라 리던던시를 제공한다.
라우터, 클럭 선택기 회로, 멀티플렉서, 매트릭스 카드

Description

비동기 신호를 라우팅하는 시스템 및 방법{SYSTEM AND METHOD FOR ROUTING ASYNCHRONOUS SIGNALS}
관련 출원의 상호 참조
본 출원은 35 U.S.C. 119(e) 하에서 2004년 6월 16일자로 출원된 미국 가특허 출원 제60/580,188호 및 2004년 6월 16일자로 출원된 미국 가특허 출원 제60/580,189호의 우선권을 주장하며, 상기 출원들의 기술 사상은 본 명세서에 참조결합되어 있다.
본 발명은 라우터에 관한 것으로서, 보다 구체적으로는 비동기 신호를 라우팅하는 브로드캐스트 라우터(broadcast router)에 관한 것이다.
라우터는 라우터 입력(들)에 나타나는 하나 이상의 신호를 하나 이상의 출력으로 라우팅하는 장치를 포함한다. 방송 산업에서 사용되는 라우터는 일반적으로 적어도 하나의 확장 모듈에 연결되어 있는 복수의 라우터 모듈을 갖는 적어도 제1 라우터 부분(매트릭스 카드(matrix card)라고도 함)을 이용한다. 확장 모듈은 신호의 추가적인 라우팅을 가능하게 해주기 위해 제1 라우터 섀시(router chassis)를 하나 이상의 제2 라우터 부분에 연결한다. 많은 브로드캐스트 라우터, 및 특히 선형적으로 확장가능한 라우터는 비동기 신호를 라우팅한다. 이러한 선형적으로 확장가능한 라우터에 의한 비동기 신호 라우팅은 라우팅된 데이터의 무결성을 보존하기 위해 전체 경로에 걸쳐 정확한 클럭 신호를 필요로 한다. 비동기 신호의 경우, 장소마다 클럭 주파수가 다르게 되면 신호의 오염 및 그 신호에 의해 표현되는 데이터의 손실을 야기할 수 있다. 심지어 1PPM(part per million)만큼이나 작은 클럭 주파수의 차이조차도 데이터에 바람직하지 않은 영향을 미칠 수 있다. 데이터 오염의 일반적인 예는 신호 샘플의 반복 또는 누락을 포함한다.
선형적으로 확장가능한 라우터의 복잡도가 증가함에 따라, 정확하고 동기화된 클럭 신호를 여러가지 구성요소에 공급하는 문제가 더욱 어려워진다. 설명의 목적상, 클럭 신호는 정의된 구간에서 하이 상태 및 로우 상태 사이를 진동하는 신호를 포함한다. 일반적인 클럭 신호는 50% 듀티비로 발진한다. 그렇지만, 다른 듀티비를 갖는 클럭도 역시 통상적으로 이용된다. 동기화를 위해 클럭 신호를 사용하는 회로들은 클럭 신호의 상승 또는 하강 엣지 중 하나에서 활성으로 된다.
소위 "클럭 멀티플렉서(clock multiplexer)"는 복수의 이용가능한 클럭 신호 중에서 적어도 하나의 클럭 신호를 선택하는 회로(일반적으로 선형적으로 확장가능한 라우터 내에 존재함)를 말한다. 선택된 클럭 신호(들)는 다른 구성요소를 트리거하는 역할을 한다. 이용가능한 클럭 신호 중에서 선택을 할 때, 클럭 멀티플렉서에 의해 선택된 출력 신호는 어떤 정의되지 않은 펄스도 포함해서는 안된다. 정의되지 않은 펄스는 예를 들어 선택된 클럭 신호가 장애(disruption)를 겪을 때 발생된다. 이러한 장애는 클럭 신호의 누락은 물론 클럭 신호가 예상대로 상태를 전환하지 못하는 것을 포함할 수 있다. 때때로, 입력 클럭 신호는 한쪽 논리 상태 또는 다른쪽 논리 상태에 무기한으로 "고정(stuck)"된 채로 있게 된다. 이러한 장애는 종종 런트 펄스(runt pulse), 짧은 펄스(short pulse), 불명확한 지속기간의 펄스, 글리치(glitch), 스파이크(spike), 기타 등등을 비롯한 정의되지 않은 펄스를 생성한다.
클럭 멀티플렉서의 출력에 정의되지 않은 펄스를 방지하기 위한 종래의 시도는 소위 "안전" 클럭 멀티플렉서를 포함한다. 일반적인 안전 클럭 멀티플렉서는 현재 선택된 입력으로부터 그 다음 선택된 입력으로 규칙적으로 전환한다. 따라서, 안전 멀티플렉서는 선택된 입력 클럭 신호가 기지의 상태로 천이하고 그 다음에 선택된 클럭 신호가 이전에 선택된 클럭 신호와 동일한 상태로 천이할 때까지 전환하지 않는다.
그렇지만, 종래 기술의 안전 클럭 멀티플렉서는 단점들을 갖는다. 예를 들어, 현재 선택된 클럭 신호가 기지의 상태로 천이하지 못할 때, 안전 클럭 멀티플렉서는 종종 다른 클럭 신호로 전환할 수 없게 된다. 종래 기술의 안전 클럭 멀티플렉서는 이들 및 다른 유형의 클럭 장애를 이겨내지 못한다.
따라서, 상기한 단점을 극복하는, 선형적으로 확장가능한 라우터 등 내에 일련의 클럭 신호 중 선택된 것을 제공하는 기술이 필요하다.
발명의 개요
간략히 말해서, 본 발명의 바람직한 실시예에 따르면, 적어도 제1 및 제2 클럭 신호 중에서 클럭 신호를 선택하는 방법이 제공된다. 이 방법은 제1 클럭 신호가 상태를 변경하지 못한 것을 검출하는 것 및 제2 클럭 신호가 상태를 변경하지 못한 것을 검출하는 것으로 시작한다. 제1 및 제2 클럭 신호 중 적어도 하나가 토글하였는지에 부분적으로 기초하여, 제1 및 제2 클럭 신호, 및 발진기 신호 중에서 선택이 이루어진다.
도 1은 본 발명 원리의 예시적인 실시예에 따른 라우터의 개략적인 블록도.
도 2는 도 1의 라우터에 대한 입력 및 출력 모듈의 제1 대체 구성을 나타낸 도면.
도 3은 도 1의 라우터에 대한 입력 및 출력 모듈의 제2 대체 구성을 나타낸 도면.
도 4는 도 1의 라우터에 대한 입력 및 출력 모듈의 제3 대체 구성을 나타낸 도면.
도 5는 도 1의 라우터에서 사용하기 위한 클럭 선택기 회로의 제1 회로망을 나타낸 도면.
도 6은 도 1의 라우터에서 사용하기 위한 클럭 선택기 회로의 제2 회로망을 나타낸 도면.
도 7은 도 5 및 도 6의 회로망 내의 클럭 선택기 회로의 예시적인 실시예의 개략적인 블록도.
도 8은 도 4의 선택기 회로에서 사용하기 위한 안전 클럭 멀티플렉서 시스템을 나타낸 도면.
도 1은 본 발명 원리의 바람직한 실시예에 따른 브로드캐스트 라우터(100)의 개략 블록도이다. 바람직한 실시예에서, 라우터(100)는 적어도 하나의, 바람직하게는 복수의 입력 모듈(4021, 4022,..., 402x)(단, x는 0보다 큰 정수임), 및 적어도 하나의, 바람직하게는 복수의 출력 모듈(4041,..., 404y)(단, y는 정수임)을 포함한다. 입력 모듈(4021) 등의 각각의 입력 모듈은 적어도 하나의, 바람직하게는 복수의 입력 카드(4061, 4062,..., 406z)(단, z는 0보다 큰 정수임)을 포함한다. 각각의 입력 카드는 출력 신호로 멀티플렉싱하기 위한 신호들을 수신하는 적어도 하나의, 바람직하게는 복수의 입력을 갖는다. 서로 다른 입력 카드는 일반적으로 다양한 소스로부터 신호를 수신할 수 있는 능력을 제공하기 위해 서로 다른 신호 수신 기능을 갖는다. 모듈(4021) 등의 각각의 입력 모듈 내의 확장 카드(408)는 입력 카드(4061-406z)로부터의 출력 신호들을 출력 신호로 멀티플렉싱한다.
제2 모듈(4041) 등의 각각의 제2 모듈은 적어도 하나의, 바람직하게는 복수의 출력 카드(4121, 4122,..., 412p)(단, p는 0보다 큰 정수임)로 전달하기 위해 입력 모듈들 중 하나 이상으로부터의 입력 신호들을 디멀티플렉싱하는 매트릭스 카드(410)를 갖는다. 각각의 출력 카드는 하나 이상의 출력 신호를 하나 이상의 외부 장치(도시 생략)로 전달한다. 제어 카드(414)는 매트릭스 카드로 하여금 출력 카드(4121-412p) 중 몇개로 그의 출력 신호를 라우팅하게 하도록 외부 제어 신호(C)에 응답하여 매트릭스 카드(410)를 제어한다. 이와 같이, 매트릭스 카드(410)는 외부 제어 신호(C)에 기초하여 라우팅을 실시할 수 있다.
도 1의 라우터(100)는 그의 입력 모듈(4021, 4022,..., 402x) 각각이 출력 모듈(4041, 4042,..., 404y) 각각에 연결되어 있다. 다른 구성이 가능하다. 도 2는 도 1의 라우터(100)에 대한 입력 및 출력 카드의 제1 대체 구성을 나타낸 것이며, 여기서 입력 및 출력 모듈은 동일한 수의 입력 및 출력을 제공하도록 구성되어 있다. 도 3은 도 1의 라우터(100)에 대한 입력 및 출력 모듈의 제2 대체 구성을 나타낸 것이며, 여기서 출력보다 더 많은 입력이 있다. 도 4는 도 1의 라우터(100)에 대한 입력 및 출력 모듈의 제3 대체 구성을 나타낸 것이며, 여기서 입력보다 더 많은 출력이 있다.
도 1의 입력 모듈(4021-402x) 및 출력 모듈(4041-404y) 각각은 일반적으로 클럭 모듈(5001-500n)(단, n≥x+y임) 중 적어도 하나를 포함하며, 여기서 각각의 클럭 모듈은 도 5와 관련하여 보다 상세히 기술되는 구조를 갖는다. 실제로는, 도 1의 각각의 입력 및 출력 모듈 내의 구성요소들 중 하나 이상 내에 별도의 클럭 모듈이 존재할 수 있다. 게다가, 하나 이상의 클럭 모듈(5001-500n)은, 입력 또는 출력 모듈 중 하나와 거의 유사하게, 라우터(100) 내에서 별도의 모듈형 요소로서 존재할 수 있다.
도 5를 참조하면, 클럭 모듈(5001-500n)은 클럭 모듈의 회로망(600)을 이루기 위해 데이지 체인(daisy chain) 방식으로 서로 상호 연결될 수 있다. 도 5의 실시예에서, 클럭 모듈(5001)은 그의 클럭 신호를 클럭 모듈(5002)은 물론 클럭 모듈(5003, 500i+1 및 500i+3)(단, i≤n임) 각각에 공급하는 반면, 클럭 모듈(5002)은 그의 클럭 신호를 클럭 모듈(500i, 500i+2 및 500i+4)(단, i≤n임) 각각에 공급한다. 클럭 모듈(5001, 5002, ..., 500n) 각각은 또한 각각 클럭 모듈(5002,..., 500i,..., 500n-l) 중 선행하는 모듈로부터 클럭 신호를 수신한다.
도 6은 클럭 모듈의 대체 구성을 나타낸 것으로서, 여기서 모듈들은 제1 및 제2 회로망(6001, 6002)에 구성되어 있으며, 회로망(6001, 6002) 각각은 도 2의 클럭 모듈 회로망(600)과 유사하게 구성되어 있다. 도 6에서 알 수 있는 바와 같이, 회로망(6001)의 개개의 클럭 모듈(5001-500n) 중 하나 이상이 회로망(6002)의 클럭 모듈(5001-500n) 중 하나 이상에 클럭 신호를 제공한다.
도 7은 예시적인 클럭 모듈(500i)의 개략 블록도를 나타낸 것이다. 도 4의 클럭 모듈(500i)은 제1 및 제2 클럭 신호(Clock_1, Clock_2)를 각각 수신하는 제1 및 제2 클럭 입력을 포함한다. 외부 클럭 신호(Clock_1, Clock_2) 각각은 도 2의 회로망에서의 별도의 업스트림 클럭 선택기 회로로부터의 클럭 신호들 또는 발진기(508)에 의해 형성된 기준 클럭 회로로부터의 클럭 신호를 포함할 수 있다.
클럭 선택기 회로(500i)는 각각이 Clock_1 및 Clock_2 신호 중 각자의 신호를 수신하는 한쌍의 토글 검출기(502, 504)를 포함한다. 각각의 토글 검출기는 그의 각자의 입력 클럭 신호가 토글하였는지, 즉 한 상태에서 다른 상태로 변경되었는지 여부를 나타내는 출력 신호를 제공한다. 로직 블록(506)은, 여러가지 회로 요소의 타이밍 요건을 만족시키는 데 유용한 클럭 신호를 발생하는 발진기 회로(508)의 출력과 함께, 토글 검출기(502, 504)의 출력 신호를 수신한다. 로직 블록(506)은 또한 2개의 외부 상태 신호, 즉 (1) A_not B, 및 (2) Master_not Slave를 수신한다. 상태 신호 A_not B의 상태는 클럭 회로(500i)가 주 클럭 신호를 제공하는지 여부를 나타낸다. Master_not Slave 신호의 상태는 클럭 회로(500i)가 그 자신의 마스터로서 동작하는지 또는 다른 클럭 신호에 대한 슬레이브로서 동작하는지를 판정한다.
로직 블록(506)은, 다운스트림 요소들(도시 생략)에 단일의 클럭 신호를 제공하기 위해, 클럭 신호(Clock_1, Clock_2) 및 발진기(508)의 출력 신호 중에서 선택하도록 안전 클럭 멀티플렉서 시스템(510)을 제어하는 출력 제어를 발생한다. 로직 블록(506)의 출력 제어 신호는 표 1에 나타낸 로직 회로 입력 신호와 소정의 관계를 가지며, 여기서 "x" 엔트리는 "무정의(don't care)" 값을 구성한다. (환언하면, 특정의 입력 신호의 값이 로직 블록(506)의 출력에 영향을 주지 않는다.)
A_not B Master_not Slave 토글 검출기
(504)		 토글 검출기
(502)		 안전 클럭 멀티플렉서 시스템(510) 출력
1 1 x x 발진기(508)
0 1 x 1 Clock_2
0 1 x 0 발진기(508)
x 0 1 x Clock_1
x 0 0 1 Clock_2
x 0 0 0 발진기(508)
표 1로부터 알 수 있는 바와 같이, Master_not Slave 신호가 논리 "1" 레벨에 있는 한, 클럭 회로(500i)는 Clock_2와 발진기(508) 중에서만 선택한다. 이러한 조건 하에서, Clock_1 신호의 토글링, 따라서 토글 검출기(504)의 출력 신호를 영향을 받지 않는다. 역으로, 클럭 회로(500i)가 슬레이브로서 역할하는 경우(즉, Master_not Slave 신호가 논리 "0" 레벨에 있는 경우), 토글 검출기(504)의 출력 상태 및 토글 검출기(502)의 출력 상태는 Clock_1, Clock_2 및 발진기(508) 신호 중 어느 것이 안전 클럭 멀티플렉서 시스템(510)의 출력에 나타나는지를 결정한다. 안전 클럭 멀티플렉서 시스템(510)에 의해 선택된 클럭 신호는 도 1의 라우터(100) 내의 요소들에 입력하기 위해서 뿐만 아니라 로컬 사용을 위한 타이밍 신호를 제공한다.
바람직한 실시예에서, 도 4의 안전 클럭 멀티플렉서 시스템(510)은 고정(stuck)되어버린 입력 클럭 펄스를 허용(tolerate)하는 기능을 도 3의 클럭 모듈(500i)에 부여하기 위해 도 5에 도시한 구조를 갖는다. 도 5의 안전 클럭 멀티플렉서 시스템(510) 내에서, 제1 및 제2 토글 검출기(7011, 7012)는, 한쌍의 멀티플렉서(7021, 7022) 각각이 각각 하는 것처럼, Clock_1 및 Clock_2를 각각 수신한다. 멀티플렉서(7021, 7022) 각각은 그의 제2 입력에서 신호 및 논리 "0" 레벨을 수신한다.
토글 검출기(7011, 7012)는 발진기(508)의 출력 신호에 대해 측정된, Clock_1 및 Clock_2 신호의 상태에 따라, 각각 멀티플렉서(7021, 7022)를 제어한다. 환언하면, 토글 검출기(7011, 7012) 각각은 Clock_1 및 Clock_2 신호의 개별적인 신호가 발진기(508)의 출력 신호에 대해 상태를 변경했는지(즉, 토글하였는지) 여부를 판정한다. 토글 검출기(7011, 7012)의 개별적인 검출기가 Clock_1 및 Clock_2 신호 중 대응하는 것이 발진기(508) 출력 신호에 대해 토글된 것으로 판정하는 경우, 그 토글 검출기는 멀티플렉서(7021, 7022) 중 대응하는 것을 게이팅(gate)한다. 게이팅될 때, 멀티플렉서(7021, 7022) 각각은 Clock_1 및 Clock_2 신호 중 연관된 신호를 통과시킨다. 클럭 신호(Clock_1 및 Clock_2)의 개별적인 신호가 발진기(508) 출력 신호에 대해 토글하지 않는 경우, 멀티플렉서(7021, 7022) 중 대응하는 것이 논리 0 레벨 신호를 출력하게 된다.
멀티플렉서(704)는 그의 제1 및 제2 입력에서 멀티플렉서(7021, 7022)의 출력 신호를 각각 수신한다. 도 4의 로직 블록(506)으로부터의 신호에 따라, 멀티플렉서는 멀티플렉서(7021, 7022) 중 하나의 출력 신호를 멀티플렉서(7061)의 제1 입력으로 또 토글 검출기(7081)의 입력으로 전달한다. 멀티플렉서(7061)는 그의 제1 입력에 논리 0 레벨의 신호가 공급되고 있다.
토글 검출기(7081)는 멀티플렉서(704)의 출력 신호와 발진기(508)의 출력 신호 간의 관계에 따라 멀티플렉서(7061)를 제어한다. 환언하면, 토글 검출기(7081)는 멀티플렉서(704)의 출력 신호가 발진기(508)의 출력 신호에 대해 상태를 변경했는지 여부를 판정한다. 멀티플렉서(704)의 출력 신호가 발진기(508) 출력 신호에 대해 토글하는 경우, 토글 검출기(7081)는 멀티플렉서(7061)로 하여금 멀티플렉서(704)의 출력 신호를 통과시키게 한다. 그렇지 않고, 멀티플렉서(704)의 출력 신호가 발진기(508)의 출력 신호에 대해 토글하지 않는 경우, 멀티플렉서(7061)는 논리 0 레벨 신호를 출력한다.
멀티플렉서(7062)는 그의 제1 및 제2 입력에서 각각 발진기(508)의 출력 신호 및 논리 0 레벨 신호를 수신한다. 토글 검출기(7082)는 발진기(508) 출력 신호에 따라 멀티플렉서(7062)를 제어한다. 환언하면, 토글 검출기(7082)는 발진기(508)의 출력 신호가 주기적으로 상태를 변경하는지 여부를 판정한다. 발진기(508) 출력 신호가 토글하는 경우, 토글 검출기(7082)는 멀티플렉서(7062)를 게이팅하여 발진기(508)의 출력 신호를 통과시킨다. 그렇지 않고, 발진기(508)의 출력 신호가 토글하지 않는 경우, 멀티플렉서(7062)는 논리 0 레벨 신호를 출력하게 된다.
멀티플렉서(710)는 그의 제1 및 제2 입력에서 각각 멀티플렉서(7061, 7062)의 출력 신호를 수신한다. 멀티플렉서(704)와 같이, 멀티플렉서(710)는 도 4의 로직 블록(506)의 제어 하에서 동작한다. 따라서, 로직 블록(506)의 출력 신호에 따라, 멀티플렉서(710)는 Clock_1 및 Clock_2 신호 중 선택된 것(적어도 하나가 발진기(508) 출력 신호에 대해 토글한 것으로 가정함) 또는 발진기(508)의 출력 신호(이 신호가 토글한 것으로 가정함) 중 어느 하나를 출력한다.
멀티플렉서(7021, 7022)와 멀티플렉서(704, 710) 사이에 중요한 구별이 존재한다. 멀티플렉서(704, 710)는 앞서 기술한 바와 같이 클럭 멀티플렉서로서 역할한다. 유리하게도, 전술한 바와 같이, 도 5의 안전 클럭 멀티플렉서 시스템(510)은 클럭 펄스가 누락되어 있을 가능성을 방지한다. 발진기(508) 출력 신호에 대해 Clock_1 및 Clock_2 신호의 전달을 제어함으로써 또 토글될 경우에만 발진기(508) 출력의 전달을 제어함으로써, 안전 클럭 멀티플렉서 시스템(510)은 클럭들 중 임의의 것 또는 그 모두가 비클럭 상태에 고정되어 있는 상황을 방지한다.
이상에서, 클럭 동기(clock synchronism)를 보장하면서 리던던시를 제공하기 위해 클럭 펄스를 분배하는, 안전 멀티플렉서 시스템(510)을 포함하는 클럭 선택기 회로(500i)에 대해 기술하였다.

Claims (12)

  1. 비동기 신호들을 라우팅하는 적어도 제1 라우터 부분 - 상기 제1 라우터 부분은 각기 클럭 레이트로 토글(toggle)하는 제1 및 제2 클럭 신호들을 제각기 수신하기 위한 제1 및 제2 클럭 신호 입력들을 가짐 -;
    상기 제1 및 제2 클럭 신호들 중 적어도 하나가 토글하였는지 여부에 부분적으로 기초하여, 상기 적어도 제1 라우터 부분에 대한 공통 출력 클럭 신호로서, 상기 제1 및 제2 클럭 신호들, 및 발진기 신호 중에서 선택을 하는, 상기 적어도 제1 라우터 부분 내의 클럭 선택기 회로; 및
    상기 제1 및 제2 클럭 신호들 각각이 상기 발진기 신호에 상대적으로 토글하였는지 여부를 검출하고, 토글하지 않은 경우 상기 각각의 비토글 신호를 고정된 논리 상태에 있는 신호로 대체하는 안전 클럭 멀티플렉서 시스템
    을 포함하는 라우터.
  2. 삭제
  3. 제1항에 있어서,
    상기 안전 클럭 멀티플렉서 시스템은 한쌍의 토글 검출기들을 포함하며, 각각의 검출기는 상기 제1 및 제2 클럭 신호들 중의 개별 신호가 상기 발진기 신호에 상대적으로 토글하였는지 여부를 판정하는 라우터.
  4. 제1항에 있어서,
    상기 클럭 선택기 회로는, 상기 클럭 선택기 회로가 마스터로서 역할하는지 또는 다른 클럭 선택기 회로에 대해 슬레이브로서 역할하는지 여부에 또한 부분적으로 기초하여, 상기 적어도 제1 라우터 부분에 대한 공통 출력 클럭 신호로서, 상기 제1 및 제2 클럭 신호들, 및 상기 발진기 신호 중에서 선택을 하는 라우터.
  5. 제1항에 있어서,
    상기 클럭 선택기 회로는, i) 상기 클럭 선택기 회로가 그 자신의 마스터로서 역할하는지 또는 다른 클럭 선택기 회로에 대해 슬레이브로서 역할하는지 여부, 및 ii) 상기 공통 출력 클럭 신호가 주 클럭 신호로서 역할할지 여부에 또한 부분적으로 기초하여, 상기 적어도 제1 라우터 부분에 대한 공통 출력 클럭 신호로서, 상기 제1 및 제2 클럭 신호들, 및 상기 발진기 출력 신호 중에서 선택을 하는 라우터.
  6. 제1항에 있어서,
    상기 클럭 선택기 회로는,
    상기 제1 클럭 신호가 토글하였는지 여부를 판정하는 출력 신호를 발생하는 제1 토글 검출기;
    상기 제2 클럭 신호가 토글하였는지 여부를 판정하는 출력 신호를 발생하는 제2 토글 검출기;
    상기 제1 및 제2 토글 검출기들의 출력 신호에 부분적으로 기초하여 달라지는 출력 제어 신호를 제공하는 로직 블록; 및
    상기 로직 블록 출력 신호에 따라 상기 적어도 제1 라우터에 대한 공통 출력 클럭 신호로서, 상기 제1 및 제2 클럭 신호들, 및 상기 발진기 신호 중에서 선택을 하는 멀티플렉서 시스템
    을 포함하는 라우터.
  7. 제6항에 있어서,
    상기 로직 블록은, 상기 제1 및 제2 클럭 신호들 중 적어도 하나가 토글하였는지 여부, 및 상기 클럭 선택기 회로가 그 자신의 마스터로서 역할하는지 또는 다른 클럭 선택기 회로에 대해 슬레이브로서 역할하는지 여부에 부분적으로 기초하여 그 출력 제어 신호를 제공하는 라우터.
  8. 제6항에 있어서,
    상기 로직 블록은, i) 상기 클럭 선택기 회로가 그 자신의 마스터로서 역할하는지 또는 다른 클럭 선택기 회로에 대해 슬레이브로서 역할하는지 여부, 및 ii) 상기 공통 출력 클럭 신호가 주 클럭 신호로서 역할할지 여부에 또한 부분적으로 기초하여 그 출력 제어 신호를 제공하는 라우터.
  9. 제1항에 있어서,
    비동기 신호들을 라우팅하는 적어도 제2 라우터 부분 - 상기 제2 라우터 부분은 각기 클럭 레이트로 토글하는 상기 제1 및 제2 클럭 신호들을 제각기 수신하기 위한 제1 및 제2 클럭 신호 입력들을 가짐 -, 및
    상기 제1 및 제2 클럭 신호들 중 적어도 하나가 상기 발진기 신호에 상대적으로 토글하였는지 여부에 부분적으로 기초하여, 상기 적어도 제2 라우터 부분에 대한 공통 출력 클럭 신호로서, 상기 제1 및 제2 클럭 신호들, 및 상기 발진기 신호 중에서 선택을 하는, 상기 적어도 제2 라우터 부분 내의 제2 클럭 선택기
    를 더 포함하는 라우터.
  10. 클럭 선택기 회로에 의해 클럭 신호를 선택하는 방법으로서,
    제1 클럭 신호의 상태 변경 오류(failure)를 검출하는 단계;
    제2 클럭 신호의 상태 변경 오류를 검출하는 단계;
    상기 제1 및 제2 클럭 신호들의 각각이 발진기 신호에 상대적으로 토글하였는지 여부를 검출하는 단계; 및
    상기 제1 및 제2 클럭 신호들 중 적어도 하나가 상기 발진기 신호에 대하여 토글하였는지 여부, (i) 선택된 클럭이 마스터로서 역할하는지 또는 다른 클럭에 대해 슬레이브로서 역할하는지 여부 및 (ii) 공통 출력 클럭 신호가 상기 출력 클럭 신호의 동기(synchronism)를 유지하기 위하여 주 클럭 신호로서 역할할지 여부에 기초하여, 적어도 제1 라우터 부분에 대한 공통 출력 클럭 신호로서, 상기 제1 및 제2 클럭 신호들, 및 상기 발진기 신호 중에서 선택하는 단계
    를 포함하는 클럭 신호 선택 방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 선택하는 단계는, 상기 공통 출력 클럭 신호가 주 클럭 신호로서 역할할지 여부에 또한 부분적으로 기초하여, 상기 적어도 제1 라우터 부분에 대한 공통 출력 클럭 신호로서, 상기 제1 및 제2 클럭 신호들, 및 상기 발진기 신호 중에서 선택하는 단계를 더 포함하는 클럭 신호 선택 방법.
KR1020067026532A 2004-06-16 2005-06-01 비동기 신호를 라우팅하는 시스템 및 방법 KR101095832B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US58018804P 2004-06-16 2004-06-16
US58018904P 2004-06-16 2004-06-16
US60/580,188 2004-06-16
US60/580,189 2004-06-16
PCT/US2005/019115 WO2006009605A1 (en) 2004-06-16 2005-06-01 System and method for routing asynchronous signals

Publications (2)

Publication Number Publication Date
KR20070022756A KR20070022756A (ko) 2007-02-27
KR101095832B1 true KR101095832B1 (ko) 2011-12-16

Family

ID=34972785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026532A KR101095832B1 (ko) 2004-06-16 2005-06-01 비동기 신호를 라우팅하는 시스템 및 방법

Country Status (7)

Country Link
EP (1) EP1756988B1 (ko)
JP (1) JP4650956B2 (ko)
KR (1) KR101095832B1 (ko)
CN (1) CN101095300B (ko)
CA (1) CA2569018C (ko)
DE (1) DE602005025761D1 (ko)
WO (1) WO2006009605A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376042B (zh) * 2015-10-27 2019-04-02 国家电网公司 一种zh-550时间同步系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322580A (en) 1980-09-02 1982-03-30 Gte Automatic Electric Labs Inc. Clock selection circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8516609D0 (en) * 1985-07-01 1985-08-07 Bicc Plc Data network synchronisation
DE59103822D1 (de) * 1991-09-02 1995-01-19 Siemens Ag Verfahren und Vorrichtung zur Synchronisation einer Takteinrichtung eines Fernmeldevermittlungssystems.
US5479648A (en) * 1994-08-30 1995-12-26 Stratus Computer, Inc. Method and apparatus for switching clock signals in a fault-tolerant computer system
US6121816A (en) * 1999-04-23 2000-09-19 Semtech Corporation Slave clock generation system and method for synchronous telecommunications networks
US6658580B1 (en) * 2000-05-20 2003-12-02 Equipe Communications Corporation Redundant, synchronous central timing systems with constant master voltage controls and variable slave voltage controls
US7023442B2 (en) * 2000-06-28 2006-04-04 Sun Microsystems, Inc. Transferring a digital video stream through a series of hardware modules
US6999546B2 (en) * 2000-12-29 2006-02-14 Nokia, Inc. System and method for timing references for line interfaces
JP4388471B2 (ja) * 2002-06-21 2009-12-24 トムソン ライセンシング 共通クロックを有するマルチシャーシブロードキャストルータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322580A (en) 1980-09-02 1982-03-30 Gte Automatic Electric Labs Inc. Clock selection circuit

Also Published As

Publication number Publication date
CA2569018C (en) 2013-12-10
EP1756988B1 (en) 2011-01-05
CN101095300B (zh) 2012-05-16
JP2008503917A (ja) 2008-02-07
CN101095300A (zh) 2007-12-26
DE602005025761D1 (de) 2011-02-17
EP1756988A1 (en) 2007-02-28
CA2569018A1 (en) 2006-01-26
KR20070022756A (ko) 2007-02-27
JP4650956B2 (ja) 2011-03-16
WO2006009605A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
US6636932B1 (en) Crossbar switch and control for data networks switching
KR100598476B1 (ko) 클록 신호를 분배하기 위한 장치/방법
EP1097511B1 (en) Slave clock generation system and method for synchronous telecommunications networks
US6631144B1 (en) Multi-rate transponder system and chip set
US6549046B1 (en) Method and apparatus for phase aligning two clock signals utilizing a programmable phase adjustment circuit
EP0841834B1 (en) Method and apparatus for a hitless switch-over between redundant signals
US7644296B1 (en) Programmable logic device integrated circuits with configurable dynamic phase alignment circuitry
EP0440357A2 (en) Self-calibrating clock synchronisation system
US4979191A (en) Autonomous N-modular redundant fault tolerant clock system
EP0687399B1 (en) BiCMOS differential delay element with constant pulse width
US6362670B1 (en) Controlled slew reference switch for a phase locked loop
US5666079A (en) Binary relative delay line
WO2020185341A1 (en) Clock distribution resonator system
US20050184775A1 (en) System and method for implementing a micro-stepping delay chain for a delay locked loop
KR101095832B1 (ko) 비동기 신호를 라우팅하는 시스템 및 방법
US6518811B1 (en) Software programmable delay circuit
US8116321B2 (en) System and method for routing asynchronous signals
EP1350323B1 (en) Device and method in a semiconductor circuit
US6791384B2 (en) Delay adjustment circuit for delay locked loop
US6271696B1 (en) Phase adjustment circuit
US20020080825A1 (en) Method and compensation module for the phase compensation of clock signals
US5619158A (en) Hierarchical clocking system using adaptive feedback
US5923194A (en) Fast clock generator and clock synchronizer for logic derived clock signals for a programmable device
US7288972B1 (en) Circuitry for synthesizing an arbitrary clock signal and methods for the synthesis thereof
KR100280210B1 (ko) 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee