JP2526491B2 - 多重化装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル通信装置に利
用する。本発明は複数ｎ個のフレーム構成されたディジ
タル入力信号をｎフレームの多重信号に変換する多重化
装置に関する。特に、そのディジタル入力信号毎に監視
機能を備えた多重化装置に関する。本発明は、多段セレ
クタにより構成された多重化装置内のパス監視のために
開発されたものであるが、広くディジタル通信装置の多
重化装置として利用することができる。

【０００２】

【従来の技術】従来の多段セレクタによる多重化装置の
監視では、入出力間のパスが各セレクタの状態に依存し
ているため、入出力間を通るパスは一つの時点ではｎ系
統の内の１系統のみである。従って、ｎ系統のパスそれ
ぞれに対して入出力間を通して常時監視することが行わ
れず、ｎ本のパスそれぞれを細かく分割して監視区間と
することにより、複数箇所で監視を行う方式がとられて
いた。

【０００３】また、複数ｎ個のフレーム構成された入力
ディジタル信号を一つのマルチフレーム形のディジタル
信号に多重する多重化装置の入出力で監視を行うものが
特開平２−１４６８３５号公報に開示されている。しか
しこの従来技術は、監視用の固定パタン信号を入力側で
挿入するものであっても、その挿入位置は各入力信号の
フレーム内ではなく、信号フレームとは別に特別に設け
た監視用のタイムスロット位置である。またこの従来技
術には、多重化装置がその上流側で挿入された固定パタ
ンを識別して自律同期を行う機能についての開示はな
い。

【０００４】

【発明が解決しようとする課題】このような従来の装置
内パス監視方式では、監視区間を分割しているため、ｎ
系統のパスそれぞれの監視のために分割した分だけ多く
の監視回路が必要となるばかりでなく、監視区間相互間
の監視にもれを生じる問題があった。また、入力信号に
固定パタン信号を挿入するとしても、それぞれの入力信
号フレーム以外に挿入し、これを出力側で監視する構成
では、それぞれの入力信号フレームが出力側に到達する
状態を直接に監視することにはならず、あくまでも間接
的な監視にしかならない。

【０００５】本発明はこのような問題を解決するもの
で、小さいハードウエア規模の監視回路で洩れなく、か
つ効率的に監視を行うことができるとともに、自律同期
を行うことができる多重化装置を提供することを目的と
する。

【０００６】

【課題を解決するための手段】本発明の特徴は入力信号
それぞれのフレーム内の空きタイムスロットに固定パタ
ンの信号を挿入し、これを出力側で検出することにあ
る。すなわち本発明は、それぞれフレーム構成された複
数ｎ個の入力信号が与えられる端子（１、２、３、４）
と、この入力信号の通路に設けられその端子毎に異なる
固定パタン信号を挿入するパタン挿入部（１０１、１０
２、１０３、１０４）と、この入力信号をｎフレームか
らなる多重信号に多重化する多重回路と、この多重回路
の出力信号から前記固定パタンの信号を検出するパタン
検出部（１１４、１１５、１１６、１１７）とを備えた
多重化装置において、前記パタン挿入部（１０１、１０
２、１０３、１０４）に対し前記入力信号のフレーム内
のあらかじめ設定された空きタイムスロットに挿入する
タイミング信号を発生するタイミング信号発生部（１０
９、１１０、１１１、１１２）を備えたことを特徴とす
る。

【０００７】さらに本発明の特徴は自律同期形の多重回
路の構成にある。すなわち本発明の多重回路は、それぞ
れ前記入力信号を一方の入力とする二入力一出力形のセ
レクタ部をｎ個備え（１０５、１０６、１０７、１０
８）、このセレクタ部の他方の入力にはその一つ前の入
力信号が与えられたセレクタ部の出力が順次接続されて
ｎ段に構成され、各セレクタ部には、前記他方の入力に
その上流側から到来する信号の前記固定パタンを検出し
て自律同期するセレクタ制御信号発生手段を備えたこと
を特徴とする。

【０００８】さらにセレクタ部は、前記入力信号および
前記上流側から到来する信号をそれぞれ入力とする第一
のセレクタと、この上流側から到来する信号を取込み一
つ上流で挿入された前記固定パタンを検出するパタン検
出回路と、このパタン検出回路の検出出力により起動さ
れるカウンタと、このカウンタ出力にしたがって前記第
一のセレクタを制御する制御回路とを含む構成とするこ
とができる。

【０００９】前記制御回路には、前記カウンタの計数値
を取込み特定値で出力を送出するデコーダと、このデコ
ーダ出力を一方の入力とし外部から供給されるセレクタ
制御信号を他方の入力とし外部から供給されるタイミン
グ信号により切換制御される第二のセレクタとを含む構
成とすることができる。

【００１０】

【作用】セレクタ部へのｎ個の入力信号それぞれに対し
て、固定パタン挿入部がｎ個の入力信号に共通な特定タ
イムスロットに互いに異なる固定パタンを挿入する。出
力側のパタン検出部がｎ個の入力信号から多重された１
本の出力信号を監視してｎ種類の固定パタンを検出す
る。これにより各フレームについて入力信号と出力信号
とを対応させて直接に監視することができる。

【００１１】入力信号への固定パタンの挿入は、動作中
には常時連続的に行うこともできるが、マルチフレーム
の複数ｍ回に１回（例えばｍ＝１０２４）のように監視
周期を設定して間欠的に実行することができる。間欠的
に実行する場合には、固定パタン挿入によるデータへの
影響はほとんど問題でなくなる。

【００１２】二入力一出力の各セレクタ部では、パタン
検出部が前段のセレクタ部からの入力信号の特定タイム
スロットを監視して固定パタンの内の指定された１種類
を検出し、パタン検出部が検出した固定パタンの次の１
フレームの特定タイムスロットにてパタン挿入部からの
入力を選択し、続くｎ−１フレームの特定タイムスロッ
トにて前段のセレクタ部からの入力を選択するように制
御する。

【００１３】これにより、各ｎ系統のパスの入出力間を
通した監視をセレクタの選択状態にかかわらず常時マル
チフレーム周期で行うことができ、また、監視に使用す
るタイムスロットを節約することができる。さらに、自
律同期がとられているからシステム内に基準となるマル
チフレーム位相を分配する必要をなくすることができる
とともに、マルチフレーム情報を受信する信号線をなく
することができる。

【００１４】

【実施例】次に、本発明実施例を図面に基づき説明す
る。図１は本発明実施例の構成を示すブロック図、図２
は本発明実施例におけるセレクタ部の構成を示すブロッ
ク図である。本実施例は４個のセレクタ部が備えられた
例について説明する。

【００１５】本発明実施例は、それぞれフレーム構成さ
れた複数ｎ個の入力信号が与えられる端子１、２、３、
４と、この入力信号の通路に設けられその端子１、２、
３、４毎に異なる固定パタン信号を挿入するパタン挿入
部１０１、１０２、１０３、１０４と、この入力信号を
ｎフレームからなる多重信号に多重化する多重回路１０
０と、この多重回路１００の出力信号から前記固定パタ
ンの信号を検出するパタン検出部１１４、１１５、１１
６、１１７とを備え、パタン挿入部１０１、１０２、１
０３、１０４に対し前記入力信号のフレーム内のあらか
じめ設定された空きタイムスロットに挿入するタイミン
グ信号を発生するタイミング信号発生部１０９、１１
０、１１１、１１２を備える。

【００１６】さらに、前記多重回路１００は、それぞれ
前記入力信号を一方の入力とする二入力一出力形のセレ
クタ部１０５、１０６、１０７、１０８を備え、このセ
レクタ部１０５、１０６、１０７、１０８の他方の入力
にはその一つ前の入力信号が与えられたセレクタ部１０
５、１０６、１０７、１０８の出力が順次接続されて４
段に構成され、各セレクタ部１０５、１０６、１０７、
１０８には、前記他方の入力にその上流側から到来する
信号の前記固定パタンを検出して自律同期するセレクタ
制御信号発生手段を備える。

【００１７】さらに、セレクタ部１０５、１０６、１０
７、１０８には、前記入力信号および前記上流側から到
来する信号をそれぞれ入力とする第一のセレクタ１１８
と、この上流側から到来する信号を取込み一つ上流で挿
入された前記固定パタンを検出するパタン検出回路１２
２と、このパタン検出回路１２２の検出出力により起動
される４進カウンタ１２０と、この４進カウンタ１２０
の出力にしたがって第一のセレクタ１１８を制御する制
御回路とを含み、この制御回路には、４進カウンタ１２
０の計数値を取込み４フレームごとに１回出力を送出す
るデコーダ１２１と、このデコーダ１２１の出力を一方
の入力とし外部から供給されるセレクタ制御信号を他方
の入力とし外部から供給されるタイミング信号により切
換制御される第二のセレクタ１１９とを含む。

【００１８】次に、このように構成された本発明実施例
の動作について説明する。

【００１９】本実施例は、セレクタ部１０５〜１０８を
多段接続することにより全体で４入力信号１〜４から１
出力信号５を選択するように構成された例を示したもの
で、パタン挿入部１０１〜１０４が各端子１〜４からの
入力信号に対して特定タイムスロットに固定パタンＰｎ
を挿入し、パタン検出部１１４〜１１７が挿入された固
定パタンＰｎを出力信号５により検出し、タイミング信
号発生部１０９〜１１３が各パタン挿入部１０１〜１０
４、パタン検出部１１４〜１１７に必要な各種タイミン
グ信号を作成する。

【００２０】また、図２に示す各セレクタ部１０５〜１
０８は、第一のセレクタ１１８が入力するパタン挿入部
出力信号６〜９、セレクタ部出力信号１０〜１２を選択
してセレクタ部出力信号１０〜１２を送出し、パタン検
出回路１２２が固定入力信号１３またはセレクタ部出力
信号１０〜１２より固定パタンを検出し、４進カウンタ
１２０がパタン検出回路１２２が固定パタンを検出した
ときに出力されるパタン検出回路出力信号３７によりロ
ードされ、フレーム毎にカウントアップし、４マルチフ
レームカウンタとして動作する。さらに、デコーダ１２
１が４進カウンタ１２０のカウンタ出力３８をデコード
し、４フレーム周期のデコーダ出力３９を発生し、第二
のセレクタ１１９が固定パタンが挿入された特定タイム
スロットの位置を示すタイミングパルス２２〜２５によ
り制御され、セレクタ制御信号１４〜１７とデコーダ出
力３９とから第一のセレクタ１１８を制御する制御信号
４０を出力する。

【００２１】ここで、各部の動作タイミングを示す図３
を参照して本発明実施例の動作について説明する。

【００２２】端子１〜４からの入力信号（１）〜（４）
は図３（ａ）に示すように１フレーム中の特定タイムス
ロットにパス監視のための固定パタンＰｎを挿入するた
めの空きタイムスロットを有する。各入力信号（１）〜
（４）に対してパタン挿入部１０１〜１０４において空
きタイムスロットに固定パタンＰｎ（ｎ＝１〜４）を挿
入する。各入力信号（１）〜（４）に挿入される固定パ
タンは互いに異なっており、入力信号（１）に挿入され
た固定パタンをＰ１、入力信号（２）に挿入される固定
パタンをＰ２、入力信号（３）に挿入される固定パタン
をＰ３、入力信号（４）に挿入される固定パタンをＰ４
とする。これらを図３（ｂ）に示す。

【００２３】セレクタ部１０８では、固定入力信号１３
はオープンであるからパタン検出回路１２２は動作せ
ず、従って４進カウンタ１２０はフリーランし、デコー
ダ出力３９はある位置で４フレームに１回出力される。
一方、第一のセレクタ１１８への制御信号４０は、セレ
クタ制御信号１７またはデコーダ１２１のデコーダ出力
３９の何れかであり、パタン挿入部出力信号９および固
定入力信号１３の特定タイムスロットの位置を示すタイ
ミングパルス２５により制御される。

【００２４】即ち、特定タイムスロット以外は常にセレ
クタ制御信号１７を第一のセレクタ１１８の制御信号と
し、特定タイムスロットにおいては、デコーダ出力３９
を第一のセレクタ１１８の制御信号とする。さらに、第
一のセレクタ１１８は、特定タイムスロットにおいては
４フレーム周期のデコーダ出力３９により制御されるた
め、４フレーム１回のみ特定タイムスロットでパタン挿
入部出力信号９が選択され、他の３フレーム固定入力信
号１３が選択される。このようにして、第一のセレクタ
部１０８の出力１２として、図３（ｃ）に示すように特
定タイムスロットに４フレームに１回固定パタンＰ１が
挿入された信号が得られる。

【００２５】次に、セレクタ部１０７では、パタン検出
回路１２２においてセレクタ部出力信号１２より４フレ
ームに１回の周期で固定パタンＰ１が検出され、４進カ
ウンタ１２０は、４フレーム周期で出力されるパタン検
出回路出力信号３７に同期して動作する。デコーダ１２
１、第二のセレクタ１１９、第一のセレクタ１１８の動
作は、セレクタ部１０８の場合と同様である。但し、４
フレーム周期のパタン検出回路出力信号（カウンタロー
ド信号）３７により、４進カウンタ１２０は、セレクタ
部１０８の４進カウンタ１２０に対して１フレーム遅れ
た位相で動作する。従って、特定タイムスロットにおい
ては、１フレーム遅れた周期で、パタン挿入部出力信号
８が選択されることとなるため、セレクタ部１０７の出
力として図３（ｄ）に示す信号が得られる。

【００２６】さらに、同様にしてセレクタ部１０６から
は図３（ｅ）に示す出力が得られ、セレクタ部１０５か
らは出力信号５として図３（ｆ）に示すような特定タイ
ムスロットに４フレーム周期で固定パタンＰ１〜Ｐ４が
順に挿入された信号が得られる。但し、特定タイムスロ
ット以外のタイムスロットはセレクタ制御信号１４〜１
７に従った入力信号が選択されている。

【００２７】四つのパタン検出部１１４〜１１７では、
４フレーム周期の固定パタンＰ１〜Ｐ４をそれぞれ検出
する。例えば、パタン検出部１１４はＰ１パタンの検
出、即ち端子１からの入力信号と出力信号５との間のパ
スの監視を行うものとする。同様に、パタン検出部１１
５はＰ２パタンの検出、パタン検出部１１６はＰ３パタ
ンの検出、パタン検出部１１７はＰ４パタンの検出を行
うものとする。このようにして、各パタン検出部１１４
〜１１７において、それぞれ４フレーム周期に挿入され
た固定パタンＰｎを監視することにより４系統のパスの
監視を行い、固定パタンが検出されなかった場合には、
エラー信号２７〜３０を出力する。

【００２８】

【発明の効果】以上説明したように本発明によれば、出
力信号の選択状態にかかわらず出力信号よりｎ系統のパ
ス監視のための固定パタンを得ることができるために、
各ｎ系統のパスの入出力間を通した監視をセレクタの選
択状態にかかわらず常時マルチフレーム周期で行うこと
ができ、また、各ｎ系統の信号のパタン挿入のためのタ
イムスロットを共通にすることにより、固定パタン一つ
の分のタイムスロットのみを用いてｎ系統のパス監視を
行うことができるために、監視に使用するタイムスロッ
トが節約され、さらに、各ｎ系統のパスの監視をマルチ
フレーム周期で行っても、各セレクタ部に上段のセレク
タより送出される固定パタンの周期に同期するマルチフ
レームカウンタを配備することにより、システム内に基
準となるマルチフレーム位相を分配する必要がなくな
り、各部がマルチフレーム情報を受信する信号線を必要
としないなどの効果がある。

【図面の簡単な説明】

【図１】本発明実施例の構成を示すブロック図。

【図２】本発明実施例におけるセレクタ部の構成を示す
ブロック図。

【図３】本発明実施例における動作状態を示すタイムチ
ャート。

【符号の説明】

１〜４ 端子 ５ 出力信号 ６〜９ パタン挿入部出力信号 １０〜１２ セレクタ部出力信号 １３ 固定入力信号 １４〜１７ セレクタ制御信号 １８〜２６ タイミングパルス ２７〜３０ エラー信号 ３７ パタン検出回路出力信号（パタン検出時のパタ
ン出力信号） ３８ カウンタ出力 ３９ デコーダ出力 ４０ 制御信号 １００ 多重回路 １０１〜１０４ パタン挿入部 １０５〜１０８ セレクタ部 １０９〜１１３ タイミング信号発生部 １１４〜１１７ パタン検出部 １１８ 第一のセレクタ １１９ 第二のセレクタ １２０ ４進カウンタ １２１ デコーダ １２２ パタン検出回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 それぞれフレーム構成された複数ｎ個の
   入力信号が与えられる端子と、この入力信号の通路に設
   けられその端子毎に異なる固定パタン信号を挿入するパ
   タン挿入部と、この入力信号をｎフレームからなる多重
   信号に多重化する多重回路と、この多重回路の出力信号
   から前記固定パタンの信号を検出するパタン検出部とを
   備えた多重化装置において、 前記パタン挿入部に対し前記入力信号のフレーム内のあ
   らかじめ設定された空きタイムスロットに挿入するタイ
   ミング信号を発生するタイミング信号発生部を備え、 前記多重回路は、それぞれ前記入力信号を一方の入力と
   する二入力一出力形のセレクタ部をｎ個備え、このセレ
   クタ部の他方の入力にはその一つ前の入力信号が与えら
   れたセレクタ部の出力が順次接続されてｎ段に構成さ
   れ、 各セレクタ部には、前記他方の入力にその上流側から到
   来する信号の前記固定パタンを検出して自律同期するセ
   レクタ制御信号発生手段を備えたことを特徴とする多重
   化装置。
2. 【請求項２】 前記セレクタ部には、前記入力信号およ
   び前記上流側から到来する信号をそれぞれ入力とする第
   一のセレクタと、この上流側から到来する信号を取込み
   一つ上流で挿入された前記固定パタンを検出するパタン
   検出回路と、このパタン検出回路の検出出力により起動
   されるカウンタと、このカウンタ出力にしたがって前記
   第一のセレクタを制御する制御回路とを含む請求項１記
   載の多重化装置。
3. 【請求項３】 前記制御回路には、前記カウンタの計数
   値を取込み特定値で出力を送出するデコーダと、このデ
   コーダ出力を一方の入力とし外部から供給されるセレク
   タ制御信号を他方の入力とし外部から供給されるタイミ
   ング信号により切換制御される第二のセレクタとを含む
   請求項２記載の多重化装置。