JPS6377237A - フレ−ム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 時分割多重化された高次群信号からフレームを識別し、
各低次群信号（タイムスロット）に分離するのに適用さ
れるフレーム同期回路において、クロックで動作するフ
レームカウンタ、及びフレームパターン検出信号とフレ
ーム検索信号と比較した結果を再びフレーム検索信号と
する回路手段を設け、上記回路手段からのフレーム検索
信号によりフレームカウンタのロードを、そのカウンタ
出力が保持されるよう制御してハンティングを行なう。

これにより回路構成素子の、遅延による形口を受けにく
いものにすると共に、回路規、模を縮小させ高速化を可
能にしたものである。

〔産業上の利用分野〕

本発明は、時分割多重化された高次群信号のフレーム位
置を識別して低次群信号に分離するため、フレームの各
同期毎に有する特定のフレーム同期パターンを検出して
同期を取るフレーム同期回路に関する。

時分割多重化された高次群信号は、一般に別々の装面や
局で作られたクロック周波数の異なるディジタル信号を
多重化したものである関係上、多重化信号から各チャン
ネルを正しく分離するためには、各チャンネルのタイ１
、スロット位τを正確に知る必要がある。即ち、受は側
では各チャンネルの符号群の同期を取らなければならな
い。

上記のようなフレーム同期方式は、送信側でパルス列中
に特定のパターンを有するパルス群（フレーム同期パル
ス）を挿入しておき、受信側ではこのパターンを検出し
てフレームを識別する。ＩＪち、フレームの同期毎にパ
ルス列の符号則をチェックし、これがフレーム同期が取
れたパルスのパターンと一致したとき同期が取れたと判
断するものである。

〔従来の技術〕

第７図は、この種従来のフレーム同期回路を示す。同図
において、■は多重化信号入力端子、２は入力端子１に
接続されたフレームパターン検出回路、３はフレームカ
ウンタで、これにはインヒビノドゲート４を通してクロ
ックパルスＣＬＫが入力されるようになっている。５は
フレームパターン検出回路２からのフレームパターン検
出信号とフレームカウンタ３からのフレーム検索信号と
を比較し一致したか否かを判定する一致検出回路で、不
一致のときエラーパルスが送出するようになっている。

６は符号誤りによる同期外れや、疑似的なパターンによ
る誤同期を防止するための同期保護回路で、この同期保
護回路６がらはアラーム状態の出力“０”と、ノーマル
状態の出力“１”が送出される。

上記−数校出回路５からのエラーパルスと同期保護回路
６からの出力信号はインヒビノドゲート７に入力され、
このインヒビノドゲート７の出力信号は上記フレームカ
ウンタ３へのクロックをインヒビノドするインヒビノド
ゲート４のインヒビノド入力端に加えられるようになっ
ている。

上記構成のフレーム同期回路において、多重化信号をフ
レームパターン検出回路２に加えることにより、該検出
回路２から得られるフレームパターン検出信号とフレー
ムカウンタ３の出力をデコードすることで得られるフレ
ーム検索信号とを一致検出回路５で比較する。ここで両
信号が不一致であると判定されると、−数校出回路５か
らエラーパルスが出力されるが、このエラーパルスヲ受
けた同期保護回路６では、これが有する前方保護（尺能
によって、真の同期外れか、伝送路で生じた符号誤りか
を識別し、かつ後方保護殿能によって、フレーム同期信
号と同じパターンを検出することによるみかけの同期引
込み完了か、真の同期引込み完了かを識別する。これに
より同期保護回路６がアラーム状態であることを識別す
ると、その出力は“０“となるため、−数校出回路５の
エラーパルスはインヒビノドゲート７を通してインヒビ
ノドゲート４に加えられ、フレームカウンタ３へのクロ
ックをインヒビノドしてハンティングを行なう。そして
ハンティングされたものと入力信号のフレームパターン
信号とが再び比較され、同期が取れているかを判定する
。

〔発明が解決しようとする問題点〕

上記のような従来のフレーム同期回路では、その同期引
込みに遅延シフト形式を用いているため、フレームカウ
ンタ３へのクロックをインヒビノドする時、アンドゲー
トを用いると、１クロック周期の前半にあるパルスを削
らず、かつ次のクロックのパルスを出力しないようにす
るため、クロックのインヒビノド信号の変化点がクロッ
クの変化点より半周期以上−周期未満の遅れでなければ
ならず、また、インヒビノドするのにオアゲートを用い
ると、ｌクロック周期の前半にあるパルスと重なるよう
にオアをとる必要があるため、インヒビノド信号の変化
点の遅れがクロックの半周期以内にしなければならず、
遅延時間のバラツキの多いＬＳＩ回路には不向きであっ
た。

本発明は上記のような問題点を解決するためになされた
もので、回路構成を素子の遅延による影響を受けにくく
すると共に回路規模を小さくし、併せて遅延時間の絶対
値を小さくしたフレーム同期回路を提供することを目的
とする。

〔問題点を解決するための手段〕

本発明に係るフレーム同期回路は、入力信号のフレーム
ビット長に相当するフレームカウンタと、このフレーム
カウンタの最大計数値より少ない値の出力をデコードす
るデコーダと、このデコーダの出力を上記フレームパタ
ーン検出信号及び同期保護回路の出力信号に基づいて読
込みフレーム検索用のフレーム同期信号を生成するフリ
ップフロップとを備え、同期外れ時、上記フリップフロ
ップの出力信号によって上記フレームカウンタのロード
入力を制御しフレームパターン検出信号が到来するまで
フレームカウンタの出力をホールドするようにしたもの
である。

〔作　用〕

本発明においては、フレーム検出信号が正常な位置より
ずれたとき、デコーダの出力に基づきクロックにより直
接変化するフリップフロップの出力でフレームカウンタ
のロード入力を制御し、フレームパターン検出信号が到
来するまでフレームカウンタに一定の値をロードさせ続
けてその出力を保持し、ハンティングを行なう。フレー
ムカウンタへの制御信号はクロックの変化点に対しフリ
ップフロップの遅延時間のみ遅延して変わるため、遅延
時間の絶対値の減少を可能にする。

又、フレームカウンタへのクロックを考慮せずに済むた
め、素子の遅延時間のバラツキは問題とならない。

〔実施例〕

以下、本発明の実施例を図面について説明する。

第１図は本発明に係るフレーム同期回路のうち、フレー
ムパターン検出回路、−数校出回路、同期保護回路を除
く部分の実施例を示す。同図において、１０はフレーム
検索用の同期パルスを生成するためのフレーム長（Ｎビ
ット）に相当するＮ進のフレームカウンタで、そのクロ
ック人力１ｃには、端子１１からクロックパルスＣＬＫ
が加えられるようになっている。１２はフレームカウン
タ１０の出力をデコードするデコーダで、このデコーダ
１２はフレームカウンタｌＯがＮ−２１目のクロック入
力を計数したときの値をデコードして出力するものであ
る。このようにする理由は、デコーダ１２に後続して接
続される２人力ＮＯＲゲート１３とＤ−フリップフロッ
プ１４の遅延時間を補償するためである。

上記デコーダ１２の出力信号は、２人力ＮＯＲゲート１
３の一方の入力として加えられ、このＮＯＲゲート１３
の出力信号はＤ−フリップフロップ１４のＤ端子に加え
られるようになっていると共に、Ｄ−フリップフロップ
１４のＱ端子からはクロックＣＬＫによってフレーム検
索信号が出力されるようになっており、このフレーム検
索信号は従来と同様に一致検出回路（図示せず）に供給
され、さらに、フレームカウンタｌＯのロード端子りに
制御入力として供給されると共に、３人力ＮＯＲゲート
１５の１つの入力として加えられている。また、上記３
人力ＮＯＲゲート１５には、第７図に示すようなフレー
ムパターン検出回路（図示せず）のフレームパターン検
出信号及び同期保護回路（図示せず）の出力信号がそれ
ぞれ入力されるようになっており、そして、この３人力
ＮＯＲゲート１５の出力信号は、上記２人力ＮＯＲゲー
ト１３の他方の入力として加えられるようになっている
。

次に、上記のように構成された本実施例のフレーム同期
回路の動作を第２図乃至第６図のタイムチャートを参照
しながら説明する。

第２図は同期保護回路の出力が“１”　（ノーマル状態
）でフレームパターン検出信号が正常な位置にある場合
のタイムチャートを示すもので、３人力ＮＯＲゲート出
力は常に“０″である。フレ−ムカウンタ１０の値が第
２図（ｆ）に示すＮ−２になったとき、デコーダ１２の
出力は“１”　（第２図（ｂ）参照）となる。これに伴
い２人力ＮＯＲゲート１３の２人力の一方が“１”とな
るため、２人力ＮＯＲゲート１３の出力は第２図（ｄ）
のように“０゛となり、この出力“０゛は次のクロック
周期でＤ−フリップフロップ１４に読み込まれる。その
結果、Ｄ−フリップフロップ１４のＱ出力は、第２図（
ｅ）の如く“０”となり、次のクロック周期でフレーム
カウンタ１０は「０」をロードし、Ｎ進カウンタとして
動作する。又、Ｄフリップフロップ１４のＱ出力はフレ
ームパターン検出信号（第２図（ａ）参照）と一致した
時点で“０”となっている。叩ち、フレームパターン検
出信号とフレーム検索信号が一致しており、同期外れが
ない正常動作状態にあることになる。

第３図は同期保護回路の出力が“１”で、かつ伝送路の
符号誤りにより同期外れが生じた場合（前方保護状態）
のタイムチャートを示すもので、フレームパターン検出
回路の出力は、第３図（ａｌに示すように正常な位置か
らずれている。しかし、３人力ＮＯＲゲート１３の出力
はフレームパターン検出信号に関係なく常に“０”であ
るため、Ｎ−２デコーダ１２の出力、２人力ＮＯＲゲー
ト１３の出力及びＤ−フリップフロップ１４の出力は、
それぞれ第３図（ｂｌ、（ｄ）及び（ｅ）に示すような
タイミングで変化し、第２図の場合と同様になる。よっ
てフレームカウンタ１０は第２図の場合と同様にＮ進カ
ウンタとして動作する。即ち、同期保護のかかっている
状態となり、パターン不一致が検出されても同期外れと
判定せず、前方保護状態での同期復帰動作の開始を保留
することになる。

第４図乃至第６図は同期保護回路の出力が“０”（アラ
ーム状態）のときの各フレームパターン検出信号の送出
位置が異なる場合のタイムチャートを示す。

まず、第４図（ａｌに示すように正常な位置にフレーム
パターン検出信号が来た場合、フリッププロップ出力（
第４図＜８１参照）が“０”になると同時にフレームパ
ターン検出信号が“１”になるため、３人力ＮＯＲゲー
ト出力（第４図（Ｃ）参照）は“Ｏ”のままである。よ
って、Ｎ−２デコーダ１２．２人力ＮＯＲゲート１３及
びＤ−フリップフロップ１４の各出力は、第２図と同様
にそれぞれ第４図の（ｂｌｌ、　（ｄＬ　（ｅ）に示す
タイミングで変化し、しかもフレームカウンタ１０はＮ
進カウンタとして動作する。従って正しいフレーム同期
が取れた状態となる。

次に第５図（ａｌに示すように正常な位置より後にフレ
ームパターン検出信号が来た場合は、フレームカウンタ
１０がＮ−２を出力したとき、デコーダ１２の出力は、
第５図（ｂ）に示すように“１”となり、２人力ＮＯＲ
ゲート１３の出力も第５図（ｄｌのように“０”に変化
する。そして、２人力ＮＯＲゲート１３の“０”出力は
次のクロック周期でＤ−フリップフロップ１４に読み込
まれ“０”を出力する。このとき、フレームパターン検
出信号は“０”のままであるため、３人力ＮＯＲゲート
１５の出力は第５図（ｂｌのように“１”となり、Ｄ−
フリップフロップ１４のＤ入力（２人力ＮＯＲゲート出
力）は、第５図（ｄｉに示すように０”のままであり、
Ｄ−フリップフロップ１４の出力は次のクロック周期で
も“０”となる。この状態はフレームパターン検出信号
が“１”になるまで続き、その間フレームカウンタ１０
のロード端りは“０”であるため、フレームカウンタ１
０の出力は、第５図ｆｆ）のように“０”で保持され、
ハンティングを行なう。

また、第６図（ａ）に示すように正常な位置より前にフ
レームパターン検出信号が来た場合は、フレームカウン
タ１０がＮ−２を出力するとき、デコーダ１２の出力は
“工”となり、これと同時に２人力ＮＯＲゲート１３の
出力が第６図の（ｄｉのように変化する。そして、２人
力ＮＯＲゲート１３の“０゛出力は次のクロック周期で
Ｄ−フリップフロップ１４に読み込まれ、３人力ＮＯＲ
ゲート１５の出力が第６図（Ｃ）のように変化すること
により、２人力ＮＯＲゲート１３の出力は“０”となり
、この状態は、次のフレームパターン検出信号が来るま
で継続する。これに伴いフレームカウンタ１Ｏのロード
入力を延長し、フレームカウンタ１０の出力を“０”に
保持し、ハンチイングを行なう。

そして次のフレームパターン検出信号が来るとフレーム
同期が取られることになる。

このように本実施例のフレーム同期回路では、真の同期
外れが生じたとき、クロックにより直接変化するＤ−フ
リップフロップ１４の出力（フレーム検索用のフレーム
同期パルス）をそのままロード入力してホールドしハン
ティングを行なうため、ハンティングのための制御信号
の遅延がクロック周期内であれば良く、フリップフロッ
プ１４とフレームカウンタｌＯとの間にゲートを必要と
せず遅延時間が短くなる。

〔発明の効果〕

以上のように本発明によれば、ハンティングに際し素子
の遅延の影響を考える場合、その最大遅延時間のみを考
慮するだけで良く、しかもクロックにより直接変化する
フリップフロップの出力がそのままカウンタを制御する
ため、遅延時間の絶対量が小さく、遅延時間のバラツキ
の多いＬＳＩでも高速なフレーム同期回路を容易に実現
できる。

【図面の簡単な説明】

第１図は本発明の一例を示すブロック図、第２図及び第
３図は同期保護回路の出力が“１”のときのタイムチャ
ート、 第４図乃至第６図は同期保護回路の出力が“０”のとき
のタイムチャート、 第７図は従来のフレーム同期回路を示すブロック図であ
る。 第１図において、 ２はフレームパターン検出回路、 ５は一致検出回路、 ６は同期保護回路、 １０はフレームカウンタ、 １２はデコーダ、 １３は２人力ＮＯＲゲート、 １４はＤ−フリップフロップ、 １５は３人力ＮＯＲゲートである。 正常動作の場合のタイムチャート 第２図 同期［コすれと８０”コ暮合の夕仏チャート第３図

Claims (1)

【特許請求の範囲】
1. 入力信号からフレームパターンを検出するフレームパタ
   ーン検出回路（２）と、このフレームパターン検出回路
   （２）から出力されたフレームパターン検出信号とフレ
   ーム検索信号とを比較する一致検出回路（５）及び同期
   保護回路を有するフレーム同期回路において、入力信号
   のフレームビット長に相当するフレームカウンタ（１０
   ）と、このフレームカウンタ（１０）の最大計数値より
   少ない値の出力をデコードするデコーダ（１２）と、こ
   のデコーダ（１２）の出力を上記フレームパターン検出
   信号及び同期保護回路（６）の出力信号に基づいてこの
   フレームカウンタ（１０）と同じクロックにより読込み
   フレーム検索信号を生成するフリップフロップ（１４）
   とを備え、同期外れ時、上記フリップフロップ（１４）
   の出力信号によって上記フレームカウンタ（１０）のロ
   ード入力を制御しフレームパターン検出信号が到来する
   までフレームカウンタ（１０）の出力をホールドするよ
   うにしたことを特徴とするフレーム同期回路。