JPS63151237A - フレ−ム同期保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　（第４図〜第６図） 発明が解決しようとする問題点 問題点を解決するための手段　（第１図）作用 実施例　（第２図、第３図） 発明の効果 〔概要〕 ディジタル通信におけるフレーム同期回路において、フ
レームパタンを検出し、その情報を直接保護回路のシフ
トレジスタのフリップ・フロップにとり込めるクロック
を発生させることにより、後方保護段数を変化させず、
正確に一致、不一致状態を検出できるようにしたもの。

〔産業上の利用分野〕

本発明はフレーム同期保護回路に係り、特に後方保護段
数がある条件によって保護段数が変化しないようにした
ものである。

ディジタル信号をフレーム同期方式で送受信するとき、
データを正確に送受信するためにデータの前に付加され
たフレームパタンを正確に検出することが必要である。

このフレームパタンは一定ビット数毎に存在するので、
一度フレームパタン同期をとれば次にこのフレームパタ
ンか存在する位置がわかることになる。このフレームパ
タン同期をとる場合、連続して複数回同期がとれたとき
に同期が得られたものとみなし、また一旦同期が得られ
たシステムにおいて、これまた連続して複数回同期がと
れなかったとき同期外れが生じたものと判断して再度フ
レーム同期を取る処理が行われるものとなる。

〔従来の技術〕

従来、このため、第５図に示す如く、フレームパタン検
出回路ｌと、一致検出回路２とカウンタ３を設け、フレ
ームパタン検出回路１で、第６図に示す如く、フレーム
パタンＦが付加されたデータが伝達されたとき、このフ
レームパタンＦを検゛出し、検出信号を一致検出回路２
に送出する。このときカウンタ３はｍビットカウントで
構成され、１サイクルｍビットのデータのうちｎビット
のフレームが付加されているとき、デコーダ２３はｎ、
ｆｉ＋ｌ、ｎ＋２のカウントを検出するとき出力するよ
うに動作する。

したがって、このフレームの受信端末装置において、同
期が正確にとられている状態では、第６図におけるＴ１
、Ｔ２−毎にカウンタ３の出力をデコードするデコーダ
２３より一致検出回路２に出力パルスが印加されたとき
、一致検出回路２よりＬレベルの一致信号が出力され、
ＲＳフリップ・フロップ２１のＱ出力はＬレベルを出力
する。

この信号はデコーダ２３から出力されるｎ＋１カウント
信号により、Ｄフリップ・フロップ５．６．７を順次シ
フトされる。

ところで回線状態等の原因によりデコーダ２３のｎ　／
　ｍ端子からパルスが出力された、例えば第５図の時刻
Ｔ１でフレームパタン検出が行われなかったとき、一致
検出回路２はＬレベル信号を出力する。この不一致の状
態がＴ１のみならずＴ２、Ｔ３と続けばこのＲＳフリッ
プ・フロップ２１のＱ端子からＨレベル信号がＤフリッ
プ・フロップ５．６．７と順次シフトされる。この結果
Ｄフリップ・フロップ５．６のＱ端子からＨレベル出力
されたとき、ナンド回路８は「０」を出力し、ＲＳフリ
ップ・フロップ２２は、同期外れが２回連続して発生し
たことを示すＨレベルのアラームを出力する。このアラ
ームは、図示省略した報知部に伝達され、オペレータに
対し同期外れが発生したことを報告する。またこのアラ
ームはインバータ２５を経由してインヒビソト発生回路
４に伝達され、Ｈレベルのインヒビソト信号が出力し、
これによりこのＨレベル信号がオア回路１３から伝達さ
れ、カウンタ３はクロックのカウント動作をやめ、ｎ７
ｍにリセットされる。

そして、フレームパタン検出回路１がデータより再びフ
レームパタンＦを検出し、一致検出回路２から一致信号
が出力されると、インヒビソト発生回路４は前記インヒ
ビッ１〜信号をオフにし、カウンタ３は再び動作する。

このようにして３回連続してフレームパタンＦが検出さ
れれば、Ｄフリップ・フロップ５．６．７の各Ｑ出力は
Ｈレベルとなり、ナンド回路９はＬレベル信号を出力し
、ＲＳフリップ・フロップ２２はリセットされ、Ｌレベ
ルのノーマル信号ＮＯＲを出力する。

第７図は、この第５図の動作状態を説明するものである
。なおデコーダ２３のｎ　＋　’ｌ　／　ｍ端子の出力
は、ＲＳフリップ・フロップ２１のリセット信号として
作用する。

〔発明が解決しようとする問題点〕

この第５図に示すものでは、アラームが出力されたとき
、カウンタ３のクロックを止め、ハンチングつまりフレ
ームパタンの検出動作を開始するが、この時点ではカウ
ンタはｎ　／　ｍで停止しており、ＲＳフリップ・フロ
ップ２１からは不一致を示すｒＨＪレベル信号が出力さ
れている。

したがって、この状態でフレームパタン検出回路１がフ
レームパタンＦを検出し、−数校出回路２がＬレベルの
一致信号を出力してもＲＳフリ・７プ・フロップ２１は
リセットされていないのでまた不一致を示すＨレベル信
号を出力する。そして−数校出回路２の前記Ｌレベルの
一致信号出力によりインヒビット回路４がインヒビット
信号をオフにし、カウンタ３が動作開始してデコーダ２
３よりｎ　＋　’ｌ　／　ｍ端子からリセット信号がＲ
Ｓフリップ・フロップ２１に印加され、これがリセット
されたあとで、３回連続して一致検出が行われたときナ
ンド回路９からＬレベル信号が出力され、ＲＳフリップ
・フロップ２２がリセットされてＨレベルのアラームＡ
ＬＭがオフとなり、Ｌレベルのノーマル信号ＮＯＲが出
力されることとなる。

つまり後方３段の保護を行うのに実際には４回連続して
一致検出しなければならず、後方保護段が実際的には一
段増えた４段のものと同じ結果になるという問題があっ
た。

しかも、アラームＡＬＭ発生後、次のフレームで同期が
とれている場合には、そのままの３段の後方保護段数で
アラームが解除され、後方保護段数が条件により変化す
ることになる。

したがって本発明の目的はフレーム同期保護をいつも後
方３段のような同一段数で正確に動作できるようにした
フレーム同期保護回路を提供することである。

〔問題点を解決するための手段〕

前記目的を達成するため、本発明では、第１図に示す如
く、フレームパタン検出回路１の出力をＲＳフリップ・
フロップを経由せずにフリップ・フロップ５．６．７に
順次入力する。なお同期外検出回路８は例えばナンド回
路で構成され、同期状態検出回路９はこれまたナンド回
路で構成される。

〔作用〕

したがって、同期外れ後のフレームパタン検出の場合、
フレームパタン検出回路１から連続３回のフレームパタ
ン検出により、例えばナンド回路より構成される同期状
態検出回路９が動作してノーマル状態にすることができ
る。

〔実施例〕

本発明の一実施例を第２図及び第３図にもとづき説明す
る。

第２図は本発明の一実施例構成図であり、第３図および
第４図はその動作説明図である。

第２図において、地図と同−符号部は同一部分を示す。

８は連続２回の同期外れを検出する同期外検出回路であ
り例えばナンド回路で構成され、９は連続３回の同期検
出を示す同期状態検出回路であり例えばナンド回路で構
成されるもの、１０はインバータ、１１はデコーダであ
ってｍをカウントするカウンタ３の出力のうちｎを解読
するもの、１２はＲＳフリップ・フロップであってＨレ
ベルのアラーム信号ＡＬＭまたはＬレベルのノーマル信
号ＮＯＲを出力するもの、１３．１４はオア回路、１５
はインバータである。

いま同期外れの状態において、フレームパタン検出回路
１がデータをよみ、フレームパタンＦを検出すればＨレ
ベルの検出信号をインバータ１０及び−数校出回路２に
出力する。これにより一致検出回路２はインヒビット発
生回路４に出力を生じ、インヒビット発生回路４はＨレ
ベルのインヒビソト信号をオフにする。これによりカウ
ンタ３はクロックのカウントを開始する。

また前記検出信号はインバータ１０によりＬレベルに出
力され、これが３回連続したときＤフリップ・フロップ
５．６．７のそれぞれの石出力はＨレベルとなり、ナン
ド回路９は「０」を出力し、かくしてＲＳフリップ・フ
ロップ１２はリセットされる。その結果Ｈレベルのアラ
ーム信号ＡＬＭはＬレベルのノーマル信号ＮＯＲとなる
。

勿論、フレームパタンＦが２回連続して検出されない場
合にはＤフリップ・フロップ５．６のＱ出力がＨレベル
となるので、ナンド回路８はＬレベル信号を出力しＲＳ
フリップ・フロップ１２がセットされてＨレベルのアラ
ーム信号ＡＬＭが出力され、またこれによりインバータ
１５の出力がＬとなり、インヒビソト発生回路４からＨ
レベルのインヒビソト信号が出力され、カウンタ３のカ
ウント動作は停止する。

このように、本発明では、フレームパタン検出回路１に
より検出されたフレームパタンの検出信号は、カウンタ
３のｎをデコーダ１１がデコードしてクロックを出力し
、これにもとづきシフトレジスタを構成しているＤフリ
ップ・フロツプ５．６．７に順次とり込まれる。勿論こ
のカウンタ３のデコーダ１１の出力はフレームパタンの
参照パルスとして一致検出回路２に伝達され、−数校出
が行われる。

アラーム信号ＡＬＭの発生後、フレームパタン検出と参
照パルスが不一致のとき、インヒビット発生回路４の出
力によりカウンタ３のクロックカウント動作を停止し、
ハンチングつまりフレームパタン検出を開始する。フレ
ームパタンＦを検出すると、ハンチングを解除し、カウ
ンタ３のｎ７ｍから動作し始め、フレームパタンの検出
信号をシフトレジスタに順次取込むことになる。このた
め後方保護段数が従来とちがって一段増えることがなく
、保護段数が変化しない。

なお、−数校出回路２は、第４図に示す如く、フレーム
パタンか検出されず、カウンタのデコーダ１１よりＬレ
ベルのパルスが出力されたとき不一致を示す信号を出力
することになる。

またＡＬＭが発生している状態では、インバータ１５は
Ｌレベルであり一致検出回路２では不一致であるとＬレ
ベルを出力している。そのときには、インヒビソト発生
回路４ではＨレベルを出力しカウンタに入力されるＣＬ
Ｋ、！＝ＯＲをとりカウンタを止める。−数校出回路２
から一致の情報（Ｈレベルが出力される。）が出力され
るとオフになる。また、ＡＬＭ、　　（１５）がＨレベ
ルのときもオフ状感である。従って、インヒビソト発生
回路４は一数校出回と１５のＮＯＲをとったものを出力
する。

〔発明の効果〕

本発明では、同期外れが生じても、第３図のＴＯに示す
如く、フレームパタン検出回路が３回連続してフレーム
検出したことによりアラーム信号ＡＬＭは落ちる。この
ため、第５図に示す従来のものでは、第７図のＴｏ′に
示す如く、後方３段の保護回路であってもバタン検出回
路が４回フレーム検出したことによりアラーム信号ＡＬ
Ｍを落としていたものと比較して、正確に動作をするこ
とになる。

このように後方保護段数が条件により変化しないように
構成することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図および第４図は本発明の動作説明図、第５図はフ
レーム同期保護回路の従来例、第６図はフレーム同期説
明図、 第７図従来例の動作説明図である。 １−・・−フレームパタン検出回路 ２−−−一致検出回路 ３−・−カウンタ ４−インヒビット回路

Claims (1)

1. 【特許請求の範囲】 ディジタル通信におけるフレームパタンを検出するフレ
   ームパタン検出手段を備えた同期保護回路において、 フレームパタン検出手段から出力されるフレームパタン
   検出信号をシフトレジスタ手段（５、６、７）およびフ
   レームパタンが所定の位置で検出したことを検知する一
   致検出手段（２）に入力するとともに、 前記シフトレジスタ手段（５、６、７）にフレームパタ
   ンが所定位置で検出するためのカウンタ（３）のカウン
   ト信号を入力するようにしたことを特徴とするフレーム
   同期保護回路。