JPH09149020A - フレームカウンタ - Google Patents

Abstract

(57)【要約】 【課題】 次段のカウンタにキャリー信号を供給する同
期式カウンタの負荷を軽減することができるとともに、
リセット信号発生回路の負荷を軽減することができるフ
レームカウンタを提供する。 【解決手段】 同期式カウンタ１１１は、リセット信号
Ｒによりリセットされ、クロック信号ＣＫをカウントす
ることにより、フレーム上の各ビット位置を特定する。
非同期式カウンタ１１２は、リセット信号Ｒによりリセ
ットされ、同期式カウンタ１１１のキャリー信号Ｓ４を
カウントすることにより、マルチフレーム上の各フレー
ム位置を特定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のフレーム
から構成されるマルチフレーム上の各位置を特定するた
めのフレームカウンタに関する。

【０００２】また、この発明は、ＳＤＨ（Synchronous
Digital Hierarchy ）やＳＯＮＥＴ（Synchronous Opti
cal NETwork ）のフレームのように、行列で表されるフ
レーム上の各位置を特定するためのフレームカウンタに
関する。

【０００３】

【従来の技術】従来、この種のフレームカウンタとして
は、特開平３−１８４４６号公報と特開平５−２５２１
２７号公報に記載されたカウンタが知られている。

【０００４】このフレームカウンタは、マルチフレーム
（ＳＤＨ、ＳＯＮＥＴの場合はフレーム）の構造に合わ
せて、フレームカウンタを複数の同期式カウンタに分割
し、これらをキャリー信号を介してカスケード接続する
ようになっている。フレームカウンタの値をデコードし
て、マルチフレームのデータを高速に処理するには、デ
コーダ回路及びフレーム処理回路を同期式にするのが一
般的である。

【０００５】

【発明が解決しようとする課題】伝送速度が速くなる
と、これに比例して、１つのマルチフレーム（ＳＤＨ、
ＳＯＮＥＴの場合はフレーム）で伝送されるデータ量が
増える。これにより、フレームカウンタのビット数が増
えるので、各同期式カウンタのフリップフロップ回路の
数が増える。その結果、キャリー信号が次段の同期式カ
ウンタで使用される同期式カウンタの負荷が大きくな
り、この同期式カウンタの動作速度が遅くなる。

【０００６】また、同期式カウンタのフリップフロップ
回路の数が増えると、このカウンタをマルチフレーム
（ＳＤＨ、ＳＯＮＥＴの場合はフレーム）の位相に同期
させるためのリセット信号を発生する回路の負荷が大き
くなり、このリセット信号発生回路の動作速度が遅くな
る。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、第１の発明は、マルチフレームの各フレーム上の位
置を特定するためには、クロック信号に同期する必要が
あるのに対し、マルチフレーム上の各フレーム位置を特
定するにはクロック信号に同期する必要がない点に着目
し、フレームカウンタを同期式カウンタと非同期式カウ
ンタに分割するようにしたものである。

【０００８】ここで、同期式カウンタは、マルチフレー
ムの位相に同期したリセット信号によりリセットされ、
マルチフレームの位相に同期したクロック信号をカウン
トすることにより、フレーム上の各位置を特定する。非
同期式カウンタは、上記リセット信号によりリセットさ
れ、同期式カウンタのキャリー信号をカウントすること
により、マルチフレーム上の各フレーム位置を特定す
る。

【０００９】また、第２の発明は、ＳＤＨやＳＯＮＥＴ
のフレームの各列位置を特定するためには、クロック信
号に同期する必要があるのに対し、フレームの各行位置
を特定するにはクロック信号に同期する必要がない点に
着目し、フレームカウンタを同期式カウンタと非同期式
カウンタに分割するようにしたものである。

【００１０】ここで、同期式カウンタは、フレームの位
相に同期したリセット信号によりリセットされ、フレー
ムの位相に同期したクロック信号をカウントすることに
より、各列位置を特定する。非同期式カウンタは、上記
リセット信号によりリセットされ、同期式カウンタのキ
ャリー信号をカウントすることにより、フレーム上の各
フレーム位置を特定する。

【００１１】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態を詳細に説明する。

【００１２】［第１の実施の形態］ ［構成］図１は、この発明の第１の実施の形態の構成を
示すブロック図である。なお、図１には、この発明のフ
レームカウンタを備えたオーバーヘッド処理装置を示
す。

【００１３】このオーバーヘッド処理装置は、オーバー
ヘッド検出回路１００とオーバーヘッド処理回路２００
を有する。オーバーヘッド検出回路１００は、この発明
のフレームカウンタ１１０とデコーダ１２０を有する。

【００１４】オーバーヘッド処理装置において、オーバ
ーヘッド検出回路１００は、データ信号入力端子３００
に供給されるデータ信号Ｄから、マルチフレームの先頭
フレームに含まれるオーバーヘッドＯＨを検出し、この
オーバーヘッド位置を示す位置表示信号Ｓ１を出力す
る。

【００１５】また、オーバヘッド処理回路２００は、オ
ーバーヘッド検出回路１００の検出出力に基づいて、マ
ルチフレーム上の各フレームのオーバーヘッドＯＨに挿
入されたデータを処理する。

【００１６】オーバーヘッド検出回路１００において、
この発明のフレームカウンタ１１０は、マルチフレーム
上の各位置を特定する。デコーダ１２０は、フレームカ
ウンタ１１０のカウント出力Ｓ２，Ｓ３に基づいて、上
記位置表示信号Ｓ１を生成する。

【００１７】以上が、オーバーヘッド検出装置の構成で
ある。次に、この発明の特徴とするフレームカウンタ１
１０の構成を説明する。

【００１８】この実施の形態は、マルチフレームの各フ
レーム上の位置を特定するためには、クロック信号ＣＫ
に同期する必要があるのに対し、マルチフレーム上の各
フレーム位置を特定するためにはクロック信号ＣＫに同
期する必要がない点に着目し、フレームカウンタ１１０
を同期式カウンタ１１１と非同期式カウンタ１１２に分
割するようにしたものである。

【００１９】ここで、同期式カウンタ１１１は、リセッ
ト信号入力端子４００に供給されるリセット信号Ｒによ
りリセットされ、クロック信号入力端子５００に供給さ
れるクロック信号ＣＫをカウントすることにより、フレ
ーム上のビット位置を特定する機能を有する。

【００２０】ここで、同期式カウンタ１１１は、ｎ進カ
ウンタにより構成されている。ｎは、１フレームに含ま
れるビットの数を示す。リセット信号Ｒは、マルチフレ
ームの位相に同期し、マルチフレーム周期と同じ周期を
有する信号である。クロック信号ＣＫは、マルチフレー
ムの位相に同期し、ビット周期と同じ周期を有する信号
である。

【００２１】また、非同期式カウンタ１１２は、リセッ
ト信号Ｒによりリセットされ、同期式カウンタ１１１の
キャリー信号Ｓ４をカウントすることにより、マルチフ
レーム上の各フレーム位置を特定する。

【００２２】［動作］上記構成において、図２のタイミ
ングチャートを参照しながら、動作を説明する。

【００２３】まず、オーバヘッド処理装置の動作を説明
する。データ信号入力端子３００に供給されるデータ信
号Ｄは、オーバヘッド処理回路２００に供給される。こ
のデータ信号Ｄは、マルチフレーム化されている。図２
には、各マルチフレームに含まれるフレーム数ｍが９で
ある場合を代表として示す。各フレームは、図２に示す
ように、オーバヘッドＯＨとペイロードＰＬを有する。

【００２４】リセット信号入力端子４００に供給される
リセット信号Ｒは、オーバーヘッド検出回路１００に供
給される。クロック信号入力端子５００に供給されるク
ロック信号ＣＫは、オーバーヘッド検出回路１００と、
オーバーヘッド処理回路２００に供給される。

【００２５】オーバーヘッド検出回路１００は、リセッ
ト信号Ｒに同期して、マルチフレームの先頭フレームに
含まれるオーバーヘッドＯＨを検出し、その位置を示す
位置表示信号Ｓ１を出力する。この位置表示検出信号Ｓ
１は、オーバヘッド処理回路２００に供給される。

【００２６】このオーバーヘッド処理回路２００は、位
置表示信号Ｓ１に基づいて、マルチフレームの各フレー
ムに含まれるオーバーヘッドＯＨを検出し、このオーバ
ーヘッドＯＨのデータに対して所定の処理を施す。この
処理は、クロック信号ＣＫを基準信号として行われる。

【００２７】以上がオーバーヘッド処理装置の動作であ
る。次に、オーバーヘッド検出回路１００の動作を説明
する。

【００２８】フレームカウンタ１１０は、リセット信号
Ｒによってリセットされた後、クロック信号ＣＫをカウ
ントする。これにより、マルチフレーム上の各ビット位
置が特定される。

【００２９】このカウント出力Ｓ２，Ｓ３は、デコーダ
１２０に供給される。デコーダ１２０は、このカウント
出力Ｓ２，Ｓ３をデコードし、上記位置表示信号Ｓ１を
生成する。この処理は、クロック信号ＣＫを基準信号と
して行われる。

【００３０】以上がオーバーヘッド検出回路１００の動
作である。次に、この発明の特徴とするフレームカウン
タ１１０の動作を説明する。

【００３１】同期式カウンタ１１１は、リセット信号Ｒ
によってリセットされた後、クロック信号ＣＫをカウン
トする。これにより、カウンタ１１１のカウント値（カ
ウント出力Ｓ２）が、図２に示すように、クロック信号
ＣＫに同期して１から順次１ずつ増加する。この後、カ
ウンタ１１１は、カウント値がｎになると、再び１から
カウントを開始する。以上のカウント動作により、フレ
ーム上の各ビット位置がフレーム周期で繰り返し特定さ
れる。

【００３２】非同期式カウンタ１１２は、リセット信号
Ｒによってリセットされた後、同期式カウンタ１１１か
ら出力されるキャリー信号Ｓ４をカウントする。これに
より、カウンタ１１２のカウント値がキャリー信号Ｓ４
に同期して、１から順次１ずつ増加する。この後、カウ
ンタ１１２は、カウント値が９になると、リセット信号
Ｒによりリセットされ、再び１からカウントを開始す
る。以上のカウント動作により、マルチフレーム上の各
フレーム位置がマルチフレーム周期で繰り返し特定され
る。

【００３３】カウンタ１１１，１１２のカウンタ出力Ｓ
２，Ｓ３は、マルチフレーム上の各ビット位置を示す信
号として、デコーダ１２０に供給される。

【００３４】［効果］以上詳述したこの実施の形態によ
れば、次のような効果が得られる。

【００３５】（１）まず、この実施の形態によれば、フ
レームカウンタ１１０を、リセット信号Ｒによりリセッ
トされ、クロック信号ＣＫをカウントすることにより、
フレーム上の各位置を特定する同期式カウンタ１１１
と、リセット信号Ｒによりリセットされ、同期式カウン
タ１１１のキャリー信号Ｓ４をカウントすることによ
り、マルチフレーム上の各フレーム位置を特定する非同
期式カウンタ１１２に分割するようにしたので、同期式
カウンタ１１１の負荷を軽減することができる。

【００３６】（２）また、このような構成によれば、非
同期式カウンタ１１２のリセットは非同期となるので、
このカウンタ１１２のリセット信号入力部に、バッファ
を挿入することができる。これにより、リセット信号Ｒ
を発生するリセット信号発生回路の負荷を軽減すること
ができる。

【００３７】（３）また、この実施の形態によれば、フ
レームカウンタ１１０を同期式カウンタ１１１と非同期
式カウンタ１１２に分離したので、同期式カウンタ１１
１を小形化及び高速化することができる。

【００３８】（４）また、この実施の形態によれば、キ
ャリー信号Ｓ４をカウントする非同期式カウンタ１１２
の動作速度が遅くてよいので、この回路の配置が容易と
なる。

【００３９】［第２の実施の形態］先の実施の形態で
は、同期式カウンタ１１１を１つのカウンタで構成をす
る場合を説明した。

【００４０】これに対し、この実施の形態は、同期式カ
ウンタを２つに分割し、キャリー信号を用いて、２つの
カウンタをカスケード接続するようにしたものである。

【００４１】［構成］図３は、この実施の形態の同期式
カウンタの構成を示すブロック図である。

【００４２】図示の同期式カウンタは、第１の同期式カ
ウンタ１Ａと、第２の同期式カウンタ２Ａと、ラッチ回
路３Ａを有する。

【００４３】ここで、第１の同期式カウンタ１Ａは、リ
セット信号Ｒによりリセットされ、クロック信号ＣＫを
カウントすることにより、１フレームをｍ分割すること
により得られた各分割部のビット位置を特定する。この
カウンタ１Ａは、（ｎ／ｍ）進カウンタにより構成され
ている。ここで、ｍはｎ／ｍが整数になるように設定さ
れている。

【００４４】第２の同期式カウンタ２Ａは、第１の同期
式カウンタ１Ａのキャリー信号Ｓ５をカウントすること
により、フレーム上の各分割部を特定する。このカウン
タ２Ａは、ｍ進カウンタにより構成されている。

【００４５】ラッチ回路３Ａは、リセット信号Ｒをラッ
チし、このラッチ出力を第２の同期式カウンタ２Ａのリ
セット信号Ｒ１として出力する。

【００４６】［動作］上記構成において、図４のタイミ
ングチャートを参照しながら、動作を説明する。

【００４７】フレームカウンタ１１０が不定状態にある
とき、リセット信号Ｒが入力されると、前段の第１の同
期式カウンタ１Ａは、リセット信号Ｒの立下がりタイミ
ングＴ０でリセットされる。これにより、同期式カウン
タ１Ａのカウント値は１に設定される。

【００４８】この後、この同期式カウンタ１Ａは、クロ
ック信号ＣＫをカウントする。これにより、この同期式
カウンタ１Ａのカウント値が順次１ずつ更新される。こ
のカウント値がｎ／ｍになると、同期式カウンタ１Ａ
は、再び１から自動的にカウントを開始する。これによ
り、１フレームをｍ分割することにより得られた各分割
部のビット位置が分割部の繰り返し周期で繰り返し特定
される。

【００４９】上記リセット信号Ｒは、ラッチ回路３Ａに
一時的に保持された後、所定のタイミングで、リセット
信号Ｒ１として出力される。このリセット信号Ｒ１は、
後段の第２の同期式カウンタ２Ａに供給される。これに
より、この同期式カウンタ２Ａは、リセット信号Ｒ１の
立下がりタイミングＴ１でリセットされる。その結果、
同期式カウンタ２Ａのカウント値は１に設定される。

【００５０】この後、この同期式カウンタ２Ａは、キャ
リー信号Ｓ５をカウントする。これにより、この同期式
カウンタ２Ａのカウント値が順次１ずつ更新される。こ
のカウント値がｍになると、同期式カウンタ２Ａは、再
び１から自動的にカウントを開始する。これにより、各
フレームの各分割部位置がフレーム周期で繰り返し特定
される。

【００５１】第２の同期式カウンタ２Ａは、第１の同期
式カウンタ１Ａがリセットされてから最初のキャリー信
号Ｓ５が出力されるまでの間にリセットされればよい。
図４の例では、リセット信号Ｒの立下がりタイミングＴ
０から最初のキャリー信号Ｓ５の立下がりタイミングＴ
２が経過するまでの間にリセットされればよい。図４に
は、リセット信号Ｒの立下がりタイミングＴ０からクロ
ック信号ＣＫの１周期分が経過したタイミングＴ１でリ
セットする場合を示す。

【００５２】前段の第１の同期式カウンタ１Ａは、上記
のごとく、クロック信号ＣＫをカウントすることによ
り、１からｎ／ｍまでカウントし、自走する。後段の第
１の同期式カウンタ２Ａは、上記のごとく、キャリー信
号Ｓ５をカウントすることにより、１からｍまでカウン
トし、自走する。したがって、Ｔ０から１フレーム周期
が経過したタイミングＴ３で、リセット信号Ｒが入力さ
れなくても、カウンタ１Ａ，２Ａのカウント値は変わら
ない。

【００５３】［効果］以上詳述したこの実施例によれ
ば、先の実施の形態と同様の効果を得ることができると
ともに、さらに、次のような効果を得ることができる。

【００５４】すなわち、この実施の形態によれば、同期
式カウンタを、クロック信号ＣＫをカウントする第１の
同期式カウンタ１Ａと、このカウンタ１Ａのキャリー信
号Ｓ５をカウントする第２の同期式カウンタ２Ａに分
け、第１の同期式カウンタ１Ａのリセット信号Ｒをラッ
チ回路３Ａを介して第２の同期式カウンタ２Ａに供給す
るようにしたので、リセット信号Ｒを生成する回路の負
荷を軽減することができる。これにより、リセット信号
Ｒの遅延を少なくすることができるので、フレームカウ
ンタの周辺回路の動作を高速にすることができる。

【００５５】［その他の実施例］以上、この発明の２つ
の実施の形態を説明したが、この発明は、上述したよう
な実施の形態に限定されるものではない。

【００５６】（１）例えば、先の第１，第２の実施の形
態では、この発明を、複数のフレームから構成されるマ
ルチフレーム上の各位置を特定するためのフレームカウ
ンタに適用する場合を説明した。しかし、この発明は、
ＳＤＨやＳＯＮＥＴのフレームのように、行列で表され
るフレーム上の各位置を特定するためのフレームカウン
タにも適用することができる。

【００５７】この場合、フレームカウンタは、フレーム
に位相が同期したリセット信号によりリセットされ、フ
レームに位相が同期したクロック信号をカウントするこ
とにより、各列位置を特定する同期式カウンタと、リセ
ット信号によりリセットされ、同期式カウンタのキャリ
ー信号をカウントすることにより、各行位置を特定する
非同期式カウンタに分割される。

【００５８】（２）また、先の第２の実施の形態では、
フレームカウンタの同期式カウンタを２つの同期式カウ
ンタ１Ａ，２Ａに分割する場合を説明した。しかし、こ
の発明は、３つ以上の同期式カウンタに分割するように
してもよい。この場合、カスケード接続された２つのカ
ウンタ間にすべてラッチ回路を挿入せず、負荷に応じて
必要な数だけ挿入するようにしてもよい。

【００５９】すなわち、この発明の同期式カウンタは、
１段目がクロック信号ＣＫをカウントし、２段目以降が
前段のキャリー信号をカウントするようにカスケード接
続された複数の同期式カウンタと、前段の同期式カウン
タに供給されるリセット信号をラッチし、このラッチ出
力を後段の同期式カウンタにリセット信号として供給す
るために、隣接する同期式カウンタ間に適宜挿入された
ラッチ回路とを備えたものであってもよい。

【００６０】（３）この他にも、この発明は、その要旨
を逸脱しない範囲で種々様々変形実施可能なことは勿論
である。

【００６１】

【発明の効果】以上詳述したように第１の発明によれ
ば、マルチフレームの各フレーム上の位置を特定するた
めには、クロック信号に同期する必要があるのに対し、
マルチフレーム上の各フレーム位置を特定するためには
クロック信号に同期する必要がない点に着目し、フレー
ムカウンタを、マルチフレームの位相に同期したリセッ
ト信号によりリセットされ、マルチフレームの位相に同
期したクロック信号をカウントすることにより、フレー
ム上の各位置を特定する同期式カウンタと、上記リセッ
ト信号によりリセットされ、同期式カウンタのキャリー
信号をカウントすることにより、マルチフレーム上の各
フレーム位置を特定する非同期式カウンタに分割するよ
うにしたので、同期式カウンタの負荷を軽減することが
できる。

【００６２】また、このような構成によれば、非同期式
カウンタのリセットは非同期となるので、このカウンタ
のリセット信号入力部に、バッファを挿入することがで
きる。これにより、リセット信号を発生する回路の負荷
を軽減することができる。

【００６３】同様に、第２の発明によれば、ＳＤＨやＳ
ＯＮＥＴのフレームのように、行列で表されるフレーム
の各列位置を特定するためには、クロック信号に同期す
る必要があるのに対し、各行位置を特定するためにはク
ロック信号に同期する必要がない点に着目し、フレーム
カウンタを、フレームの位相に同期したリセット信号に
よりリセットされ、フレームの位相に同期したクロック
信号をカウントすることにより、列位置を特定する同期
式カウンタと、上記リセット信号によりリセットされ、
同期式カウンタのキャリー信号をカウントすることによ
り、行位置を特定する非同期式カウンタにより構成する
ようにしたので、同期式カウンタの負荷を軽減すること
ができる。

【００６４】また、このような構成によれば、非同期式
カウンタのリセットは非同期となるので、このカウンタ
のリセット信号入力部に、バッファを挿入することがで
きる。これにより、リセット信号を発生する回路の負荷
を軽減することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態の構成を示すブロ
ック図である。

【図２】この発明の第１の実施の形態の動作を説明する
ためのタイミングチャートである。

【図３】この発明の第２の実施の形態の構成を示すブロ
ック図である。

【図４】この発明の第２の実施の形態の動作を説明する
ためのタイミングチャートである。

【符号の説明】

１００…オーバーヘッド検出回路 ２００…オーバーヘッド処理回路 ３００…データ信号入力端子 ４００…リセット信号入力端子 ５００…データ信号入力端子 １１０…フレームカウンタ １２０…デコーダ １１１…同期式カウンタ １１２…非同期式カウンタ １Ａ…第１の同期式カウンタ ２Ａ…第２の同期式カウンタ ３Ａ…ラッチ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のフレームから構成されるマルチフ
   レーム上の各位置を特定するためのフレームカウンタに
   おいて、 前記マルチフレームの位相に同期したリセット信号によ
   りリセットされ、前記マルチフレームの位相に同期した
   クロック信号をカウントすることにより、前記フレーム
   上の各位置を特定する同期式カウンタと、 前記リセット信号によりリセットされ、前記同期式カウ
   ンタのキャリー信号をカウントすることにより、前記マ
   ルチフレーム上の各フレーム位置を特定する非同期式カ
   ウンタとを備えたことを特徴とするフレームカウンタ。
2. 【請求項２】 行列で表されるフレーム上の各位置を特
   定するためのフレームカウンタにおいて、 前記フレームの位相に同期したリセット信号によりリセ
   ットされ、前記フレームに位相に同期したクロック信号
   をカウントすることにより、各列位置を特定する同期式
   カウンタと、 前記リセット信号によりリセットされ、前記同期式カウ
   ンタのキャリー信号をカウントすることにより、前記フ
   レーム上の各フレーム位置を特定する非同期式カウンタ
   とを備えたことを特徴とするフレームカウンタ。
3. 【請求項３】 前記同期式カウンタは、 １段目は前記クロック信号をカウントし、２段目以降は
   前段のキャリー信号をカウントするようにカスケード接
   続された複数の同期式カウンタと、 前段の同期式カウンタに供給されるリセット信号をラッ
   チし、このラッチ出力を後段の同期式カウンタにリセッ
   ト信号として供給するために、隣接する同期式カウンタ
   間に適宜挿入されたラッチ回路とを備えたことを特徴と
   する請求項１または２記載のフレームカウンタ。