JPH03108918A - デジタル伝送回路のフレーム同期検出方式 - Google Patents
デジタル伝送回路のフレーム同期検出方式Info
- Publication number
- JPH03108918A JPH03108918A JP1246728A JP24672889A JPH03108918A JP H03108918 A JPH03108918 A JP H03108918A JP 1246728 A JP1246728 A JP 1246728A JP 24672889 A JP24672889 A JP 24672889A JP H03108918 A JPH03108918 A JP H03108918A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- detected
- circuit
- synchronization signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル伝送回路のフレーム同期検出方式に関
し、特に連続したシリアルデータ中に周期的に存在する
ある固定パターンのフレーム同期信号を検出して同期／
非同期状態の判定を行うデジタル伝送回路のフレーム同
期検出方式に関する。
し、特に連続したシリアルデータ中に周期的に存在する
ある固定パターンのフレーム同期信号を検出して同期／
非同期状態の判定を行うデジタル伝送回路のフレーム同
期検出方式に関する。
従来、この種のデジタル伝送回路のフレーム同期検出方
式は、第３図にブロック図、第４図にタイミングチャー
トを示すように、フレーム同期信号検出回路２３及びシ
フトレジスタ２１でフレーム同期信号が検出されなかっ
た場合、カウンタ２３のカウント値を−１して検出タイ
ミングをずらし、フレーム同期信号が検出されるまで繰
り返す方式であった。
式は、第３図にブロック図、第４図にタイミングチャー
トを示すように、フレーム同期信号検出回路２３及びシ
フトレジスタ２１でフレーム同期信号が検出されなかっ
た場合、カウンタ２３のカウント値を−１して検出タイ
ミングをずらし、フレーム同期信号が検出されるまで繰
り返す方式であった。
上述した従来のデジタル伝送回路のフレーム同期検出方
式では、フレーム同期信号を検出すべきタイミングを１
フレームごとにデジタルデータの１ビット分ずつずらし
て検出する方式となっているので、フレーム内にフレー
ム同期信号と同一のパターンが存在しない場合でも、同
期確立のために最大（１フレームのデータ数−１）×１
１フレームの時間が必要であるという欠点がある。
式では、フレーム同期信号を検出すべきタイミングを１
フレームごとにデジタルデータの１ビット分ずつずらし
て検出する方式となっているので、フレーム内にフレー
ム同期信号と同一のパターンが存在しない場合でも、同
期確立のために最大（１フレームのデータ数−１）×１
１フレームの時間が必要であるという欠点がある。
本発明のデジタル伝送回路のフレーム同期検出方式は、
１フレームごとの区切りを示すフレーム同期信号を検出
するフレーム同期信号検出回路及びシフトレジスタと、
前記１フレームのデータ数分だけカウントするカウンタ
と、前記カウンタの値をデコードして前記フレーム同期
信号の検出すべきタイミングを示す信号を出力し前記カ
ウンタのリセット解除を行うデコード回路と、前記デコ
ード回路の示すタイミングに前記フレーム同期、信号が
検出さλχなかった場合に信号を出力し前記カウンタの
リセ、／トを行う比較回路及びリセット回路とを有して
いる。
１フレームごとの区切りを示すフレーム同期信号を検出
するフレーム同期信号検出回路及びシフトレジスタと、
前記１フレームのデータ数分だけカウントするカウンタ
と、前記カウンタの値をデコードして前記フレーム同期
信号の検出すべきタイミングを示す信号を出力し前記カ
ウンタのリセット解除を行うデコード回路と、前記デコ
ード回路の示すタイミングに前記フレーム同期、信号が
検出さλχなかった場合に信号を出力し前記カウンタの
リセ、／トを行う比較回路及びリセット回路とを有して
いる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において、本実施例は受信デジタルデータ７の１
フレームごとの区切りを示すフレーム同期信号を検出す
るフレーム同期信号検出回路２及びシフトレジスタ１と
、１フレームのデータ数分だけカウントするカウンタ３
と、カウンタ３のイ直をデコードしてフレーム同期信号
の検出すべきタイミングを示す信号を出力し、カウンタ
３のリセット解除を行うデコード回路４と、デコード回
路４の示すタイミングにフレーム同期信号が検出されな
かった場合に信号を出力しカウンタ３のリセットを行う
比較回路５及びリセット回路６とを有して構成している
。
フレームごとの区切りを示すフレーム同期信号を検出す
るフレーム同期信号検出回路２及びシフトレジスタ１と
、１フレームのデータ数分だけカウントするカウンタ３
と、カウンタ３のイ直をデコードしてフレーム同期信号
の検出すべきタイミングを示す信号を出力し、カウンタ
３のリセット解除を行うデコード回路４と、デコード回
路４の示すタイミングにフレーム同期信号が検出されな
かった場合に信号を出力しカウンタ３のリセットを行う
比較回路５及びリセット回路６とを有して構成している
。
次に、本実施例の動作について説明する。
第１図において、本実施例はフレーム同期信号が４ビツ
トでフレーム内のデータ数が３２ビツトａである。
トでフレーム内のデータ数が３２ビツトａである。
受信したデジタルデータ７はシフトレジスタ１にシリア
ルで入力され、シフトレジスタ１のパラレルデータ出力
がフレーム同期信号検出回路２に入力される。
ルで入力され、シフトレジスタ１のパラレルデータ出力
がフレーム同期信号検出回路２に入力される。
フレーム同期信号検出回路２ではシフトレジスタ１のデ
ータが１クロック分変化するごとにあらかじめ決められ
たある固定のフレーム同期信号（例では１００ＩＢ＞を
検出し、フレーム同期信号が検出された場合だけ論理レ
ベル°゛ロー”のパルスを出力する。リセット回路を有
するカウンタ３はシフトレジスタ１のデータシフトに同
期して１フレ一ム分のデータをカウントする。
ータが１クロック分変化するごとにあらかじめ決められ
たある固定のフレーム同期信号（例では１００ＩＢ＞を
検出し、フレーム同期信号が検出された場合だけ論理レ
ベル°゛ロー”のパルスを出力する。リセット回路を有
するカウンタ３はシフトレジスタ１のデータシフトに同
期して１フレ一ム分のデータをカウントする。
デコード回路４はカウンタ３の出力をデコードしカウン
タ３がリセットされてから１フレームのデータ数分だけ
カウントするごとに論理レベル“ハイ°゛のパルスを検
出する。
タ３がリセットされてから１フレームのデータ数分だけ
カウントするごとに論理レベル“ハイ°゛のパルスを検
出する。
比較回路５はフレーム同期信号検出回路２の出力とデコ
ード回路４の出力を比較し、両回路の出力が共に論理レ
ベル“ハイ”のとき、っまりデコード回路４の示すフレ
ーム同期信号を検出すべきタイミングにフレーム同期信
号が検出されなかった場合に論理レベル“ロー°゛の信
号を出力する。
ード回路４の出力を比較し、両回路の出力が共に論理レ
ベル“ハイ”のとき、っまりデコード回路４の示すフレ
ーム同期信号を検出すべきタイミングにフレーム同期信
号が検出されなかった場合に論理レベル“ロー°゛の信
号を出力する。
リセット回路６の百・πフリップフロップは比較回路５
の出力が論理レベル“ロー“になったとき論理レベル“
ロー”を出力し、次にフレーム同期が検出されてフレー
ム同期信号検出回路２の出力が論理レベル“ロー′′に
なると論理レベル“ハイ゛°を出力するように動作し、
その出力はＤフリップフロップでタイミングをあわせて
カウンタ３のリセット部へ入力される。
の出力が論理レベル“ロー“になったとき論理レベル“
ロー”を出力し、次にフレーム同期が検出されてフレー
ム同期信号検出回路２の出力が論理レベル“ロー′′に
なると論理レベル“ハイ゛°を出力するように動作し、
その出力はＤフリップフロップでタイミングをあわせて
カウンタ３のリセット部へ入力される。
第２図は第１図の各回路における入出力信号のタイミン
グチャートである。
グチャートである。
次に、第２図の用いて本実施例の同期検出のタイミング
について説明する。
について説明する。
１、の時点ではフレーム同期信号検出図ｉ￥８２とデコ
ード回路４が共にパルスを出力しているので同期がとれ
ている状態である。
ード回路４が共にパルスを出力しているので同期がとれ
ている状態である。
ｔ２の時点でフレーム同期信号を検出すべきタイミング
でないとき、データの途中でフレーム同期信号と同様な
パターンのデータが存在しそれが検出されても他の回路
には影響を与えない。
でないとき、データの途中でフレーム同期信号と同様な
パターンのデータが存在しそれが検出されても他の回路
には影響を与えない。
ｔ３の時点ではデコード回路４の出力がフレーム同期信
号を検出すべきタイミングであることを示しているが、
フレーム同期信号が検出されなかったので非同期状態に
なったと判断してカウンタ３のリセットを行う。
号を検出すべきタイミングであることを示しているが、
フレーム同期信号が検出されなかったので非同期状態に
なったと判断してカウンタ３のリセットを行う。
ｔ４の時点では入力データ中にフレーム同期信号が検出
されたのでカウンタ３のリセットを解除しカウントを開
始させる。
されたのでカウンタ３のリセットを解除しカウントを開
始させる。
ｔ５の時点ではフレーム同期信号の検出すべきタイミン
グにフレーム同期信号が検出されているので同期がとれ
たと判断する。ｔ５の時点でフレーム同期信号が検出さ
れなかった場合、ｔ４で検出したフレーム同期信号は本
来のフレーム同期信号ではないということなのでｔ、の
状態に戻り、同期が確立するまで繰り返す。
グにフレーム同期信号が検出されているので同期がとれ
たと判断する。ｔ５の時点でフレーム同期信号が検出さ
れなかった場合、ｔ４で検出したフレーム同期信号は本
来のフレーム同期信号ではないということなのでｔ、の
状態に戻り、同期が確立するまで繰り返す。
本実施例ではデータ中にフレーム同期信号と同じパター
ンが存在しない場合には１フレ一ム間で同期を確立する
ことができる。
ンが存在しない場合には１フレ一ム間で同期を確立する
ことができる。
以上説明したように本発明は、フレーム同期が非同期状
態になってフレーム同期信号が検出すべきタイミングで
検出されなかった場合、次にフレーム同期信号が検出さ
れるまでカウンタをリセットすることにより、フレーム
内のデータにフレーム同期信号と同一のデータパターン
が存在しない場合には１フレ一ム間で同期がとれるので
、非同期状態から同期を確立する時間を従来の方式より
早くすることができる効果がある。
態になってフレーム同期信号が検出すべきタイミングで
検出されなかった場合、次にフレーム同期信号が検出さ
れるまでカウンタをリセットすることにより、フレーム
内のデータにフレーム同期信号と同一のデータパターン
が存在しない場合には１フレ一ム間で同期がとれるので
、非同期状態から同期を確立する時間を従来の方式より
早くすることができる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各回路における入出力信号のタイミングチャー
ト、第３図は従来の方式の一例を示すブロック図、第４
図は第３図の各回路における入出力信号のタイミングチ
ャートである。 １・・・シフトレジスタ、２・・・フレーム同期信号検
出回路、３・・・カウンタ、４・・・デコード回路、５
・・比較回路、６・・・リセット回路、７・・・受信デ
ジタルデータ、８・・クロック、９・・・フレーム同期
信号検出回路出力、〕０・・・デコード回路出力、１１
・・・比較回路出力、１２・・・リセット回路出力、２
１・・・シフトレジスタ、２２・・・フレーム同期信号
検出回路、２３・・・カウンタ、２４・・・デコード回
路、２５・・・比較回路、２６・・・ロードパルス回路
、２７・・・受信デジタルデータ、２８・・・クロック
、２９・・・フレーム同期信号検出回路出力、３０・・
・デコード回路出力、３１・・・ロードパルス回路出力
。
第１図の各回路における入出力信号のタイミングチャー
ト、第３図は従来の方式の一例を示すブロック図、第４
図は第３図の各回路における入出力信号のタイミングチ
ャートである。 １・・・シフトレジスタ、２・・・フレーム同期信号検
出回路、３・・・カウンタ、４・・・デコード回路、５
・・比較回路、６・・・リセット回路、７・・・受信デ
ジタルデータ、８・・クロック、９・・・フレーム同期
信号検出回路出力、〕０・・・デコード回路出力、１１
・・・比較回路出力、１２・・・リセット回路出力、２
１・・・シフトレジスタ、２２・・・フレーム同期信号
検出回路、２３・・・カウンタ、２４・・・デコード回
路、２５・・・比較回路、２６・・・ロードパルス回路
、２７・・・受信デジタルデータ、２８・・・クロック
、２９・・・フレーム同期信号検出回路出力、３０・・
・デコード回路出力、３１・・・ロードパルス回路出力
。
Claims (1)
- デジタル信号のシリアルのデジタル伝送回路において、
１フレームごとの区切りを示すフレーム同期信号を検出
するフレーム同期信号検出回路及びシフトレジスタと、
前記１フレームのデータ数分だけカウントするカウンタ
と、前記カウンタの値をデコードして前記フレーム同期
信号の検出すべきタイミングを示す信号を出力し前記カ
ウンタのリセット解除を行うデコード回路と、前記デコ
ード回路の示すタイミングに前記フレーム同期信号が検
出されなかった場合に信号を出力し前記カウンタのリセ
ットを行う比較回路及びリセット回路とを有し、検出す
べきタイミングに前記フレーム同期信号が検出されず非
同期状態になったとき前記カウンタのリセットを行い、
その後前記フレーム同期信号が検出されたとき前記カウ
ンタのリセット解除を行い、それ以降は前記カウンタの
示すタイミングで前記フレーム同期信号の検出を行うこ
とを特徴とするデジタル伝送回路のフレーム同期検出方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246728A JPH088546B2 (ja) | 1989-09-22 | 1989-09-22 | デジタル伝送回路のフレーム同期検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246728A JPH088546B2 (ja) | 1989-09-22 | 1989-09-22 | デジタル伝送回路のフレーム同期検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03108918A true JPH03108918A (ja) | 1991-05-09 |
| JPH088546B2 JPH088546B2 (ja) | 1996-01-29 |
Family
ID=17152765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1246728A Expired - Fee Related JPH088546B2 (ja) | 1989-09-22 | 1989-09-22 | デジタル伝送回路のフレーム同期検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088546B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310835A (ja) * | 1986-04-18 | 1988-01-18 | ジーイーシー プレッシー テレコミュニケイションズ リミテッド | デイジタル伝送方式 |
| JPS6359237A (ja) * | 1986-08-29 | 1988-03-15 | Nec Corp | フレ−ム同期方式 |
-
1989
- 1989-09-22 JP JP1246728A patent/JPH088546B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310835A (ja) * | 1986-04-18 | 1988-01-18 | ジーイーシー プレッシー テレコミュニケイションズ リミテッド | デイジタル伝送方式 |
| JPS6359237A (ja) * | 1986-08-29 | 1988-03-15 | Nec Corp | フレ−ム同期方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088546B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404675A (en) | Frame detection and synchronization system for high speed digital transmission systems | |
| US5717728A (en) | Data/clock recovery circuit | |
| CA1120120A (en) | Frame search control for digital transmission system | |
| JPH03108918A (ja) | デジタル伝送回路のフレーム同期検出方式 | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JP2967649B2 (ja) | 受信同期回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JP2950784B2 (ja) | 非同期信号同期化回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| US6983299B1 (en) | Programmable digital filter implementation for loss-of-signal detection for serial communications applications | |
| KR930004308B1 (ko) | 프레임간 디인터리이브 전환회로 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPH09149020A (ja) | フレームカウンタ | |
| JP3157536B2 (ja) | マルチフレーム検出回路 | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| JPH0388535A (ja) | 受信データ処理装置 | |
| JPS63151237A (ja) | フレ−ム同期保護回路 | |
| JPH0575892A (ja) | 信号識別回路 | |
| GB2103053A (en) | Improvements relating to transmission of data in blocks | |
| JPS63138828A (ja) | エラステイツクバツフア回路 | |
| JPS61205040A (ja) | フレ−ム同期検出装置 | |
| JPH04165832A (ja) | データ伝送装置及び方法 | |
| JPS61264933A (ja) | 即時シフト式同期回路におけるハンチングモ−ド移行検出回路 | |
| JPS62266925A (ja) | シリアル／パラレル変換回路 | |
| JPH05292122A (ja) | データ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |