JPH11127145A - フレーム同期システムおよびフレーム同期方法 - Google Patents

Abstract

(57)【要約】 【課題】 同期が確立するまでは最大でｎ×ｍクロック
分の時間がかかってしまっていた。 【解決手段】 信号処理部２０が、初期状態からフレー
ム同期を確立する際、クロック発生部１０から当該信号
処理部２０にマルチフレーム値を通知するため、信号処
理部２０におけるマルチフレーム値のカウント開始値を
判断できるようになり、ｎ×ｍ周期のフレーム同期確率
までの処理時間を最大でｎクロック以内で実行すること
が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フレーム同期シス
テムおよびフレーム同期方法に関し、特に、１マルチフ
レームがｍ（ｍは整数）フレームからなるとともに、１
フレームがｎ（ｎは整数、かつ、ｍより大きい）クロッ
クからなる伝送路信号で信号処理フレーム同期システム
およびフレーム同期方法に関する。

【０００２】

【従来の技術】従来、この種のフレーム同期システムと
して、図４に示すものが知られている。同図において、
ｎクロック分の周期で一つのフレームを形成するととも
に、連続するｍ個のフレームでマルチフレームを構成し
ているとする。このような伝送路信号において、ｎ×ｍ
の一定周期の情報を収容する伝送路信号を処理する伝送
装置は、クロック生成部１１０と信号処理部１２０とを
備えている。

【０００３】クロック発生部１１０は、クロック信号を
発生するクロック生成部１１１と、このクロック生成部
１１１の生成クロックをｎ×ｍ分周する分周部１１２
と、この分周部１１２の分周結果に基づいてｎ×ｍ周期
の基準となるフレーム位相を決定して同ｎ×ｍ周期の先
頭位置で１クロック分をパルス出力するフレームパルス
生成部１１３とを備えている。このフレームパルス生成
部１１３が生成するフレームパルスは、フレームの先頭
位置を示している。

【０００４】一方、信号処理部１２０は、クロック生成
部１１１で生成されたクロックを用いてｎクロック分の
１フレームをカウントするｎ進カウンタ１２１と、この
ｎ進カウンタ１２１の桁上げ信号をカウントしてｍフレ
ームをカウントするｍ進カウンタ１２２と、上記ｎ進カ
ウンタ１２１と上記ｍ進カウンタ１２２のカウンタ値か
らフレーム同期を確立して伝送路信号を処理する処理部
１２３とを備えている。

【０００５】上記構成からなるフレーム同期システムに
おいて、初期状態では信号処理部１２０のｎ進カウンタ
１２１とｍ進カウンタ１２２のカウント値は不確実であ
り、フレーム同期が未確立状態となっている。しかし、
フレームパルス生成部１１３が出力するフレームパルス
によって同ｎ進カウンタ１２１とｍ進カウンタ１２２の
カウンタ値がリセットされると、それぞれ「０」から再
カウントすることになるため、同期が確立し、処理部１
２３において伝送路信号のフレーム同期が確立する。

【０００６】

【発明が解決しようとする課題】上述した従来のフレー
ム同期システムにおいては、次のような課題があった。
すなわち、初期状態では信号処理部におけるフレームカ
ウンタの値が正確なカウンタ値を示しておらず、クロッ
ク発生部からのｎ×ｍクロック周期の先頭位置を示すフ
レームパルスを受信するまでは同期が確立しない。従っ
て、同期が確立するまでは最大でｎ×ｍクロック分の時
間がかかってしまう。

【０００７】この他、特開昭５９−１２３３３７号公報
や特開昭６１−１４８９３９号公報や特開昭６２−２２
４１３９号公報に開示されたものも知られているが、い
ずれも構成が複雑となっていた。

【０００８】本発明は、上記課題にかんがみてなされた
もので、簡易な回路構成でより早期に同期を確立させる
ことが可能なフレーム同期システムおよびフレーム同期
方法の提供を目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、１マルチフレームがｍ
（ｍは整数）フレームからなるとともに、１フレームが
ｎ（ｎは整数、かつ、ｍより大きい）クロックからなる
伝送路信号で信号処理するにあたり、同期用信号を生成
するクロック発生部と、同期用信号を伝送する伝送路
と、同伝送路を介して同同期用信号を受信して同期を取
りながら信号を処理する信号処理部とからなるフレーム
同期システムであって、上記クロック発生部は、クロッ
ク信号と、フレーム変化タイミングとフレーム数とを示
すマルチフレーム信号とを送出し、上記信号処理部は、
上記マルチフレーム信号におけるフレーム変化タイミン
グとクロック信号によってフレーム内のクロックの同期
を確立するとともに、同マルチフレーム信号におけるフ
レーム数によってフレームの同期を確立する構成として
ある。

【００１０】上記のように構成した請求項１にかかる発
明においては、１マルチフレームがｍフレームからなる
とともに、１フレームがｎクロックからなる伝送路信号
で信号処理するにあたり、クロック発生部が、クロック
信号と、フレーム変化タイミングとフレーム数とを示す
マルチフレーム信号とを送出するため、信号処理部は、
上記マルチフレーム信号におけるフレーム変化タイミン
グとクロック信号によってフレーム内のクロックの同期
を確立するとともに、同マルチフレーム信号におけるフ
レーム数によってフレームの同期を確立する。

【００１１】すなわち、本発明のフレーム同期方式で
は、クロック発生部から信号処理部に対してフレームカ
ウンタ情報値を一つの信号で伝送する機能を有してお
り、また、信号処理部においては受信したフレームカウ
ンタ値情報からフレーム同期を確立する機能を有してい
る。具体的には、クロック生成部よりフレーム位相のタ
イミング、及びカウントされているフレームの値を送信
するとともに、信号処理部においてこれを受信すること
によって伝送路信号に対するフレーム同期を確立する。

【００１２】このようなマルチフレーム信号のフォーマ
ットは各種のものを採用可能であり、特に限定されるも
のではなく、その一例として、請求項２にかかる発明
は、請求項１に記載のフレーム同期システムにおいて、
上記マルチフレーム信号は、フレーム変化タイミングで
第一の基準レベルから第二の基準レベルへ変化するとと
もに、フレーム数に対応するクロック期間だけ同第二の
基準レベルに保持されて同第一の基準レベルに復帰する
構成としてある。

【００１３】上記のように構成した請求項２にかかる発
明においては、マルチフレーム信号が第一の基準レベル
から第二の基準レベルへ変化するタイミングでフレーム
変化タイミングに同期を確立でき、かつ、第二の基準レ
ベルに保持されて同第一の基準レベルに復帰するまでの
クロック期間をカウントすればフレーム数を判別でき
る。ただし、このクロック期間は第一の基準レベルに復
帰した時点で判別できる。

【００１４】このようなマルチフレーム信号は各種の回
路構成で生成可能であり、その一例として、請求項３に
かかる発明は、請求項２に記載のフレーム同期システム
において、上記クロック発生部は、上記クロック信号を
入力するｎ進カウンタと、このｎ進カウンタの桁上げ信
号を入力するｍ進カウンタと、上記ｎ進カウンタと上記
ｍ進カウンタのカウント値を入力してｎ進カウンタのカ
ウント値がｍ進カウンタのカウント値よりも大きい場合
に上記第二の基準レベルを出力するとともにそれ以外は
上記第一の基準レベルを出力する比較回路とを具備する
構成としてある。

【００１５】上記のように構成した請求項３にかかる発
明においては、上記クロック発生部は、ｎ進カウンタに
よってクロック信号を入力してカウントするとともに、
ｍ進カウンタによってこのｎ進カウンタの桁上げ信号を
入力してカウントしており、比較回路が上記ｎ進カウン
タと上記ｍ進カウンタのカウント値を入力してｎ進カウ
ンタのカウント値がｍ進カウンタのカウント値よりも大
きい場合に上記第二の基準レベルを出力するとともにそ
れ以外は上記第一の基準レベルを出力することにより、
マルチフレーム信号はフレーム変化タイミングで第一の
基準レベルから第二の基準レベルへ変化するとともに、
フレーム数に対応するクロック期間だけ同第二の基準レ
ベルに保持されて同第一の基準レベルに復帰する。

【００１６】一方、信号処理部がこのようなマルチフレ
ーム信号を使って同期を確立するにあたっても各種の回
路構成で生成可能であり、その一例として、請求項４に
かかる発明は、上記請求項２または請求項３のいずれか
に記載のフレーム同期システムにおいて、上記信号処理
部は、上記マルチフレーム信号が第一の基準レベルから
第二の基準レベルへ変化する時にリセットされるととも
に上記クロック信号を入力するｎ進カウンタと、上記マ
ルチフレーム信号が第一の基準レベルから第二の基準レ
ベルへ変化する時にリセットされるとともに同第二の基
準レベルの間だけ上記クロック信号を入力してカウント
するｍ進カウンタと、このｍ進カウンタのカウント値を
上記マルチフレーム信号が第二の基準レベルから第一の
基準レベルへ変化する時にラッチするラッチ回路とを具
備する構成としてある。

【００１７】上記のように構成した請求項４にかかる発
明においては、上記マルチフレーム信号が第一の基準レ
ベルから第二の基準レベルへ変化する時にｎ進カウンタ
はリセットされるとともに上記クロック信号を入力して
カウントしており、フレーム内での同期はｎ進カウンタ
のカウント値によって確立する。一方、ｍ進カウンタも
上記マルチフレーム信号が第一の基準レベルから第二の
基準レベルへ変化する時にリセットされ、かつ、第二の
基準レベルの間だけ上記クロック信号を入力してカウン
トするので、第一の基準レベルに復帰したときにはフレ
ーム数をカウントしたことになる。そして、ラッチ回路
がこのｍ進カウンタのカウント値を上記マルチフレーム
信号が第二の基準レベルから第一の基準レベルへ変化す
る時にラッチすることにより、新たなフレームが開始し
たときにラッチ回路は一つ前のフレーム数を保持するこ
とになる。

【００１８】ラッチ回路は一つ前のフレーム数を保持し
ており、利用するにあたってはいずれかの時点で値を換
算する必要があり、そのような場合に好適な一例とし
て、請求項５にかかる発明は、請求項４に記載のフレー
ム同期システムにおいて、上記信号処理部は、上記ラッ
チ回路の出力に「１」を加算したｍ進値を出力する演算
回路を具備する構成としてある。

【００１９】上記のように構成した請求項５にかかる発
明においては、信号処理部の演算回路が上記ラッチ回路
の出力に「１」を加算したｍ進値を出力することによ
り、フレーム数は換算される。

【００２０】また、請求項６にかかる発明は、請求項４
に記載のフレーム同期システムにおいて、上記信号処理
部は、上記ラッチ回路の出力に「１」を加算したｍ進値
を得てフレーム数と判断する構成してある。上記のよう
に構成した請求項６にかかる発明においては、信号処理
部の内部においてラッチ回路の出力に「１」を加算した
ｍ進値を得ることによりフレーム数と判断する。

【００２１】このように、クロック発生部においてマル
チフレーム値をカウントして信号処理部に通知すること
によって、信号処理部におけるフレーム位相同期確率を
高速化する手法は、実体のある装置に限定される必要は
なく、その方法としても機能することは容易に理解でき
る。このため、請求項７にかかる発明は、１マルチフレ
ームがｍフレームからなるとともに、１フレームがｎク
ロックからなる伝送路信号で信号処理するにあたり、同
期用信号を生成する側では、クロック信号と、フレーム
変化タイミングとフレーム数とを示すマルチフレーム信
号とを伝送路へ送出し、同伝送路を介して同同期用信号
を受信する側では、上記マルチフレーム信号におけるフ
レーム変化タイミングとクロック信号によってフレーム
内のクロックの同期を確立するとともに、同マルチフレ
ーム信号におけるフレーム数によってフレームの同期を
確立する構成としてある。すなわち、必ずしも実体のあ
る装置に限らず、その方法としても有効であることに相
違はない。

【００２２】

【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にか
かるフレーム同期システムをブロック図により示してい
る。

【００２３】同図において、この伝送装置は、クロック
発生部１０と信号処理部２０とから構成されている。ク
ロック発生部１０は、伝送路信号に同期したクロックを
生成するクロック生成部１１と、このクロック生成部１
１において生成されたクロックによりｎ回のクロックを
１周期とするフレームすなわちｎクロックをカウントす
るｎ進カウンタ（フレームカウンタ）１２と、ｎ進カウ
ンタ１２の桁上げ信号をクロックとしてｍ回分のフレー
ムを１周期とするマルチフレームをカウントするｍ進カ
ウンタ（マルチフレームカウンタ）１３と、ｎ進カウン
タ１２のカウント値とｍ進カウンタ１３のカウント値を
比較する比較部１４とを備えている。

【００２４】一方、信号処理部２０は、上記クロック生
成部１１の生成したクロックで動作してｎクロック分の
１フレームをカウントするｎ進カウンタ２１と、上記比
較部１４の比較結果に基づいてｎ進カウンタ１２の出力
値がｍ進カウンタ１３の出力値以下の間だけクロック生
成部１１の生成したクロックでカウントするｍ進カウン
タ２２と、上記比較部１４の出力の変化をクロックとし
て動作するフリップフロップ２３と、ｎ×ｍ周期の情報
を収容する伝送路信号を処理する処理部２４とを備えて
いる。

【００２５】次に、上記構成からなる本実施形態の動作
を図２に示すタイミングチャートを参照しながら説明す
る。クロック生成部１１が生成したクロックをもとにｎ
進カウンタ１２は「０」から「ｎ−１」までカウントす
る。そして、カウント値が「ｎ−１」になったら次のク
ロック入力でｍ進カウンタ１３に対して桁上げ信号を出
力し、自カウント値を「０」に戻す。

【００２６】ｍ進カウンタ１３は、ｎ進カウンタ１２か
らの上記桁上げ信号が入力されるタイミングでカウント
値を「＋１」し、「０」から「ｍ−１」までカウントす
る。そして、「ｍ−１」となったら次の桁上げ信号入力
のタイミングで自カウント値を「０」に戻す。

【００２７】比較部１４は、上記ｎ進カウンタ１２のカ
ウンタ値ｙと上記ｍ進カウンタ１３のカウンタ値ｘを常
時比較しており、上記ｎ進カウンタ１２のカウンタ値ｙ
が上記ｍ進カウンタ１３のカウンタ値ｘ以下の場合は出
力を「０」とし、それ以外の場合は「１」とする。

【００２８】以上の処理により比較部１４の出力は図２
のタイミングチャートにおける２−１に示すようにな
る。すなわち、各フレーム毎に「０」となるクロック数
が「１」、「２」、・・・、「ｍ−１」と「＋１」ずつ
増加していき、「ｍ−１」の次は再度「０」となる。従
って、比較部１４の出力は「１」から「０」になるタイ
ミングが１フレーム先頭を示すフレーム同期信号とな
り、「０」となるクロックの個数がフレーム値を示す情
報となる。

【００２９】一方、信号処理部２０へは、上述したクロ
ック生成部１１が生成したクロックと比較部１４の出力
が送信されている。そして、ｍ進カウンタ２２は比較部
１４の出力が「１」から「０」に変化した時点でリセッ
トされるとともに、この出力が「０」の時のみカウント
をイネーブルされる。従って、比較部１４の出力が
「１」から「０」に変化した時点からクロック入力の立
ち下がりのタイミングで「０」からカウントを実行す
る。また、比較部１４の出力が「０」から「１」へ変化
した場合は、その時点でのカウント値を保持する。この
ｍ進カウンタ２２の出力は図２のタイミングチャートの
２−２に示すようになる。

【００３０】フリップフロップ２３は比較部１４の出力
が「１」から「０」へ変化するタイミングでｍ進カウン
タ２２の出力値を取り込む。従って、フリップフロップ
２３の出力値は図２のタイミングチャートの２−１に示
すようになる。この値は実際より１フレーム前のフレー
ム値を示しており、処理部２４ではその値に＋１フレー
ムすることによって正確なフレーム値を取得する。

【００３１】また、ｎ進カウンタ２１はクロックによっ
てカウントアップされるがそのカウンタ値は比較部１４
の出力が「１」から「０」に変化するタイミングで
「０」にリセットされる。従って、ｎ進カウンタ２１の
出力値は図２のタイミングチャートの２−４のようにな
り、クロック発生部１０のｎ進カウンタ１２のカウンタ
値と同期を取れる。この結果、処理部２４は、上記フリ
ップフロップ２３の出力値と上記ｎ進カウンタ２１の出
力値を使用することによってフレーム同期を確立する。

【００３２】但し、この例では、処理部２４がフリップ
フロップ２３の出力値に「１」を加えて正確なフレーム
値を取得しているが、これを自動的に換算するようにし
ても良い。

【００３３】図３はこのような演算回路を備えるもので
あり、フリップフロップ２３と処理部２４との間に「＋
１」回路を加え、自動的に換算できるようになってい
る。ただし、この場合はあくまでもｍ進を前提としてお
り、＋１した結果がｍとなれば「０」を出力する。

【００３４】このように、信号処理部２０が、初期状態
からフレーム同期を確立する際、クロック発生部１０か
ら当該信号処理部２０にマルチフレーム値を通知するた
め、信号処理部２０におけるマルチフレーム値のカウン
ト開始値を判断できるようになり、ｎ×ｍ周期のフレー
ム同期確率までの処理時間を最大でｎクロック以内で実
行することが可能となる。

【００３５】

【発明の効果】以上説明したように本発明は、クロック
発生部においてｎクロック周期のフレーム位相とｍフレ
ーム周期のマルチフレームカウンタ値を信号処理部に通
知するようにしたため、信号処理部におけるフレーム位
相同期確率を高速化することが可能なフレーム同期シス
テムを提供することができる。

【００３６】また、請求項２にかかる発明によれば、マ
ルチフレームカウンタ値を通知するマルチフレーム信号
として好適なフォーマットとなる。

【００３７】さらに、請求項３にかかる発明によれば、
簡易な構成でクロック発生部を構成することができる。

【００３８】さらに、請求項４にかかる発明によれば、
簡易な構成で信号処理部を構成することができる。

【００３９】さらに、請求項５にかかる発明によれば、
演算回路を付加することによって確実にフレーム数を検
知できるようになる。

【００４０】さらに、請求項６にかかる発明によれば、
内部的な判断だけでフレーム数を検知できるようにな
る。

【００４１】さらに、請求項７にかかる発明によれば、
同様の効果を奏するフレーム同期方法を提供することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態にかかるフレーム同期シス
テムのブロック図である。

【図２】同フレーム同期システムのタイミングチャート
である。

【図３】他の実施形態にかかるフレーム同期システムの
ブロック図である。

【図４】従来のフレーム同期システムのブロック図であ
る。

【符号の説明】

１０ クロック発生部 １１ クロック生成部 １２ ｎ進カウンタ １３ ｍ進カウンタ １４ 比較部 ２０ 信号処理部 ２０ 当信号処理部 ２１ ｎ進カウンタ ２２ ｍ進カウンタ ２３ フリップフロップ ２４ 処理部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 １マルチフレームがｍ（ｍは整数）フレ
   ームからなるとともに、１フレームがｎ（ｎは整数、か
   つ、ｍより大きい）クロックからなる伝送路信号で信号
   処理するにあたり、同期用信号を生成するクロック発生
   部と、同期用信号を伝送する伝送路と、同伝送路を介し
   て同同期用信号を受信して同期を取りながら信号を処理
   する信号処理部とからなるフレーム同期システムであっ
   て、 上記クロック発生部は、クロック信号と、フレーム変化
   タイミングとフレーム数とを示すマルチフレーム信号と
   を送出し、 上記信号処理部は、上記マルチフレーム信号におけるフ
   レーム変化タイミングとクロック信号によってフレーム
   内のクロックの同期を確立するとともに、同マルチフレ
   ーム信号におけるフレーム数によってフレームの同期を
   確立することを特徴とするフレーム同期システム。
2. 【請求項２】 上記請求項１に記載のフレーム同期シス
   テムにおいて、 上記マルチフレーム信号は、フレーム変化タイミングで
   第一の基準レベルから第二の基準レベルへ変化するとと
   もに、フレーム数に対応するクロック期間だけ同第二の
   基準レベルに保持されて同第一の基準レベルに復帰する
   ことを特徴とするフレーム同期システム。
3. 【請求項３】 上記請求項２に記載のフレーム同期シス
   テムにおいて、 上記クロック発生部は、上記クロック信号を入力するｎ
   進カウンタと、このｎ進カウンタの桁上げ信号を入力す
   るｍ進カウンタと、上記ｎ進カウンタと上記ｍ進カウン
   タのカウント値を入力してｎ進カウンタのカウント値が
   ｍ進カウンタのカウント値よりも大きい場合に上記第二
   の基準レベルを出力するとともにそれ以外は上記第一の
   基準レベルを出力する比較回路とを具備することを特徴
   とするフレーム同期システム。
4. 【請求項４】 上記請求項２または請求項３のいずれか
   に記載のフレーム同期システムにおいて、 上記信号処理部は、上記マルチフレーム信号が第一の基
   準レベルから第二の基準レベルへ変化する時にリセット
   されるとともに上記クロック信号を入力するｎ進カウン
   タと、上記マルチフレーム信号が第一の基準レベルから
   第二の基準レベルへ変化する時にリセットされるととも
   に同第二の基準レベルの間だけ上記クロック信号を入力
   してカウントするｍ進カウンタと、このｍ進カウンタの
   カウント値を上記マルチフレーム信号が第二の基準レベ
   ルから第一の基準レベルへ変化する時にラッチするラッ
   チ回路とを具備することを特徴とするフレーム同期シス
   テム。
5. 【請求項５】 上記請求項４に記載のフレーム同期シス
   テムにおいて、 上記信号処理部は、上記ラッチ回路の出力に「１」を加
   算したｍ進値を出力する演算回路を具備することを特徴
   とするフレーム同期システム。
6. 【請求項６】 上記請求項４に記載のフレーム同期シス
   テムにおいて、 上記信号処理部は、上記ラッチ回路の出力に「１」を加
   算したｍ進値を得てフレーム数と判断することを特徴と
   するフレーム同期システム。
7. 【請求項７】 １マルチフレームがｍフレームからなる
   とともに、１フレームがｎクロックからなる伝送路信号
   で信号処理するにあたり、同期用信号を生成する側で
   は、クロック信号と、フレーム変化タイミングとフレー
   ム数とを示すマルチフレーム信号とを伝送路へ送出し、
   同伝送路を介して同同期用信号を受信する側では、上記
   マルチフレーム信号におけるフレーム変化タイミングと
   クロック信号によってフレーム内のクロックの同期を確
   立するとともに、同マルチフレーム信号におけるフレー
   ム数によってフレームの同期を確立することを特徴とす
   るフレーム同期方法。