KR0170746B1 - 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치 - Google Patents

Abstract

본 발명은 데이터를 전송하는 장치에 관한 것으로서, 특히 동기 신호 및 데이터 전송 클럭이 없는 경우에 직렬 데이터를 오류없이 전송하기 위한 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치에 관한 것이다.

본 발명은 입력데이터가 연속하여 X㎲이상 로우 상태(또는 하이 상태)를 유지하는 경우에 제1펄스신호를 출력하는 제1카운터부, 상기 제1펄스신호를 입력으로 하여 플립플롭을 세트시키고, 입력데이터의 M바이트 전송 시간의 주기로 리세트하여 동기신호를 출력하는 에스-알 플립플롭, 상기 제1동기신호와 입력데이터를 입력하여 상기 동기신호가 없는 상태에서 입력데이터가 입력되면 로우 상태로 출력하고, 상기 동기신호가 없는 상태에서 입력데이터가 입력되지 않으면 하이 상태로 출력하여 미스동기신호를 발생시키는 미스동기신호발생부 및 상기 미스동기신호를 입력하여 하이 상태인 경우에 인에이블시키고, Y㎲만큼 카운팅한 후에 리세트하여 소정의 시간 주기로 데이터 클럭을 출력하는 제2카운터부를 구비한다.

본 발명에 의하면 별도의 동기신호와 데이터 클럭 없이 입력되는 직렬 데이터로 자체적으로 동기신호와 데이터의 전송 클럭을 발생시킴으로써, 입력되는 데이터를 오류없이 전송할 수 있게하는 효과가 있다.

Description

별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치

제1a∼1c도는 종래의 직렬 데이터를 전송하는 장치에서의 직렬 데이터, 동기신호 및 데이터 전송 클럭의 파형도이다.

제2도는 본 발명인 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치의 구성도이다.

제3a∼3g도는 제2도에 도시된 주요 부분의 신호 파형도이다.

본 발명은 데이터를 전송하는 장치에 관한 것으로서, 특히 동기 신호 및 데이터 전송 클럭이 없는 경우에 직렬 데이터를 오류없이 전송하기 위한 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치에 관한 것이다.

일반적으로 직렬 데이터를 전송하는 경우에는 직렬 데이터 신호에 부가하여 동기 신호 및 데이터 전송 클럭도 함께 보내진다.

이들 파형은 제1a∼1c도에 도시된 바와 같다.

따라서 이러한 경우에는 제1b도에 도시된 동기 신호에 동기시켜서 보내어지는 제1c도에 도시된 데이터 전송 클럭으로 제1a도에 도시된 직렬데이터를 랫치하여 필요한 프로세싱을 진행하면 되나, 만일 데이터 전송 클럭도 없고 동기 신호도 없이 직렬 데이터만을 전송바든 경우에는 직렬데이터를 전송하는데 어려움이 발생하는 문제점도 있었다.

따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 동기 신호와 데이터 클럭을 자체적으로 전송되는 직렬데이터의 규격에 맞추어서 발생시켜 데이터를 전송하기 위한 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치는 한 블럭의 직렬 데이터의 입력시 X㎲ 이상 논리값이 0(또는 1)인 구간이 존재하고, 1비트 데이터 길이가 2*Y㎲이고, 1바이트는 N비트로 구성되고, 1개 블럭의 직렬 데이터는 M바이트 묶음으로 구성되는 것으로 규정된 직렬 데이터를 동기 신호 및 데이터 전송 클럭이 없는 경우에 전송하기 위한 데이터의 전송 클럭 발생 장치에 관한 것으로서, 입력데이터가 연속하여 X㎲이상 로우 상태(또는 하이 상태)를 유지하는 경우에 제1펄스신호를 출력하는 제1카운터부, 상기 제1펄스신호를 입력으로 하여 플립플롭을 세트시키고, 입력데이터의 M바이트 전송 시간의 주기로 리세트하여 동기신호를 출력하는 에스-알 플립플롭, 상기 제1동기신호와 입력데이터를 입력하여 상기 동기신호가 없는 상태에서 입력데이터가 입력되면 로우 상태로 출력하고, 상기 동기신호가 없는 상태에서 입력데이터가 입력되지 않으면 하이 상태로 출력하여 미스동기신호를 발생시키는 미스동기신호발생부 및 상기 미스동기신호를 입력하여 하이 상태인 경우에 인에이블시키고, Y㎲만큼 카운팅한 후에 리세트하여 소정의 시간 주기로 데이터 클럭을 출력하는 제2카운터부를 포함하여 입력데이터를 전송하는 동기신호 및 데이터 클럭을 발생시키는 것을 특징으로 한다.

상기 제2카운터부에 상기 입력데이터를 N비트 단위로 카운팅하여 출력하는 비트카운터를 부가하는 것이 효과적이다.

상기 에스-알 플립플롭은 상기 입력데이터의 M바이트 단위로 리세트시키는 것이 효과적이다.

상기 비트카운터에 상기 입력데이터를 M바이트 단위로 카운팅하여 출력하는 바이트카운터를 부가하는 것이 효과적이다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예에 대하여 상세히 설명하기로 한다.

제2도는 본 발명인 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치의 구성도이다.

제2도에 도시된 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치는 입력 신호가 설정된 주파수 이하인 경우에만 카운팅하여 출력하는 제1카운터(2010), 입력되는 신호가 로우(또는) 상태로 연속적으로 소정의 시간 이상 유지되었을때 하나의 펄스를 발생하는 제1펄스발생기(2020), 입력 신호에 따라서 세트 및 리세트하는 제1에스-알 플립플롭(2030), 특정의 상태에서 입력 신호를 받아들여 출력 상태를 변경하는 미스동기신호발생기(2040), 설정된 시간 단위로 입력되는 신호를 카운팅하는 제2카운터(2050), 입력 신호를 2분주하여 출력하는 T-플립플롭(2060), 입력되는 신호를 설정된 비트 단위로 카운팅하는 비트카운터(2070), 원하는 단위의 비트 수가 입력되었을때 하나의 펄스를 발생시키는 제2펄스발생기(2080), 입력되는 신호를 설정된 바이트 단위로 카운팅하는 바이트카운터(2090), 원하는 단위의 바이트 수가 입력되었을때 하나의 펄스를 발생시키는 제3펄스발생기(2100), 입력되는 신호에 의하여 세트 및 리세트를 결정하는 제2에스-알 플립플롭(2110)으로 구성된다.

제3a∼3g도는 제2도에 도시된 본 발명의 주요 부분의 신호 파형도이다.

제1카운터(2010)는 크리스탈 발진기의 발진 출력과 입력데이터를 입력하여 입력데이터의 논리 값이 0인 부분에서 동작하고 입력데이터의 논리 값이 1인 때에는 리세트되게 하고, 입력데이터가 설정된 주파수 이하인 경우에만 카운팅하도록 하여 제3a도에서와 같이 X㎲이상 논리값 0인 상태의 입력데이터가 입력되면 크리스탈 발진기의 발진 출력을 카운팅하여 출력한다.

제1펄스발생기(2020)는 제1카운터의 출력을 입력하여 X㎲부분에서 제3g도에서와 같은 제1펄스를 발생한다.

제1에스-알 플립플롭(2030)은 위의 제1펄스발생기(2020)의 출력을 세트 단자에 입력하고, 제3펄스발생기(2100)의 리세트신호를 리세트 단자에 입력하여 세트단자가 1이고, 리세트단자가 0인 상태에서 플립플롭은 세트되어 세트단자의 입력 변화에 관계없이 전 상태를 유지한다. 그리고 만일 세트단자가 0이고 리세트단자가 1이 되는 경우에는 플립플롭을 리세트시켜 제3d도에서와 같은 동기신호를 발생시킨다.

미스동기신호발생기(2040)는 제1에스-알 플립플롭(2030)의 출력인 동기신호를 입력하여 동기신호를 입력데이터의 라이징 엣지로 검출하게 되면 다음과 같이 미스동기신호를 발생시킨다.

동기 신호는 직렬 데이터의 입력 초기에 규정된 X㎲에서 하이 상태로 변화된다. 따라서 동기 신호가 로우 상태인 구간에서 직렬 데이터가 입력되면 전송 규격에 어긋나게 된다.

즉, 입력데이터의 초기 라이징 엣지가 동기 신호가 로우 상태에서 입력되는 경우에는 데이터의 입력 초기 시간이 X㎲의 폭보다 작은 경우에 해당되어 이미 정하여 전송되는 규격에 어긋나므로 동기신호가 검출되지 않은 것으로 판단하여 입력데이터를 라이징 엣지 부분에서 미스동기신호는 하이 상태에서 로우 상태로 변환하여 출력한다.

그러나 만일 입력데이터가 동기 신호가 하이 상태에서 입력되면 이미 X㎲이상 지났다고 판단되므로 이미 정하여진 규격에 만족하여 동기신호는 검출된 것으로 판단하여 미스동기신호는 하이 상태를 계속 유지하여 출력한다.

제2카운터(2050)는 미스동기신호발생기(2040)의 미스동기신호가 하이 상태일 경우에 인에이블(ENABLE)된다.

따라서 동기신호가 검출되어 제2카운터(2050)를 동작시키면 크리스탈 클럭인 X-TAL에 의하여 Y㎲(1비트 데이터의 길이가 2*Y㎲임) 만큼 카운트를 한 후에 제2카운터(2050)를 리세트시키므로 제3b도와 같은 데이터 클럭신호가 발생된다.

위의 데이터 클럭신호를 2분주하기 위하여 T-플립플롭(2060)에 입력하면 출력은 제3c도와 같은 데이터 랫치 클럭신호가 된다.

비트카운터(2070)는 제2카운터(2050)의 출력인 데이터 클럭을 입력하여 하나의 바이트를 구성하는 임의의 N비트를 카운팅한 후에 제2펄스발생기(2080)의 출력 펄스에 의하여 리세트한다.

제2펄스발생기(2080)는 비트카운터(2070)의 출력을 입력하여 비트수를 카운트한 후에 설정된 N비트에 도달되면 제3e도와 같은 제2펄스를 발생시킨다.

제2펄스는 비트카운터(2070)와 제2에스-알 플립플롭(2110)을 리세트하는데 사용되며, 바이트카운터(2090)에 입력된다.

바이트카운터(2090)는 설정된 M바이트까지 카운팅하는 역할을 한다. 즉, M바이트 수를 카운팅한 후에는 제3펄스발생기(2100)의 출력인 제3펄스로 리세트된다.

제3펄스발생기(2100)는 바이트카운터(2090)의 출력을 입력하여 바이트 수를 카운트한 후에 설정된 M바이트에 도달되면 제3f도와 같은 제3펄스를 발생시킨다.

제3펄스는 제1에스-알 플립플롭(2030)를 리세트하는데 이용된다.

따라서 이와같은 동작에 의하여 동기신호가 검출되면 N비트의 데이터를 받아들인 후에는 다음 N비트의 처음 라이징 엣지가 올 때까지 제2카운터부(2050)를 리세트시키며 라이징 엣지가 입력된 후에 리세트가 풀리고 제2카운터부(2050)는 Y㎲가 될 때까지 다시 카운트를 한다.

그리고 M바이트의 입력데이터가 모두 입력이 된 후 다음 블록이 시작되기 전에는 다시 X㎲이상의 논리값이 0인 구간이 입력데이터에 존재하게 규정되어지므로 제2펄스발생기(2080)의 출력인 제2펄스를 바이트카운터(2090)에서 카운트하여 M바이트의 입력데이터가 모두 입력되었다면 제3펄스발생기(2100)의 출력인 제3펄스에 의하여 동기신호는 다시 논리값 0으로 떨어지게 되고 다시 앞의 동기신호를 검출하는 과정을 거친다.

상술한 바와 같이 본 발명에 의하면 별도의 동기신호와 데이터 클럭 없이 입력되는 직렬 데이터로 자체적으로 동기신호와 데이터의 전송 클럭을 발생시킴으로써, 입력되는 데이터를 오류없이 전송할 수 있게하는 효과가 있다.

Claims (4)

1. 한 블럭의 직렬 입력 데이터의 입력시 X㎲ 이상 논리값이 0(또는 1)인 구간이 존재하고, 1비트 데이터 길이가 2*Y㎲이고, 1바이트는 N비트로 구성되고, 1개 블럭의 직렬 데이터는 M바이트 묶음으로 구성되는 것으로 규정된 직렬 데이터를 동기 신호 및 데이터 전송 클럭이 없는 경우에 전송하기 위한 데이터의 전송 클럭 발생 장치에 관한 것으로서, 입력데이터가 연속하여 X㎲이상 로우 상태(또는 하이 상태)를 유지하는 경우에 제1펄스신호를 출력하는 제1카운터부; 상기 제1펄스신호를 입력으로 하여 플립플롭을 세트시키고, 입력데이터의 M바이트 전송 시간의 주기로 리세트하여 동기신호를 출력하는 에스-알 플립플롭; 상기 제1동기신호와 입력데이터를 입력하여 상기 동기신호가 없는 상태에서 입력데이터가 입력되면 로우 상태로 출력하고, 상기 동기신호가 없는 상태에서 입력데이터가 입력되지 않으면 하이 상태로 출력하여 미스동기신호를 발생시키는 미스동기신호발생부; 및 상기 미스동기신호를 입력하여 하이 상태인 경우에 인에이블시키고, Y㎲만큼 카운팅한 후에 리세트하여 소정의 시간 주기로 데이터 클럭을 출력하는 제2카운터부를 포함하여 입력데이터를 전송하는 동기신호 및 데이터 클럭을 발생시키는 것을 특징으로 하는 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치.
2. 제1항에 있어서, 상기 제2카운터부에 상기 입력데이터를 N비트 단위로 카운팅하여 출력하는 비트카운터를 부가하는 것을 특징으로 하는 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치.
3. 제2항에 있어서, 상기 비트카운터에 상기 입력데이터를 M바이트 단위로 카운팅하여 출력하는 바이트카운터를 부가하는 것을 특징으로 하는 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치.
4. 제1항에 있어서, 상기 에스-알 플립플롭은 상기 입력데이터의 M바이트 단위로 리세트되는 것을 특징으로 하는 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치.