JP2624865B2 - シリアル信号送信回路 - Google Patents
シリアル信号送信回路Info
- Publication number
- JP2624865B2 JP2624865B2 JP2057576A JP5757690A JP2624865B2 JP 2624865 B2 JP2624865 B2 JP 2624865B2 JP 2057576 A JP2057576 A JP 2057576A JP 5757690 A JP5757690 A JP 5757690A JP 2624865 B2 JP2624865 B2 JP 2624865B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial signal
- circuit
- serial
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 連続して発生するシリアル信号列から任意の1フレー
ムのシリアル信号を抽出して送信する回路に関し、 送信制御のためのソフトウェアの介在度を低減するこ
とを目的とし、 シリアル信号を連続的に発生すると共に該シリアル信
号の各フレーム終了毎に1フレーム送信終了信号を発生
するシリアル信号送出部と、任意のタイミング信号を発
生するタイミング発生回路と、該シリアル信号送出部か
らの該1フレーム送信終了信号と該タイミング発生回路
からのタイミング信号が入力され、該タイミング信号に
基づき連続して入力する2つの該1フレーム送信終了信
号間で制御パルスを発生する制御回路と、該シリアル信
号送出部から連続して送出されている該シリアル信号の
うち該制御パルスの入力期間に入力するシリアル信号の
み通過送信するゲート回路とを有するよう構成する。
ムのシリアル信号を抽出して送信する回路に関し、 送信制御のためのソフトウェアの介在度を低減するこ
とを目的とし、 シリアル信号を連続的に発生すると共に該シリアル信
号の各フレーム終了毎に1フレーム送信終了信号を発生
するシリアル信号送出部と、任意のタイミング信号を発
生するタイミング発生回路と、該シリアル信号送出部か
らの該1フレーム送信終了信号と該タイミング発生回路
からのタイミング信号が入力され、該タイミング信号に
基づき連続して入力する2つの該1フレーム送信終了信
号間で制御パルスを発生する制御回路と、該シリアル信
号送出部から連続して送出されている該シリアル信号の
うち該制御パルスの入力期間に入力するシリアル信号の
み通過送信するゲート回路とを有するよう構成する。
本発明はシリアル信号送信回路に係り、特に連続して
発生するシリアル信号列から任意の1フレームのシリア
ル信号を抽出して送信する回路に関する。
発生するシリアル信号列から任意の1フレームのシリア
ル信号を抽出して送信する回路に関する。
シリアルデータ伝送においては、第6図に示す如く所
望ビット数の伝送すべきデータが存在するデータフィー
ルドDFの先頭にスタートビットSAを付加し、かつ、DFの
最後にストップビットSOを付加したフレームフォーマッ
トのシリアル信号をフレーム単位で送信し、受信側では
このシリアル信号のビットの区切りをスタートビットSA
及びストップビットSOにより識別する。
望ビット数の伝送すべきデータが存在するデータフィー
ルドDFの先頭にスタートビットSAを付加し、かつ、DFの
最後にストップビットSOを付加したフレームフォーマッ
トのシリアル信号をフレーム単位で送信し、受信側では
このシリアル信号のビットの区切りをスタートビットSA
及びストップビットSOにより識別する。
かかるシリアルデータ伝送においては、送信側が同一
データ内容のシリアル信号を連続して絶えず発生するシ
リアル信号発生部の出力シリアル信号列の中から任意の
1フレームを抽出して送信する構成としている場合、任
意の1フレーム抽出のための回路部をソフトウェアの介
在度を少なく、簡単かつ小規模な回路構成で実現するこ
とが望ましい。
データ内容のシリアル信号を連続して絶えず発生するシ
リアル信号発生部の出力シリアル信号列の中から任意の
1フレームを抽出して送信する構成としている場合、任
意の1フレーム抽出のための回路部をソフトウェアの介
在度を少なく、簡単かつ小規模な回路構成で実現するこ
とが望ましい。
第7図は従来のシリアル信号送信回路の一例の構成図
を示す。同図中、1は中央処理装置(CPU)で、そのソ
フトウェア処理によって同じデータ内容のシリアル信号
がフレーム単位で連続的に発生する。2はシリアル信号
用LSI(大規模集積回路)で、上記の入力シリアル信号
列の中からCPU1からの制御に基づいて1フレームを抽出
して送信する。
を示す。同図中、1は中央処理装置(CPU)で、そのソ
フトウェア処理によって同じデータ内容のシリアル信号
がフレーム単位で連続的に発生する。2はシリアル信号
用LSI(大規模集積回路)で、上記の入力シリアル信号
列の中からCPU1からの制御に基づいて1フレームを抽出
して送信する。
従って、この従来回路によれば、CUP1のソフトウェア
の処理によって、送信のフレーム数や送信タイミング
(任意又は周期的間隔)を任意に行なうことができる。
の処理によって、送信のフレーム数や送信タイミング
(任意又は周期的間隔)を任意に行なうことができる。
しかるに、上記の従来回路ではシリアル信号送信用LS
I2による送信制御をCPU1のソフトウェア処理で行なって
おり、その送信制御が多様な送信タイミング、送信フレ
ーム数に対応できるようにしているため、ソフトウェア
の開発に多大な時間と費用を要し、またソフトウェアの
規模が大きくなってしまう。特に、送受信シーケンスが
1フレームのみの送信を任意又は周期的間隔で行なうな
どの単純な場合には、ソフトウェアのメリットは少な
い。
I2による送信制御をCPU1のソフトウェア処理で行なって
おり、その送信制御が多様な送信タイミング、送信フレ
ーム数に対応できるようにしているため、ソフトウェア
の開発に多大な時間と費用を要し、またソフトウェアの
規模が大きくなってしまう。特に、送受信シーケンスが
1フレームのみの送信を任意又は周期的間隔で行なうな
どの単純な場合には、ソフトウェアのメリットは少な
い。
本発明は上記の点で鑑みなされたもので、送信制御の
ためのソフトウェアの介在度を低減し得るシリアル信号
送信回路を提供することを目的とする。
ためのソフトウェアの介在度を低減し得るシリアル信号
送信回路を提供することを目的とする。
第1図は本発明の原理ブロック図を示す。同図中、11
はシリアル信号送出部で、シリアル信号を連続的に発生
すると共にシリアル信号の各フレーム終了毎に1フレー
ム送信終了信号を発生する。12はタイミング発生回路
で、任意のタイミング信号を発生する。13は制御回路
で、タイミング信号に基づき連続して入力する2つの1
フレーム送信終了信号間で制御パルスを発生する。
はシリアル信号送出部で、シリアル信号を連続的に発生
すると共にシリアル信号の各フレーム終了毎に1フレー
ム送信終了信号を発生する。12はタイミング発生回路
で、任意のタイミング信号を発生する。13は制御回路
で、タイミング信号に基づき連続して入力する2つの1
フレーム送信終了信号間で制御パルスを発生する。
14はゲート回路で、上記の制御パルスの入力期間に入
力するシリアル信号のみ通過送信する。
力するシリアル信号のみ通過送信する。
本発明では、タイミング発生回路12より第2図(D)
に示すタイミング信号が制御回路13に入力されると、そ
の直後のシリアル信号送出部11から取り出される第2図
(C)に示す連続して入力する2つの1フレーム送信終
了信号間で1フレームの期間制御回路13が第2図(E)
に示す如き制御パルスを発生する。
に示すタイミング信号が制御回路13に入力されると、そ
の直後のシリアル信号送出部11から取り出される第2図
(C)に示す連続して入力する2つの1フレーム送信終
了信号間で1フレームの期間制御回路13が第2図(E)
に示す如き制御パルスを発生する。
これにより、ゲート回路14は発振器10の出力に基づき
シリアル信号送出部11から連続的に発生されている第2
図(A)に示すシリアル信号列を、上記制御パルスが入
力される1フレーム期間通過させるため、ゲート回路14
からは第2図(B)に模式的に示す如く、タイミング信
号入力直後の1フレームのシリアル信号が抽出されて送
信される。
シリアル信号送出部11から連続的に発生されている第2
図(A)に示すシリアル信号列を、上記制御パルスが入
力される1フレーム期間通過させるため、ゲート回路14
からは第2図(B)に模式的に示す如く、タイミング信
号入力直後の1フレームのシリアル信号が抽出されて送
信される。
このように、本発明ではタイミング信号とシリアル信
号とが全く非同期であっても、CPUを用いないで1フレ
ーム送信終了信号を制御パルスの発生トリガとしている
ため、CPUを用いることなく確実に1フレームのシリア
ル信号を抽出することができる。
号とが全く非同期であっても、CPUを用いないで1フレ
ーム送信終了信号を制御パルスの発生トリガとしている
ため、CPUを用いることなく確実に1フレームのシリア
ル信号を抽出することができる。
第3図は本発明の一実施例の回路図を示す。同図中、
第1図と同一構成部分には同一符号を付し、その説明を
省略する。第3図において、シリアル信号送出部11はCP
U111とLSI112とから構成されている。LSI112は例えば型
名MB653642の公知の大規模集積回路で、発振器10から入
力されるクロックと、CPU111からのデータ(2バイト)
に基づいて第4図(A)に示す如くシリアル信号aを連
続的に発生し、かつ、そのシリアル信号aの1フレーム
送出終了毎に第4図(B)に示す如き1フレーム送信終
了信号(EOP)bを発生する。この1フレーム送信終了
信号bのパルス幅は、シリアル信号aのビットレートと
一致しており、そのため後述のタイミング発生回路12及
び制御回路13へ供給するクロックレートをこれに合わせ
ている。
第1図と同一構成部分には同一符号を付し、その説明を
省略する。第3図において、シリアル信号送出部11はCP
U111とLSI112とから構成されている。LSI112は例えば型
名MB653642の公知の大規模集積回路で、発振器10から入
力されるクロックと、CPU111からのデータ(2バイト)
に基づいて第4図(A)に示す如くシリアル信号aを連
続的に発生し、かつ、そのシリアル信号aの1フレーム
送出終了毎に第4図(B)に示す如き1フレーム送信終
了信号(EOP)bを発生する。この1フレーム送信終了
信号bのパルス幅は、シリアル信号aのビットレートと
一致しており、そのため後述のタイミング発生回路12及
び制御回路13へ供給するクロックレートをこれに合わせ
ている。
また、タイミング発生回路12はプログラムブル分周カ
ウンタ121から構成されており、発振器10の出力パルス
をm分周器20でm分周されたパルスがクロックとして供
給され、これを所望の分周比だけ分周してそのキャリイ
出力端子から第4図(C)に示す如き周期に(これは1
フレーム間隔以上の周期で、上記分周比の設定によって
任意に設定できる。)のパルスcを出力する。このパル
スcはタイミング信号としてJ−Kフリップフロップ13
1のJ端子に入力される。
ウンタ121から構成されており、発振器10の出力パルス
をm分周器20でm分周されたパルスがクロックとして供
給され、これを所望の分周比だけ分周してそのキャリイ
出力端子から第4図(C)に示す如き周期に(これは1
フレーム間隔以上の周期で、上記分周比の設定によって
任意に設定できる。)のパルスcを出力する。このパル
スcはタイミング信号としてJ−Kフリップフロップ13
1のJ端子に入力される。
このJ−Kフリップフロップ131はAND回路132,133及
びJ−Kフリップフロップ134と共に制御回路13を構成
しており、J−Kフリップフロップ131及び134の各クロ
ック端子にはm分周器20からのパルスが印加される。J
−Kフリップフロップ131のJ端子に入力されるタイミ
ング信号cがハイレベルになると、J−Kフリップフロ
ップ131がセットされ、そのQ出力信号dが第4図
(D)に示す如くハイレベルとなり、かつ、出力信号
がローレベルとなる。
びJ−Kフリップフロップ134と共に制御回路13を構成
しており、J−Kフリップフロップ131及び134の各クロ
ック端子にはm分周器20からのパルスが印加される。J
−Kフリップフロップ131のJ端子に入力されるタイミ
ング信号cがハイレベルになると、J−Kフリップフロ
ップ131がセットされ、そのQ出力信号dが第4図
(D)に示す如くハイレベルとなり、かつ、出力信号
がローレベルとなる。
これにより、AND回路132がゲート「開」状態となり、
かつ、AND回路133がゲート「閉」状態になる。従って、
タイミング信号cがハイレベルになった後、最初の1フ
レーム送信終了信号(EOP)bがAND回路132を通してJ
−Kフリップフロップ134のK端子に入力される。
かつ、AND回路133がゲート「閉」状態になる。従って、
タイミング信号cがハイレベルになった後、最初の1フ
レーム送信終了信号(EOP)bがAND回路132を通してJ
−Kフリップフロップ134のK端子に入力される。
このとき、AND回路133はゲート「閉」状態であるから
1フレーム送信終了信号bの通過を阻止するため、AND
回路133からJ−Kフリップフロップ134のJ端子に印加
される信号fは第4図(F)に示す如くローレベルであ
る。
1フレーム送信終了信号bの通過を阻止するため、AND
回路133からJ−Kフリップフロップ134のJ端子に印加
される信号fは第4図(F)に示す如くローレベルであ
る。
従って、AND回路132から取り出される第4図(E)に
示すハイレベルの信号eにより、J−Kフリップフロッ
プ134の出力信号gは第4図(G)に示す如くハイレ
ベルに変化する。この出力信号gは制御パルスとして
後述のAND回路141に入力される一方、J−Kフリップフ
ロップ131のK端子に印加されて、J−Kフリップフロ
ップ131のセット状態(窓あけレディ状態)を解除す
る。
示すハイレベルの信号eにより、J−Kフリップフロッ
プ134の出力信号gは第4図(G)に示す如くハイレ
ベルに変化する。この出力信号gは制御パルスとして
後述のAND回路141に入力される一方、J−Kフリップフ
ロップ131のK端子に印加されて、J−Kフリップフロ
ップ131のセット状態(窓あけレディ状態)を解除す
る。
これにより、Q出力信号dがローレベルとなり、今度
はAND回路132をゲート「閉」状態とし、かつ、AND回路1
33をゲート「開」状態とするので、次に入力される1フ
レーム送信終了信号bがAND回路132及び133のうち133の
方だけを通過してJ−Kフリップフロップ134のJ端子
に印加されJ−Kフリップフロップ134をリセット状態
にする。これにより、制御パルスgは第4図(G)に示
す如くハイレベルからローレベルへ変化する。
はAND回路132をゲート「閉」状態とし、かつ、AND回路1
33をゲート「開」状態とするので、次に入力される1フ
レーム送信終了信号bがAND回路132及び133のうち133の
方だけを通過してJ−Kフリップフロップ134のJ端子
に印加されJ−Kフリップフロップ134をリセット状態
にする。これにより、制御パルスgは第4図(G)に示
す如くハイレベルからローレベルへ変化する。
制御パルスgは、前記したタイミング信号cが入力さ
れた直後の1フレーム送信終了信号bからその次の1フ
レーム送信終了信号bまでの1フレーム期間のみハイレ
ベルであり、この1フレーム期間のみAND回路141をゲー
ト「開」状態とするので、連続するシリアル信号aはこ
の1フレーム期間のみ第4図(H)にhで示す如くAND
回路141より取り出される。このAND回路141の出力シリ
アル信号hは、シリアル被抽出信号として送信される。
れた直後の1フレーム送信終了信号bからその次の1フ
レーム送信終了信号bまでの1フレーム期間のみハイレ
ベルであり、この1フレーム期間のみAND回路141をゲー
ト「開」状態とするので、連続するシリアル信号aはこ
の1フレーム期間のみ第4図(H)にhで示す如くAND
回路141より取り出される。このAND回路141の出力シリ
アル信号hは、シリアル被抽出信号として送信される。
このように、本実施例によれば、確実に1フレームの
みを抽出できる。また、本実施例ではシリアル信号送出
部11内にCPU111があるが、このCPU111は単にシリアル信
号を連続的に発生させるデータを発生しているのみであ
り、シリアル信号の抽出送信制御には無関係であるの
で、そのソフトウェアは従来に比べて大幅に単純化でき
る。
みを抽出できる。また、本実施例ではシリアル信号送出
部11内にCPU111があるが、このCPU111は単にシリアル信
号を連続的に発生させるデータを発生しているのみであ
り、シリアル信号の抽出送信制御には無関係であるの
で、そのソフトウェアは従来に比べて大幅に単純化でき
る。
次に本発明の他の実施例について説明する。第5図は
本発明の他の実施例の要部の構成図を示す。本実施例は
第3図に示したLSI112と同一構成のLSIを31〜34で示す
如く4個用いて、それらのTRX出力端子を結合してゲー
ト回路14のAND回路141の一方の入力端子に接続したパケ
ット構成であり、その他は第3図と同一構成である。
本発明の他の実施例の要部の構成図を示す。本実施例は
第3図に示したLSI112と同一構成のLSIを31〜34で示す
如く4個用いて、それらのTRX出力端子を結合してゲー
ト回路14のAND回路141の一方の入力端子に接続したパケ
ット構成であり、その他は第3図と同一構成である。
本実施例では4個目のLSI34の端子EOPからの1フレー
ム送信終了信号だけを制御回路13へ供給しているため、
連続するシリアル信号列のうち、タイミング信号入力の
直後の1フレーム送信終了信号入力時点から4フレーム
の期間、制御パルスがハイレベルとなり、この4フレー
ムの期間シリアル信号を抽出・送信することができる。
ム送信終了信号だけを制御回路13へ供給しているため、
連続するシリアル信号列のうち、タイミング信号入力の
直後の1フレーム送信終了信号入力時点から4フレーム
の期間、制御パルスがハイレベルとなり、この4フレー
ムの期間シリアル信号を抽出・送信することができる。
なお、本発明は以上の実施例に限定されるものではな
く、例えば第3図のタイミング発生回路12を、CPU直結
レジスタとすることにより、任意タイミングで1フレー
ムシリアルデータを抽出・送信することができる。
く、例えば第3図のタイミング発生回路12を、CPU直結
レジスタとすることにより、任意タイミングで1フレー
ムシリアルデータを抽出・送信することができる。
上述の如く、本発明によれば、CPUをシリアル信号抽
出制御に用いないでハードウェア構成のみでシリアル信
号を抽出するようにしているため、CPUのソフトウェア
の開発のための費用や時間を従来に比し大幅に削減する
ことができ、またすべてディジタル回路で構成している
ため、簡単かつ小型な回路構成とすることができる等の
特長を有するものである。
出制御に用いないでハードウェア構成のみでシリアル信
号を抽出するようにしているため、CPUのソフトウェア
の開発のための費用や時間を従来に比し大幅に削減する
ことができ、またすべてディジタル回路で構成している
ため、簡単かつ小型な回路構成とすることができる等の
特長を有するものである。
第1図は本発明の原理ブロック図、 第2図は第1図の動作説明用タイムチャート、 第3図は本発明の一実施例の回路図、 第4図は第3図の動作説明用タイムチャート、 第5図は本発明の他の実施例の要部構成図、 第6図はシリアル信号の説明図、 第7図は従来の一例の構成図である。 図において、 11はシリアル信号送出部、 12はタイミング発生回路、 13は制御回路、 14はゲート回路 を示す。
Claims (1)
- 【請求項1】シリアル信号を連続的に発生すると共に該
シリアル信号の各フレーム終了毎に1フレーム送信終了
信号を発生するシリアル信号送出部(11)と、 任意のタイミング信号を発生するタイミング発生回路
(12)と、 該シリアル信号送出部(11)からの該1フレーム送信終
了信号と該タイミング発生回路(12)からの該タイミン
グ信号が入力され、該タイミング信号に基づき連続して
入力する2つの該1フレーム送信終了信号間で制御パル
スを発生する制御回路(13)と、 該シリアル信号送出部(11)から連続して送出されてい
る該シリアル信号のうち該制御パルスの入力期間に入力
するシリアル信号のみ通過送信するゲート回路(14)
と、 を有することを特徴とするシリアル信号送信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2057576A JP2624865B2 (ja) | 1990-03-08 | 1990-03-08 | シリアル信号送信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2057576A JP2624865B2 (ja) | 1990-03-08 | 1990-03-08 | シリアル信号送信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03258134A JPH03258134A (ja) | 1991-11-18 |
JP2624865B2 true JP2624865B2 (ja) | 1997-06-25 |
Family
ID=13059679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2057576A Expired - Lifetime JP2624865B2 (ja) | 1990-03-08 | 1990-03-08 | シリアル信号送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2624865B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62183634A (ja) * | 1986-02-07 | 1987-08-12 | Nec Corp | デ−タ伝送装置 |
JPH0210952A (ja) * | 1988-06-28 | 1990-01-16 | Fujitsu Ltd | シリアル伝送装置 |
-
1990
- 1990-03-08 JP JP2057576A patent/JP2624865B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03258134A (ja) | 1991-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04269035A (ja) | スクランブラー回路 | |
US4284843A (en) | Repeating station for use in digital data communications link | |
US4166249A (en) | Digital frequency-lock circuit | |
JP2624865B2 (ja) | シリアル信号送信回路 | |
CN210518362U (zh) | 一种单线通信电路及通信系统 | |
JPH11331137A (ja) | 信号同期装置 | |
JP2764590B2 (ja) | 信号中継装置 | |
JP3493111B2 (ja) | 半導体集積回路装置 | |
KR0170746B1 (ko) | 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치 | |
JPH03258132A (ja) | 通信端末装置 | |
JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
JPS63203033A (ja) | デ−タ受信回路 | |
JPH04145566A (ja) | シリアル転送回路 | |
JPH10178407A (ja) | フレーム分解方法とその装置、並びにデータ受信装置 | |
JPS5947504B2 (ja) | デイジタル伝送方式 | |
SU1622927A1 (ru) | Устройство дл формировани последовательностей импульсов | |
JPH0223104B2 (ja) | ||
JPH0468633A (ja) | 二次データチャネル伝送方式 | |
JPH0685888A (ja) | 擾乱付加信号発生回路 | |
JPS62200835A (ja) | 同期伝送方式 | |
JPH11184672A (ja) | シリアルデータ保持回路 | |
JPH0145774B2 (ja) | ||
JPH05160820A (ja) | クロック乗換回路 | |
JPS61276444A (ja) | 運行管理装置 | |
JPS60132445A (ja) | 非同期デ−タ端末収容装置 |