JPS5947504B2 - デイジタル伝送方式 - Google Patents
デイジタル伝送方式Info
- Publication number
- JPS5947504B2 JPS5947504B2 JP55117003A JP11700380A JPS5947504B2 JP S5947504 B2 JPS5947504 B2 JP S5947504B2 JP 55117003 A JP55117003 A JP 55117003A JP 11700380 A JP11700380 A JP 11700380A JP S5947504 B2 JPS5947504 B2 JP S5947504B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar
- output
- frame
- frame synchronization
- data string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明＆にバイポーラ符号を用いるディジタル伝送方式
、とくにそのフレーム同期方式に関する。
、とくにそのフレーム同期方式に関する。
従来、データ列にバイポーラバイオレーシヨンを生じせ
しめて、フレーム同期情報として用いるフレーム同期方
式においてιち １データ中に含まれる”ｌ”符号の数
が定まらないため、バイポーラバイオレーシヨンを生じ
せしめた”ｌ”符号の極性が定まらず、データフレーム
単位としてみると直流分が生じていｚこのため直流遮断
特性を有する伝送路（例えばトランス結合）において＆
ちパルス列への直流遮断の影響を低減するため、低減遮
断周波数が可能な限り小さいトランス等を必要としてい
た。本発明＆くバイポーラ符号を用いるディジタル伝送
方式のデータ列にバイポーラバイオレーシヨンを生じせ
しめ同期情報を伝送するフレーム同期方式において、伝
送路の直流遮断特性による影響をデータ列の構成自身に
より除去するもので、以下図面について詳細に説明する
。
しめて、フレーム同期情報として用いるフレーム同期方
式においてιち １データ中に含まれる”ｌ”符号の数
が定まらないため、バイポーラバイオレーシヨンを生じ
せしめた”ｌ”符号の極性が定まらず、データフレーム
単位としてみると直流分が生じていｚこのため直流遮断
特性を有する伝送路（例えばトランス結合）において＆
ちパルス列への直流遮断の影響を低減するため、低減遮
断周波数が可能な限り小さいトランス等を必要としてい
た。本発明＆くバイポーラ符号を用いるディジタル伝送
方式のデータ列にバイポーラバイオレーシヨンを生じせ
しめ同期情報を伝送するフレーム同期方式において、伝
送路の直流遮断特性による影響をデータ列の構成自身に
より除去するもので、以下図面について詳細に説明する
。
第１図は本発明の実施例をパルス列で表現したものであ
る。
る。
♯１、♯３、＃５、４を７、＃９ディジットはバイポー
ラバイオレーシヨンデイジツト、４１２、ｆＩ４、♯６
、♯８ディジットは極性制御ディジットである。フレー
ム（バイポーラバイオレーシヨンデイジツト〜極性制御
ディジット）に含まれる”１”符号は極性制御ディジッ
トにより制御され、極性制御ディジット直前までのフレ
ーム中の”ｌ”符号が偶数個の場合、制御ディジットに
”ｏ”符号を、奇数個の場合、”１”を割当てる。極性
制御ディジットはバイポーラ側に従うため、前記制御に
より、直後の同期用バイポーラバイオレーシヨンデイジ
ツトの”１”符号１１く前フレームのバイポーラバイオ
レーシヨンデイジツトの”１“符号と極性が反転する。
第２図ιく第１図のビット列を実現する回路の例を示す
ものである。
ラバイオレーシヨンデイジツト、４１２、ｆＩ４、♯６
、♯８ディジットは極性制御ディジットである。フレー
ム（バイポーラバイオレーシヨンデイジツト〜極性制御
ディジット）に含まれる”１”符号は極性制御ディジッ
トにより制御され、極性制御ディジット直前までのフレ
ーム中の”ｌ”符号が偶数個の場合、制御ディジットに
”ｏ”符号を、奇数個の場合、”１”を割当てる。極性
制御ディジットはバイポーラ側に従うため、前記制御に
より、直後の同期用バイポーラバイオレーシヨンデイジ
ツトの”１”符号１１く前フレームのバイポーラバイオ
レーシヨンデイジツトの”１“符号と極性が反転する。
第２図ιく第１図のビット列を実現する回路の例を示す
ものである。
２１はデータ列入力端子、２２はＯＲゲート、２３はＡ
ＮＤゲート、２４はＴフリツプフロツフー ２５はクロ
ック端子、２６はデータフレームに含まれるビット数を
カウントした場合１を送出するカウンタ、２Ｔはバイポ
ーラバイオレーシヨン発生器、２８はフレーム同期情報
端子、２９は出力端子である。
ＮＤゲート、２４はＴフリツプフロツフー ２５はクロ
ック端子、２６はデータフレームに含まれるビット数を
カウントした場合１を送出するカウンタ、２Ｔはバイポ
ーラバイオレーシヨン発生器、２８はフレーム同期情報
端子、２９は出力端子である。
データ列入力端子２１から入力されたデータ列へ０Ｒゲ
ート２２においてＡＮＤゲート２３の出力と０Ｒ論理が
とられる。
ート２２においてＡＮＤゲート２３の出力と０Ｒ論理が
とられる。
なお、このデータ列は極性制御パルス挿入位置１０１と
して作成されているものとする。データ列を入力とする
Ｔフリツプフロツプ２４の出力とカウンタ２６の出力は
ＡＮＤゲート２３によつてＡＮＤ論理がとられる。カウ
ンタ２６はデータフレームに含まれるビツト数をカウン
トした場合に１を発生し、フレーム同期情報端子２８か
らフレーム同期信号によつてりセツトされる。即ち極性
制御パルス挿入位置において１１″を出力する。一方Ｔ
フリツプフロツプ２４はフレーム先頭でりセツトされる
ので、カウンタ２６から出力が生じる１フレームの終り
において、そのフレーム内の１１の個数が偶数個ならＷ
ＯＷを出力し、奇数ならば１１″を出力する。従つてＡ
ＮＤゲート２３の出力はそのままバイオレーシヨンの極
性制御ビツトとして用いることができるものとなる。０
Ｒゲート２２の出力はバイポーラバイオレーシヨン発生
器２７において、第１図のような極性制御デイジツト、
バイポーラバイレーシヨンデイジツトを伴なうバイポー
ラ列に変換され、出力端子２９ＶＣ．出力される。
して作成されているものとする。データ列を入力とする
Ｔフリツプフロツプ２４の出力とカウンタ２６の出力は
ＡＮＤゲート２３によつてＡＮＤ論理がとられる。カウ
ンタ２６はデータフレームに含まれるビツト数をカウン
トした場合に１を発生し、フレーム同期情報端子２８か
らフレーム同期信号によつてりセツトされる。即ち極性
制御パルス挿入位置において１１″を出力する。一方Ｔ
フリツプフロツプ２４はフレーム先頭でりセツトされる
ので、カウンタ２６から出力が生じる１フレームの終り
において、そのフレーム内の１１の個数が偶数個ならＷ
ＯＷを出力し、奇数ならば１１″を出力する。従つてＡ
ＮＤゲート２３の出力はそのままバイオレーシヨンの極
性制御ビツトとして用いることができるものとなる。０
Ｒゲート２２の出力はバイポーラバイオレーシヨン発生
器２７において、第１図のような極性制御デイジツト、
バイポーラバイレーシヨンデイジツトを伴なうバイポー
ラ列に変換され、出力端子２９ＶＣ．出力される。
第３図は第１図のビツト列から極性制御ビツトを除去す
る回路の例である。
る回路の例である。
データ入力端子３１から入力されたデータ列１１ζバイ
ポーラバイオレーシヨン検出回路３２において単極性信
号に変換さ収また同期位置、即ちバイポーラバイオレー
シヨン位置ごとにフレームパルスを出力する。
ポーラバイオレーシヨン検出回路３２において単極性信
号に変換さ収また同期位置、即ちバイポーラバイオレー
シヨン位置ごとにフレームパルスを出力する。
７レームパルスはカウンタ３３のりセツトに用いられる
。
。
カウンタ３３（データフレーム長）一（１）ごとに出力
Ｗｌｌが発生するように設定されていれば、このカウン
タ１０１とのＮＯＲ論理ゲート３４の出力極性制御パル
ス位置ごとにＷＯＷを出力することになる。ＡＮＤ論理
ゲート３５において、データ列とＮＯＲ論理ゲート３４
の出力とのＡＮＤ論理をとることにより、データ列から
極性制御パルスを除去することができる。以上説明した
ように、本発明の構成によれば、バイポーラバイオレー
シヨンによりフレーム同期情報を伝送する方式において
、極性制御ディジットを用いているため、フレーム内の
ＷｌＷ符号数が偶数になり平衡符号化され、従つてトラ
ンス結合回線のように低周波数域が大きな損失を受ける
回線における直流遮断の影響を受ける回線における直流
遮断の影響を受けにくくなるという利点がる。
Ｗｌｌが発生するように設定されていれば、このカウン
タ１０１とのＮＯＲ論理ゲート３４の出力極性制御パル
ス位置ごとにＷＯＷを出力することになる。ＡＮＤ論理
ゲート３５において、データ列とＮＯＲ論理ゲート３４
の出力とのＡＮＤ論理をとることにより、データ列から
極性制御パルスを除去することができる。以上説明した
ように、本発明の構成によれば、バイポーラバイオレー
シヨンによりフレーム同期情報を伝送する方式において
、極性制御ディジットを用いているため、フレーム内の
ＷｌＷ符号数が偶数になり平衡符号化され、従つてトラ
ンス結合回線のように低周波数域が大きな損失を受ける
回線における直流遮断の影響を受ける回線における直流
遮断の影響を受けにくくなるという利点がる。
第１図？ζ本発明によるデータ符号列を示す。
第２図は本発明を実施するための回路の一人第３図は本
発明のデータ列より元のデータ列を復元する回路の一例
である。２１・・・・・・データ列入力端子、２２・・
・・・・０Ｒ論理ゲート、２３・・・・・・ＡＮＤ論理
ゲート、２４・・・・・・Ｔフリツプフロツプ、２５・
・・・・・クロツク端子、２６・・・・・・カウンタ、
２７・・・・・・バイポーラバイオレーシヨン発生器、
２８・・・・・・フレーム同期情報端子、２９・・・・
・・出力端子、３１・・・・・・データ入力端子、３２
・・・・・・バイポーラバイオレーシヨン検出回路、３
３・・・・・・カウンタ、３４・・・・・・ＮＯＲ論理
ゲート、３５・・・・・・ＡＮＤ論理ゲート、３６・・
・・・・データ出力端子、３７・・・・・・クロツク端
子。
発明のデータ列より元のデータ列を復元する回路の一例
である。２１・・・・・・データ列入力端子、２２・・
・・・・０Ｒ論理ゲート、２３・・・・・・ＡＮＤ論理
ゲート、２４・・・・・・Ｔフリツプフロツプ、２５・
・・・・・クロツク端子、２６・・・・・・カウンタ、
２７・・・・・・バイポーラバイオレーシヨン発生器、
２８・・・・・・フレーム同期情報端子、２９・・・・
・・出力端子、３１・・・・・・データ入力端子、３２
・・・・・・バイポーラバイオレーシヨン検出回路、３
３・・・・・・カウンタ、３４・・・・・・ＮＯＲ論理
ゲート、３５・・・・・・ＡＮＤ論理ゲート、３６・・
・・・・データ出力端子、３７・・・・・・クロツク端
子。
Claims (1)
- １ バイポーラ符号データ列中のフレーム同期位置に“
１”の符号を設け、この“１”符号をバイポーラバイオ
レーシヨンとすることによりフレーム同期伝送を行なう
ディジタル伝送方式において、フレーム同期位置の直前
のタイムスロットを前記バイポーラバイオレーシヨンを
受ける“１”符号の極性を制御するためのタイムスロッ
トとすることを特徴とするディジタル伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55117003A JPS5947504B2 (ja) | 1980-08-27 | 1980-08-27 | デイジタル伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55117003A JPS5947504B2 (ja) | 1980-08-27 | 1980-08-27 | デイジタル伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5742249A JPS5742249A (en) | 1982-03-09 |
| JPS5947504B2 true JPS5947504B2 (ja) | 1984-11-19 |
Family
ID=14701049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55117003A Expired JPS5947504B2 (ja) | 1980-08-27 | 1980-08-27 | デイジタル伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947504B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125144A (ja) * | 1982-12-30 | 1984-07-19 | ソニー株式会社 | デイジタル信号伝送方法 |
| JP2511469B2 (ja) * | 1987-08-13 | 1996-06-26 | 松下電工株式会社 | ホ−ムバスシステム |
| EP0319216B1 (en) * | 1987-12-01 | 1994-07-27 | Matsushita Electric Industrial Co., Ltd. | Coding apparatus and magnetic recording system the same |
-
1980
- 1980-08-27 JP JP55117003A patent/JPS5947504B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5742249A (en) | 1982-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62269443A (ja) | 並列伝送方式 | |
| US3405235A (en) | Systems for transmitting code pulses having low cumulative displarity | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| US4763338A (en) | Synchronous signal decoder | |
| WO1990007242A1 (en) | Apparatus and method for binary data transmission | |
| US4788605A (en) | Receive Manchester clock circuit | |
| US4806907A (en) | Apparatus and method for digital data transmission | |
| SU1188745A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с магнитофоном | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPS63234454A (ja) | 複号化用標本化クロツク再生方式 | |
| JPH0227828A (ja) | デスタッフ回路 | |
| JPS613544A (ja) | 同期クロツク再生装置 | |
| JPH0123016B2 (ja) | ||
| JPS63312755A (ja) | 符号変換装置 | |
| JPH0119485Y2 (ja) | ||
| JPS641988B2 (ja) | ||
| JPH04302529A (ja) | ディジタル伝送用復号器 | |
| JPH0468633A (ja) | 二次データチャネル伝送方式 | |
| JPS6044871B2 (ja) | 周波数検出器 | |
| JPS60236535A (ja) | 可変フレ−ムパルス方式 | |
| JPH0149067B2 (ja) | ||
| JPS61131655A (ja) | サ−ビス符号插入制御方式 | |
| JPH07120955B2 (ja) | 光伝送方式 |