JPH0227828A - デスタッフ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１通信装置におけるデスタッフ回路に関する。

〔従来の技術〕

デスタッフ回路とは、低次群信号速度を高次群速度に同
期化するために送信側で挿入されたスタッフパルスを、
受信側で入力データから除去し、元の低次群信号を再生
するための回路である。

従来のデスタッフ回路は１例えば「やさしいディジタル
伝送」山下学編著（１９８４）第ｉｏｓ頁の図３．３１
に示されているように、多重分離ゲートで各チャネルご
とに分離されたデータをシリアルに処理してデスタッフ
を行う方式を用いていた。

上記のごとき従来回路の動作を第３図に基づいて説明す
る。

第３図において１図示しない多重分離ゲートから与えら
れる入力データ（ａ）の中には、スタッフパルス（Ｓ）
と呼ばれるパルスが挿入されている。これは、低次群信
号速度を高次群速度に同期化するために送信側で挿入さ
れたパルスである。

デスタッフ回路の機能は、入力データ（ａ）からスタッ
フパルス（、）を除去して１元の低次群信号（ｆ）を再
生することである。

上記のとときデスタッフを行うために、まず、デスタッ
フ制御回路３２において、入力クロック（ｂ）とスタッ
フ指定パルス（Ｃ）からスタッフパルス（Ｓ）の位置で
クロックパルスを１ビツト除去した歯抜はクロック（ｄ
）を作成する。入力データ（ａ）は、この歯抜はクロッ
ク（ｄ）でメモリ３１に書き込まれるが、スタッフパル
ス（８）位置ではクロックパルスがなくなっているため
、（ｅ）に示すように、スタッフパルス（Ｓ）はメモリ
３１に書き込まれない。

一方、電圧制御発振器３４は、メモリの書き込みクロッ
クと読み出しクロックの位相比較を行う位相比較器３３
の制御によって、歯抜はクロック（ｄ）を平滑化した平
均周波数のクロックを発生する。

この平均周波数のクロックでメモリ３１からデータを読
出すことにより、入力データ（ａ）からスタッフパルス
（ｓ）を除去した低次群信号（ｆ）を得ることが出来る
。

〔発明が解決しようとする課題〕

上記のごとき従来技術においては、データがシリアルに
入力されるため、入力データの速度で信号処理を行う必
要があった。すなわち１００Ｍｂ／ｓの信号速度を持つ
データのデスタッフを行うためには、１００Ｍｂ／ｓの
速度で動作する素子が多数必要であった。

しかし、高速で動作する素子は高価であり、また、高速
信号が通る部分のパターン設計では、クロックのスキュ
ーや信号の遅延等から、設計ルールが低速信号の場合よ
りきびしくなる等の理由により、装置が高価になると共
に設計の自由度が制限される等の問題があった。

本発明の目的は、安価な低速素子を用いた回路で高速信
号のデスタッフを行うことの出来るデスタッフ回路を提
供することである。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては。

入力パルス列のうちのスタッフパルス以外のパルス列を
メモリ回路に一時的に記憶させ、該メモリ回路から所定
周波数でデータを読み出すことにより、入力パルス列か
らスタッフパルスを除去して元の信号を再生するデスタ
ッフ回路において、上記のメモリ回路を複数個備え、か
つ入力パルス列をデスタッフ後のパルス順番を変化させ
ない順序で上記複数のメモリ回路に振り分ける手段と、
上記複数のメモリ回路からの出力を並直列変換する手段
とを備えるように構成している。

すなわち、本発明においては、入力データを直並列変換
して信号速度を下げた状態でデスタッフ処理を行い、そ
の後に並直列変換するものであり、かつ上記の直並列変
換する際に、デスタッフ後のパルス順番を変化させない
順序で入力パルス列を複数のメモリ回路に振り分けるよ
うに構成したものである。

〔作用〕

本発明においては、入力データは直並列変換で並列信号
となるので、並列後の信号は並列数だけ信号速度が減少
している。その低速化されたデータに対して、それぞれ
デスタッフを行い、最後に並直列変換を行って元信号を
再生すればよい。

ただし、直並列変換する場合には次のごとき問題がある
。すなｈち、並列化された各系列ごとにスタッフパルス
（Ｓ）を抜くため、入力データを単純に直並列変換し、
デスタッフ処理した後にｊｌｉ純に並直列変換すると、
信号の順序が元の順序と異って直列化されてしまうこと
がある。

以下、第４図に基づいて上記の動作を説明する。

第４図において、入力データ（ａ）を（ｇ）および（ｈ
）の２並列データに変換してスタッフパルス（Ｓ）を除
去すると、その除去した歯抜けの部分に後のデータが詰
まるので、（ｉ）および（ｊ）に示すようになり、それ
を並直列変換したデータ（ｋ）は元の順番にならなくな
る。すなわち、１゜２．３，４，５，６，７．・・・で
あるべきデータが、１．２，３，５，４，７，６．・・
・のように順番が変化してしまう。

また、（ｇ）、（ｈ）から判るように、スタッフパルス
（ｓ）が並列化後のある系列に集中することも起こりう
る。そのような場合はデスタッフ後の各系列の速度が異
なることになり、並直列変換を簡単に行うことができな
くなる。

上記のごとき問題を解決するため１本発明においては、
入力パルス列をデスタッフ後のパルス順番を変化させな
い順序で上記複数のメモリ回路に振り分ける手段を設け
ている。該手段は、例えば。

後記第１図の実施例における直並列変換回路１とセレク
タ２等から構成された回路であり、複数のメモリに振り
分けるデータの順序をスタッフパルスの順序に応じて入
れ換えるように構成している。

〔実施例〕

第１図は本発明の一実施例図であり、並列数を２とした
場合のブロック図を示す、また、第２図は第１図の各部
のタイミングチャートである。

第１図において、１は直列信号を２つの並列信号に変換
する直並列変換回路、２　（２−Ａおよび２−Ｂ）は信
号を入れ換えて出力するセレクタ、３　（３−Ａおよび
３−Ｂ）はメモリ、４は並列信号を直列信号に変換する
並直列変換回路、５は入力クロック（ｂ）とスタッフ位
置指定パルス（Ｃ）から書き込みクロック（ｑ）　、（
ｒ）を作る書き込みクロック生成回路、６は分周回路、
７はメモリの書き込みクロックと読み出しクロックの位
相比較を行う位相比較器、８は位相比較器７の制御によ
って歯抜はクロックを平滑化した平均周波数のクロック
を発生する電圧制御発振器である。

以下、第２図を参考として第１図の回路の動作を説明す
る。

デスタッフ回路に入力されるデータ（ａ）には、送信側
のスタッフ回路で挿入されたスタッフパルス（ｓ）が含
まれている。これを除去して最終的に第２図（ｖ）のよ
うなパルス列にすることがデスタッフ回路の目的である
。

第１図において、図示しない多重弁Ｉｍ回路からは、入
力データ（ａ）と共に、入力クロック（ｂ）と、入力デ
ータ（ａ）中に含まれるスタッフパルス（ｓ）の位置を
指定したスタッフ指定パルス（ｃ）とが送られてくる。

上記の入力データ（ａ）は、まず直並列変換回路ｌによ
って（１）および（ｍ）の２系列の信号に分けられる。

この時点で信号速度は入力データの速度の１７２になる
ので、以下の処理は低速で行うことが出来る。

次に、セレクタ２によって、デスタッフ後の信号の順序
が変化しないように（１）、（ｍ）２系列の信号を入れ
換える。これは以下に示すように行われる。

すなわち、スタッフ指定パルス（Ｃ）間のクロック（ｂ
）をカウントすることによって、並列展開したときに何
の系列にスタッフパルス（Ｓ）がくるのかが判る。そこ
で、２並列の場合は、前のスタッフパルスがどちらの系
列に入っているかを示す信号を作っておき、次のスタッ
フパルスを検出したときに、それが前のスタッフパルス
のあった系列と同じならばセレクタ２の動作を逆にし。

違うならば動作を継続するように制御するセレクタ制御
パルス（ｎ）を作成する。したがって、セレクタ制御パ
ルス（ｎ）のパルスが立っているところでは、セレクタ
２によってお互いにパルスが入れ換わることになる。こ
れによって、セレクタ２からの出力は、（ｏ）、（ｐ）
に示すごとくスタッフパルス（ｓ）が交互に現れるよう
になるので。

一方の系列だけにスタッフパルス（Ｓ）が現れるという
問題はなくなり、また、デスタッフ後の信号の順序も正
常になる。

上記のようにして整列させた信号（ｏ）、（ｐ）を、ス
タッフ位置のパルスが抜けている歯抜は状の書き込みク
ロック（ｑ）、（ｒ）でメモリ３−Ａ。

３−Ｂに書き込み、スタッフパルス（ｓ）を除去する。

なお、上記のセレクタ制御パルス（ｎ）および歯抜は状
の書き込みクロック（ｑ）、（ｒ）は。

書き込みクロック生成回路５において、入力クロック（
ｂ）とスタッフ指定パルス（Ｃ）とがら作成される。

次に、位相比較器７と電圧制御発振器８とにより、歯抜
は状の書き込みりわツク（ｑ）または（ｒ）を平滑化し
たクロックと同じ周波数のクロックを発生し、そのクロ
ックを分周器６で２分周したクロックによってメモリ３
−Ａと３−Ｂとに書き込まれたデータを読み出すことに
より、（１）、（ｕ）に示すごとき信号列を得る。この
信号列（１）と（ｕ）とを並直列変換回路４でシリアル
データに変換することにより、入力データ（ａ）からス
タッフパルス（Ｓ）を除去した低次群信号（Ｖ）を再生
することが出来る。

本実施例においては、デスタッフ処理される信号の速度
は入力信号速度の１／２である。したがってこの信号の
通る素子は低速素子を使うことができ、設計ルールも簡
略化することが出来る。

〔発明の効果〕

本発明によれば、入力パルス列をデスタッフ後のパルス
順番を変化させない順序で複数のメモリに振り分けるよ
うに構成しているので、データ順序に誤りを生じること
無しに入力パルス列の並列処理を行うことが出来、それ
によってデスタッフ処理を低速化出来るので、高価な高
速素子を使うかわりに安価な低速素子を使うことが出来
るという効果が得られ、また、高速信号用のきびしい設
計ルールに従う必要がないので、設計が容易になるとい
う効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック構成図、第２図は
第１図の回路の各部におけるタイミングチャート、第３
図は従来のデスタッフ回路のブロック構成図およびその
タイムチャート、第４図はセレクタを使用しないで並列
デスタッフを行った場合の状態を示すタイムチャートで
ある。 〈符号の説明〉 １・・・直並列変換回路　　２・・・セレクタ３・・・
メモリ　　　　　　４・・・並直列変換回路５・・・書
き込みクロック生成回路 ６・・・分周回路　　　　　７・・・位相比較器８・・
・電圧制御発振器

Claims (1)

【特許請求の範囲】
1. １、入力パルス列のうちのスタッフパルス以外のパルス
   列をメモリ回路に一時的に記憶させ、該メモリ回路から
   所定周波数でデータを読み出すことにより、入力パルス
   列からスタッフパルスを除去して元の信号を再生するデ
   スタッフ回路において、上記のメモリ回路を複数個備え
   、かつ入力パルス列をデスタッフ後のパルス順番を変化
   させない順序で上記複数のメモリ回路に振り分ける手段
   と、上記複数のメモリ回路からの出力を並直列変換する
   手段とを備えたことを特徴とするデスタッフ回路。