SU1279073A1 - Устройство преобразовани сигналов с дельта-сигма модул цией в сигналы с импульсно-кодовой модул цией - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Его использование в системах передачи данных позвол ет повысить быстродействие этих систем. Устройство содержит двоичный счетчик, первый логический блок и накапливающий сумматор, образующие триангул ционньй цифровой фильтр. Введение второго логического блока, трех D-триггеров и элемента НЕ обеспечивает одновременную обработку этим фильтром двух соседних отсчетов входного сигнала . 2 з.п. ф-лы, 3 ил., 3 табл.

Description

ьэ

со

sj

00 1 Изобретение относитс  к вычислительной технике и может, быть использовано в системах передачи данных. Цель изобретени  - повьш1ение быст родействи  . На фиг. 1 представлена функциональна  схема устройства; на фиг. 2принципиальна  схема первого логичес кого блока; на фиг, 3 - принципиальна  схема второго логического блока. Устройство преобразовани  сигналов с дельта-сигма модул цией (ДСМ) в сигналы с импульсно-кодовой модул цией (ИКМ) содержит двоичный счетчик 1j первый и второй логические блоки 2 и 3, накапливаюпщй сумматор 4, элемент НЕ 5, первый, второй и третий D-триггеры 6-8, информационный вход 9, тактовьй вход 10 и выход 11. Первый логический блок 2 выполнен на первой и второй группах 12 и 13 по К-1 элементов Исключающее РШИ, второй логический блок 3 выпо{1нен на элементе ИСКЛЮЧАЮЩЕЕ 14, элементе ИЛИ-НЕ 15, первом и втором эле ментах И 16 и 17, элементе ИЛИ 18, элементе НЕ 19, первой и второй груп Л1ах 20 и 21 элементов ИЖ - НЕ. Устройство преобразовани  сигналов с ДСМ в сигналы с ИКМ работает как перекурсивньй цифровой фильтр с треугольной импульсной характеристикой или триангул рный цифровой фильт ( ТЦФ). Коэффициенты этого фильтра пр принимают только целочисленные значе ни , а два соседних коэффициента отмечаютс  на единицу. Эти коэффициенты генерируютс  двоичным счетчиком 1 по мере поступлени  синхроимпульсов на вход 10. Дл  любых двух соседних отсчетов ДСМ сигнала можно записать их сумму (разность), результаты этих вычислений приведены в табл. 1,,

Таблица 1

.l.

ДСМ 3 Здесь ДСМ . и ДСМ. - отсчеты ДСМ сигнала соответственно в i и i + l моме.гты; Г и I - значени  суммы (разности) коэффициентов дл  этих моментов соответственно дл  нарастающей и ниспадающей ветвей импульсной характеристики; В - величина коэффициента ТЦФ в i-й момент. Отсчеты ДСМ сигнала поступают с входа 9 устройства на информационные входы первого и третьего D-триггеров 6 и 8. Частота синхроимпульсов на входе 10 вдвое меньше частоты поступлени  отсчетов ДСМ сигнала. Поскольку синхронизаци  первого D-триггера 6 по отношению к третьему Dтриггеру 8 осуществл етс  через элемент НЕ 5, то в эти триггеры 6 и 8 L записываютс  отсчеты ДСМ сигнала с соседними номерами. После прихода очередного синхроимпульса сигнала с выхода первого 1)-триггера 6 переписываетс  во второй D-триггер 7, поскольку сигналы на выходах первого и третьего D-триггеров 6 и 8 измен етс  в разные моменты времени (из-за . инверсной синхронизации), а дл  обеспечени  максимального быстродействи  необходимо, чтобы оба значени  ДСМ сигнала по вл лись в один и тот же момент времени. На управл ющий вход первого логического блока 2. поступают отсчеты ДСМ сигнала с выхода второго D-триггера 7. По каждому разр ду двоичного .счетчика 1, кроме старшего К-го разр да , логический блок 2 осуществл ет функцию, представленную в табл. 2, Таблица2 31279С73 Здесь i - значение, соответствующего разр да двоичного счетчика 1; К - значение старшего разр да двоичного счетчика 1; ДСМ - значени  отсчета ДСМ, причем дл  удобства значение -1 ДСМ заменено на по бло це

Таблица У - значение соответствзтощего разр да на выходе первого логического блока 2. Логическа  функци , реализуема  каждому разр ду вторым логическим ком 30 описана в следующей таблиистинности (табл. 3).

Увеличение значени  коэффициента, соответствующего i-му моменту, в два раза производитс  с помощью перекрестной св зи с выходов второго логического блока 3 на входы накапливающего сумматора 4, на, вход младшего разр да которого подаетс  сигнал логической единицы.

Таким образом, преобразование сигналов с ДСМ в сигналы с ИКМ осуществл етс  на основе триангул рного цифрового фильтра с одновременной обработкой двух соседних ДСМ отсчетов, благодар  чему последние можно -подавать на вход устройства с вдвое большей частотой.

Claims (1)

1. Устройство преобразовани  сигналов с дельта-сигма модул цией в сигналы с импульсно-кодовой модул цией , содержащее двоичный счетчик, первый логический блок и накапливающий сумматор, выходы которого  вл ютс  выходами устройства, причем вход двоичного счетчика  вл етс  тактовым

входом устройства, а выходы двоичного счетчика соединены с соответствующими информационными входами первого логического блока, отлчающее с  тем, что, с целью повьшени  быстродействи , в него введены второй логический блок, первый, второй и третий D-триггеры и элемент НЕ, выход которого соединен с входом синхронизации первого D-триггера, выход которого соединен с информационным входом второго Dтриггера , информационные входы первого и третьего D-триггеров объединены и подключены к информационному входу устройства, входы синхронизации второго и третьего D-триггеров объединены с входом элемента НЕ и входом двоичного счетчика, выход старшего разр да которого соединен первым управл ющим входом второго логического блока, информационные входы и выходы которого подключены соответственно к выходам первого логического блока и входам накапливающего сумматора, второй управл ющий вход второго логического блока объединен с управл ющим входом первого логического блока и подключен к выходу второго D-триггера, третий управл ющий вход второго логического блока соединен с выходом третьего D-триггера. 2,Устройство по п„ 1j отличающеес  тем, что первьш логический блок выполнен на первой и второй группах по К--1 элементов ИСКЛЮЧАЮи1ЕЕ ИЛИ, первые входы элементов ИС-КгаоЧАЮЩЕЕ ИЛИ первой группы  вл ютс  соответствующими входа1уги первого логического блока, а вторые входы объединены и подключены к К-му входу первого логического блока выходы злемантов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединены с первыми входами соответств тощих элементов ИСКЛЮ ЧАКЯЦЕЕ ИЛИ второй группы, вторые входы которых объединены и подключе ны к управл ющем у входу первого логи ческого блока, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы  вл ютс выходами первого логического блока, где К - число разр дов двоичного счетчика.. 3,Устройство по п. 1, о т л- и чающеес  тем, что второй логический блок выполнен на элементе ИСКЛЮЧАЮЩЕЕ I-LUM - НЕ, элементе ИЛИ, элементе НЕ, двух элементах И, элементе- ИЛИ - НЕ и двух группах элеме

10 1

Фиг,. 3 6 - тов ИЛИ - НЕ, первые входы элементов ИПИ - НЕ первой группы  вл ютс  соответствующими входами второго логического блока, выходы элементов ИЛИ - НЕ Цервой группы соединены с первыми входами соответствующих элементов И,ПИ - НЕ второй группы, выходы которых  вл ютс  соответствующими выходами второго логического блока, вторые входы элементов ИЛИ - НЕ первой и второй групп объединены и подключены соответственно к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ и выходу элемента ИЛИ, первый и второй входы которого подключены к выходам соответствующих элементов И, первый вход первого элемента И объединен с первым входом элемента ИЛИ - НЕ и подключен к первому yпpaвл юp eмy входу второго логического блока, второй вход элемента ИЛИ - НЕ объединен с первым входом элемента ИСКЛЮЧАЮ1 ЕЕ ИЛИ - НЕ и вторым входом первого элемента И и подключен к второму упpaвл ющe ry входу второго логического блока, выкод элемента ШШ - НЕ соединен с первьЕ входом второго элемента И, второй вход которого объединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ЯПИ - НЕ и входом элемента НЕ и подключен к третьему управл ющему входу второго логического блока, выход элемента НЕ соединен с третьим входом первого элемента И,

Г

Dt/5i

2Q

2П

ti

r-QKjL

17

/8

Г