SU1736000A1 - Преобразователь код - временной интервал - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, может использоватьс  в устройствах преобразовани  цифровой информации и позвол ет повысить точность формировани  временного интервала путем компенсации Погрешностей генератора импуль- |сов и задержек переключени  счетных схем преобразовател . Преобразователь содержит счетчики 10, 13 импульсов , регистр пам ти 11, триггеры 1, 3, 12,14, инвертор 6, до.бавле- ни -вычитани  импульсов 7, элементы И 5,. 8, 15, фазовый дискриминатор 4, который вырабатывает код рассогласовани  и знак, генератор 2 импульсов, блок распределени  импульсов 9, который распредел ет импульсы погрешности равномерно по всему временному интервалу. Равномерно распределенные импульсы поступают на блок добавлени -вычитани  импульсов 7, а в зависимости от знака - в импульсной последовательности, поступающей на вход счетчика 10, или добавл етс  импульс или вычитаетс , тем самым осуществл етс  компенсаци  погрешностей генератора и задержек переключени  счетных схем преобразовател . 3 з.п.ф-лы, 9 ил. о ©

Description

US

л

JL

п

Vufl.Z

л.

л

п

м

tmn

Фиг.З пппппппрппппппппп .

i/Л

#,

Val

LL

U6i

L

a&

а г

ид

t/e,

ГУ

ПП }

ы

W

7

и

I

,Р02.Ч

4

пппппппппппппппппппппппппппппппг.

U4i

Ufl

ub

иг

П

K6{

ua

I

1

Фш.г

26

7Wf

K

27

2t- 3

№

I

Zl

JL

52

50

о

s

Фие.6

ft

J

Фив. 8

My

пппппппппрпппг,

I n n

U21

I

i:

l nn

ttoi

L L L I L I l К.Кц.К JL LI L L +

ttfiГ Г Г КГ Г Г Г Г Г Г Г Г Г Г

I1П n r

4

I kI

иг

fГ

DD

va.

ue :;

,

tit I in ппппппппппппп

Фиг. 9

i:

n

Claims (3)

1. Преобразователь код - временной интервал, содержащий генератор им

8

0

5

0

5

0

5

0

5

0

5

пульсов, выход которого соединен с первым входом первого элемента И, счетчик импульсов, счетчный вход которого соединен с выходом второго элемента И, а цифровые входы подсоединены к соответствующим выходам регистра пам ти, входы которого  вл ютс  шиной входного кода, выход счетчика импульсов соединен с К-входом первого триггера, отличающий- с   тем, что, с целью повышени  точности формировани  временного интервала , в него введены второй счетчик импульсов, фазовый дискриминатор, блок распределени  импульсов, ч третий элемент И, второй, третий , четвертый триггеры, инвертор , блок добавлени -вычитани  импульсов, первый вход которого объединен с первыми входами третьего элемента И, фазового дискриминатора и блока распределени  импульсов и соединен через инвертор с выходом генератора , второй и третий входы соединены соответственно с первым выходом фазового дискриминатора и выходом блока распределени  импульсов, выход блока добавлени -вычитани  импульсов соединен с первым входом второго элемента И, второй вход которого соединен с пр мым выходом второго триггера , инверсный выход которого соединен с вторым входом первого элемента И, выход которого соединен с входом записи первого счетчика и С-входом второго триггера, R-вход которого объ-. единен с R- и D-входами первого триггера, К-вход  вл етс  общей шиной , а I-вход объединен с входом генератора и соединен с пр мым выходом первого триггера, инверсный выход которого  вл етс  выходной шиной, а Свход  вл етс  шиной запуска и объединен с вторым входом фазового, дискриминатора , вторым входом блока распределени  импульсов и С-входом третьего триггера, инверсный выход которого соединен с его D-входом, а пр мой выход - с третьим входом фазового дискриминатора и С-входом четвертого триггера, выход которого;соединен с вторым входом третьего элементз И, выход которого соединен со счетным входом второго счетчика, выход которого соединен с R- и Выходами четвертого триггера, третьим входом блока распределени  импульсов и четвертым входом фазового дискриминатора , вторые выходы которого соответственно соединены с четвертыми входаи блока распределени  импульсов.

2,Преобразователь по п.1, о т- ичающийс  тем, что фазовый искриминатор выполнен на RS-триг- ере, первом, втором, третьем D-три)- герах, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, первом , втором элементах И, двоичном счетчике импульсов, регистре,линии задержки, выход которой подключен к входу сброса счетчика импульсов, а вход - к выходу первого элемента И

и объединен с R-входами RS-триггера, первого и второго U-триггеров и с входом синхронизации регистра, цифровые выходы которого  вл ютс  вторыми выходами фазового дискриминатора, а входы подключены соответственно к выходам двоичного счетчика, счетный вход которого подключен к выходу второго элемента И, первый вход которого  вл етс  первым входом фазового дискриминатора , а второй вход подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу первого D-триггера и объединен с первым входом первого элемента И и D-входом третьего D-триггера, инверсный выход которого  вл етс  первым выходом фазового дискриминатора ,а С-вход объединен с вторым входом первого элемента И, вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и соединен с выходом второго D-триггера, С-вход которого  вл етс  четвертым входом фазового дискриминатора, а D-вход объединен с D-входом первого D-триггера и подключен к выходу RS-триггера, S-вход которого  вл етс  третьим входом фазового дискриминатора , вторым входом которого  вл етс  С-вход первого D-триггера.

3.Преобразователь по п.1, о т - личающийс  тем, что блок распределени  импульсов выполнен на делителе с переменным коэффициентом делени , первом двоичном счетчике, линии задержки, регистре, элементе. ИЛИ, элементе ИЛИ-НЕ, втором двоичном вычитающем счетчике, выход заема которого  вл етс  выходом блока и подключен к первому входу элемента ИЛИ,второй вход которого  вл етс  вто0

5

рым входом блока, выход подключен к входу синхронизации второго двоичного вычитающего счетчика, вход сброса которого соединен с выходом элемента ИЛИ-НЁ, входы которого объединены с соответствующими информационными входами второго двоичного вычитающего счетчика и соединены с соответствующими выходами регистра, вход синхронизации которого  вл етс  третьим входом блока и объединен с входом записи делител  с переменным коэффициентом делени  и входом линии

j задержки, выход которой соединен с входом сброса первого двоичного счетчика , выходы которого соединены с соответствующими информационными входами регистра, а счетный вход соединен с выходом делител  с переменным ко эффициентом делени , информационные входы которого  вл ютс  четвертыми входами блока, а тактовый вход  вл етс  третьим входом блока и подключен к входу вычитани  второго двоичного вычитающего счетчика.

k. Преобразователь по п.1, о т- личающийс  тем. что блок добавлени -вычитани  импульсов выполнен на инверторе, первой, второй дифференцирующих RC-цеп х,первом, втором, третьем элементах И-НЕ, первом и втором элементах И, выход последнего из которых  вл етс  выходом блока, первый вход  вл етс  первым

5 входом блока и объединен с входом первой дифференцирующей RC-цепи, второй вход соединен с выходом первого элемента И-НЕ, третий вход соес выходом второго элемента НЕ, первый вход которого, через инвертор ,  вл етс  вторым входом блока и объединен -с первым входом первого элемента И-НЕ, второй вход соединен с выходом первого элемента И, пер5 вый и второй входы которого подключены к выходу второй дифференцирующей RC-цепи, вход которой подключен к выходу тртеьего элемента И-НЕ, первый вход которого объединен с вторым

0 входом первого элемента И-НЕ и  вл етс  третьим входом блока, а второй вход соединен с выходом первой дифференцирующей RC-цепи.

0

динен 0 и.

Ъ 1

ппппппппппппвппппппппппппппппппг ,

JL

л

JL

JL

JL

JL

US

л

JL

п

Vufl.Z

л.

л

п

м

tmn

Фиг.З пппппппрппппппппп .

а г

ид

t/e,

ГУ

ПП }

ы

Wи

I

,Р02.Ч

4

пппппппппппппппппппппппппппппппг.

U4i

Фш.г

2t- 3

№

I

о

s

Фие.6

ft

J

Фив. 8

My

пппппппппрпппг,

I n n

U21

I

i:

l nn

ttoi

L L L I L I l К.Кц.К JL LI L L +

ttfiГ Г Г КГ Г Г Г Г Г Г Г Г Г Г

I1П n r

4

I kI

иг

fГ

DD

va.

ue :;

,

tit I in ппппппппппппп

Фиг. 9

i:

n