Изобретение относитс к вычислительной технике, в частности к делител м частоты с переменным коэффициентом делени ,.предназначенным дл использовани в различной радиоэлект ронной аппаратуре, например, в качес ве датчиков интервалов времени, умно жителей опорной частоты в схемах фазовой автоподстройки ча.стоты и т.д Цель изобретени - повышение быст родействи .. На фиг.1 показана блок-схема пред ложенного делител частоты; на фиг,2 временные диaгpaм в)I его работы. Делитель содержит генератор 1 импульсов , фазосдвигающий элемент 2, электронный коммутатор 3, триггер 4 элемент И 5, счетчик 6 импульсов, ре гистр хранени кода целой и дробной частей коэффициента делени , образованный кольцевым сдвиговым и статическим регистрами 7 и 8 соответственно , входную и выходную шины 9 и 10 соответственно. Выход генератора 1 импульсов под включен к входу фазосдвигающего элемента 2, который сво.ими выходами соединен с первой группой входов электронного коммутатора 3, втора группа входов которого соединена с группой выходов кольцевого сдвигового регистра 7, а выход - с входами триггера 4 элемента И 5, второй вход которого соединен с выходом триггера 4, а выход - со счетным входом счетчика 6 импульсов, установл1енные входы которого ПОДКЛЮЧЕНЫ к выходам статического регистра 8, а выход со входом синхронизации кольцевого сдвигового регистра 7 и выходной шиной 10 устройства. Информационные вхады регистров 7 и 8 соединены с входной шиной 9 устройства, дополнительный выход кольцевого сдвигового регистра 7 соединен с первьш входом триггера 4. Генератор 1 импульсов предназначен дл выработки импульсов с частотой f 50,0 МГц и выполнен в виде кварцевого генератора на интегральны схемах серии 500. Фазосдвигающий элемент 2 служит дл формировани импульсов с частотой генератора 1 импульсов, равной 50,0 МГц, сдвинутых по фазе на вели123п чины -, -, -,.,., -, где число дискга m гаtn ретностей m 10, а п принимает значени от 1 до 10. Фазосдвигающий эле мент 2 выполнен в виде коммутируемой линии калиброванных задержек, в качестве элементов задержек использованы микросхемы сепии 100 К. Электронный коммутатор 3 предназначен дл подключени одного из элементов задержек (в нашем случае одного из дес ти) фазосдвигающего элемента 2 к входам триггера 4 и логического элемента И 5. Коммутатор 3 представл ет собой мультиплексор на 10 входов с дешифрацией задержек и выполнен на микросхемах К500 ИД164М. Триггер 4 и элемент 5 совместно предназначены дл орг-анизации пропуска импульса генератора 1 импульсов в моменты времени, программируемые кольцевым сдвиговым регистром 7. Триггер 4 и логический элемент И 5 выполнены на микросхемах серии 500. Счетчик 6 импульсов выполнен в виде программируемого вычитающего счетчика , работающего в режиме делител частоты с переменным коэффициентом делени и предназначенного дл формировани импульсов, соответствующих заданному коэффициенту делени . В качестве счетчика 6 импульсов использованы микросхемы К 500ИЕ 137. Кольцевой сдвиговый регистр 7 и статический регистр 8 совместно образуют регистр хранени кода целой и дробной частей коэффициента делени . При этом кольцевой сдвиговый регистр 7 предназначен дл записи и хранени информации о величине дробной части коэффициента делени , а также команд о необходимости пропуска импульса и подключени через электронный коммутатор 3 выбранного элемента задержки фазосдвигающего элемента 2. Кольцевой сдвиговый регистр 7 в общем случае имеет п+1 разр д по ширине, где п определ ет значение задержки, выбираемой электронным коммутатором 3 в данный момент времени, и один разр д определ ет момент, в который нужно сделать пропуск импульсов. Число п определ етс соотношением п /log 2 Q, где g - минимальное значение дробной части коэффициента делени . Число разр дов регистра 7 по глубине равно величине знаменател дробной части коэффициента делени . Статимескип регистр 8 служит дл записи и хранени информации о вели не целой части коэффициента делени и выполнен р-разр днь1М, где р определ етс соотношением р , log М, где М - коэффициент делени целой части. Кольцевой сдвиговый и статически регистры 7 и 8 выполнены на микросх мах серии 500 (КЗООИР141). В приведенном примере регистр хр - нени кода целой и дробной частей коэфе1)ициента делени образован 5разр дным кольцевым сдвиговым регис ром 7 (Рг1-Рг5) и 10-разр дным статическим регистром 8. Делитель частоты работает следующим образом. Пусть необходимо сформировать вы ходные импульсы с коэффициентом дел ни К 3,3 при дискретности дробно части 111 10. При частоте импульсов генератора 1 f 50 МГц величина дискретности дробной части равна -, где Т - период частоты генератора „11 1 импульсов, равный - 20 НС. Тогда - 7п 2 не. m 10 Как видно из временных диаграмм, дл того, чтобы сформировать выходные импульсы с коэффициентом делени К 3,3, необходимо каждый третий импульс генератора 1 импульсов (см. 4мг.2 а) сдвигать после каждого сформированного выходного импульса |На 6 НС (см. фиг. 2 j6). При этом по входной шине 9 в кольцевой сдвиговый регистр 7 из программного устройства (не показано} заноситс информаци о величинах задержек при формировании требуемого коэффициента делени , а в статический регистр 8 - информаци о величине целой части коэффициента делени . Дл К 3,3 значени задержек составл ют 6, 12, 18, 4, 10, 16, 2, 8, 14, О,6, 12 НС и т.д., т.е. через m импульсов (в нашем случае m VO) эти значени повтор ютс , ffa вход фазосдвигающего элемента 2 с генератора 1 импульсов поступают импульсы с частотой f 50 МГц. Информаци о величинах задержек импульсов с выхода кольцевого сдвигового регистра 7 поступает на вход электронного коммутатора 3, посредством которого осуществл етс подключение соответствующего элемента задержки фазосдвигающего элемента 2. При переходе величины задержки через нуль (0) на выходе электронного коммутатора 3 оказываетс лишний (четвертый) импульс, который на счетчик 6 импульсов не должен пройти. Гашение таких импульсов производитс триггером 4 и логическим элементом И 5 по программе , хран щейс в кольцевом сдвиговом регистре 7. При поступлении из регистра 7 на вход триггера 4 О на его выходе устанавливаетс состо ние 1 и элемент И 5 пропускает импульсы на счетчик 6 импульсов без гашени . При поступлении в триггер 4 1 открываетс вход элемента И 5 по заднему фронту переднего импульса . В счетчике 6 импульсов в каждом такте производитс перезапись коэффициента делени целой части, хран щейс в статическом регистре 8, и в момент очистки счетчика 6 на его выходе будет сформирован импульс переноса с заданн1 м ко эффициентом делени К 3,3, который (импульс ) поступает на выходную шину 10 устройства (фиг. 2 в). При формировании выходных импульсов с коэффициентом делени К 3,8 также необходимо сдвигать каждый третий импульс, с той лишь разницей, что в процессе формировани повтор ютс значени задержек 8, 6, 4, 2, О НС (см. фиг. 2 г, д). Таким образом, данный делитель частоты использует принцип повтор емости информации о величинах задержек при формировании дробного коэффициента делени . Информаци о требуемых величинах задержек предварительно записываетс в кольцевой сдвиговый регистр и используетс в последующем ри формировании выходных импульсов с заданным коэффициентом делени . то позвол ет исключить из схемы деител накапливающий сумматор и тем самым повыс ить его быстродействие. Продолжение д I I I I b I n o i I 1 I i I i I I 1 I ж I 1 I I I II I I t I . Фиг. 2