JPH04177933A - デスタッフ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明はディジタル通信方式に関し、特に、受信側でス
タッフされた受信信号を原信号に復号するデスタッフ回
路に関する。

【従来の技術】

従来のデスタッフ回路では、入力データ信号の順序通り
に原信号に変換している。 第３図に従来のデスタッフ回路を示す。入力データ信号
１はメモリ回路６に供給される。メモリ回路６のメモリ
容量がＮビットであるとする。情報ビットの位置のみ示
す歯抜はクロック２はＮ分周回路７に供給される。Ｎ分
周回路７は歯抜はクロック２をＮ分周してＮ分周された
クロックを生成している。メモリ回路６の読出しクロッ
クは、電圧制御発振器１０により生成された出力クロッ
ク４をＮ分周するＮ分周回路８により生成される。 位相比較回路９が、Ｎ分周回路７から出力されるＮ分周
されたクロックとＮ分周回路８から出力されたＮ分周さ
れたクロックとを位相比較し、制御信号を電圧制御発振
器１０へ供給することにより、出力クロック４を歯抜は
クロック２に同期させている。ここで、Ｎ分周回路７及
び８、位相比較回路９、及び電圧制御発振器１０により
、位相同期ループ（Ｐ　Ｌ　Ｌ）回路が構成される。 第２図（ａ）を参照して、人力データ信号１は、１フレ
ームが７２０ビツトからなる信号で、１フレーム中に３
箇所、余剰ビット（ＯＨビット）が挿入されている。

【発明が解決しようとする課題】

このまま、情報ビットのみを抜き出すと、ＯＨビットの
量が大き過ぎるため、位相比較回路９で十分に変動を押
さえることが出来ない。そのため、出力データ信号に出
カシツタが現れてしまう。 また、ジッタ量を抑圧するために、電圧制御発振器１０
の手前に十分に低い低域濾波器を入れると、周波数引き
込み範囲が狭くなるという欠点がある。 本発明の目的は、出カシツタを低減し、がっ引き込み周
波数範囲が広いデスタッフ回路を提供することにある。

【課題を解決するための手段】 本発明によるデスタッフ回路は、１フレームにＭビット
の余剰ビットか付加されたＮビット（８２Ｍ）の入力デ
ータ信号を受け、前記入力データ信号をメモリ回路に一
旦記憶し、位相同期ループ回路から発生された出力クロ
ックに応答して前記メモリ回路から出力データ信号を読
出して、前記入力データ信号から前記余剰ビットが抜き
取られた出力データ信号を得るデスタッフ回路であって
、前記余剰ビットが１フレームに均等になるような歯抜
はクロック信号を生成する歯抜はクロック生成回路を有
し、前記歯抜はクロック信号を前記位相同期ループ回路
へ供給することを特徴とする。

【実施例】

以下、本発明の実施例について図面を参照して説明する
。 第１図は本発明の一実施例によるデスタッフ回路を示す
ブロック図である。 入力データ信号１はメモリ回路６に供給される。 このとき用いられる書込みクロック信号は、入力歯数は
クロック２が供給されるＮ分周回路７によって生成され
る。ここで、入力歯数はクロック２は、第２図（ａ）に
示された１フレーム（７２０ビツト）からＯＨビットが
抜けたような、クロックである。 メモリ回路６からの出力データ信号３の読み出しは、電
圧制御発振器１０より発生される出力クロック４とＮ分
周回路８により生成されたＮ分周されたクロックとによ
り行われる。 電圧制御発振器１０の制御は次のように行われる。 クロック信号５が、歯抜はクロック生成回路１１に供給
される。歯抜はクロック生成回路１１は、歯抜けの位置
が均等になるように作った歯抜はクロック信号を生成す
る。ここで、歯抜はクロック信号は、ｊ＠２図（ｂ）に
示されるように、分散されたＯＨビットが抜けたような
信号である。歯抜はクロック信号はＮ分周回路１２に供
給され、Ｎ分周回路１２は歯抜はクロック信号をＮ分周
し、Ｎ分周された信号を出力する。 位相比較回路９には、Ｎ分周回路１２からのＮ分周され
た信号とＮ分周回路８からのＮ分周された信号とが供給
される。位相比較回路９はこれらＮ分周された信号を比
較して制御信号を電圧制御発振器１０へ供給する。 即ち、クロック信号５からＯＨビットを均等化して入力
歯数はクロック２とは別に生成した歯抜はクロック信号
を用いる。 入力データ信号１としては第２図（ａ）に示すような信
号が入る。このとき、最長５１ビット分の歯抜けがある
ので、人力歯数はクロック２を用いて位相比較回路９で
位相比較を行うと、電圧制御発振器１０の制御にむらが
出来るため出力にジッタが生じる。 本実施例では、第２図（ｂ）に示すように、ＯＨビット
を均等化することにより、電圧制御発振器１０の制御が
一定となり、出カシツタを低減することが出来る。 また、電圧制御発振器１０の手前に十分に低い低域濾波
器を入れる必要がないので、周波数引き込み範囲も広い
。

【発明の効果】

以上説明したように、本発明は、メモリ回路に供給され
る入力間抜はクロックとは別に、余剰ビットを均等に平
準化した歯抜はクロック信号を生成し、この歯抜はクロ
ック信号をＰＬＬ回路へ供給しているので、出カシツタ
を減少させることができ、かつ周波数引き込み範囲も広
いという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデスタッフ回路を示す
ブロック図、第２図は本発明で使用されるフレーム構成
と歯抜はクロック生成回路の動作を説明するための図、
第３図は従来のデスタッフ回路を示すブロック図である
。 １・・・入力データ信号、２・・・入力間抜はクロック
、３・・・出力データ信号、４・・出力クロック、５・
・・クロック信号、６・・・メモリ回路、７・・・Ｎ分
周回路、８・・・Ｎ分周回路、９・・・位相比較回路、
１ｏ・・・電圧制御発振器、１１・・・歯抜はタロツク
生成回路、１２・・・Ｎ分周回路。

Claims (1)

1. 【特許請求の範囲】 １、１フレームにＭビットの余剰ビットが付加されたＮ
   ビット（Ｎ≧Ｍ）の入力データ信号を受け、前記入力デ
   ータ信号をメモリ回路に一旦記憶し、位相同期ループ回
   路から発生された出力クロックに応答して前記メモリ回
   路から出力データ信号を読出して、前記入力データ信号
   から前記余剰ビットが抜き取られた出力データ信号を得
   るデスタッフ回路に於て、 前記余剰ビットが１フレームに均等になるような歯抜け
   クロック信号を生成する歯抜けクロック生成回路を有し
   、 前記歯抜けクロック信号を前記位相同期ループ回路へ供
   給することを特徴とするデスタッフ回路。