JP2630057B2 - ディジタル同期網のデスタッフ回路 - Google Patents

ディジタル同期網のデスタッフ回路

Info

Publication number
JP2630057B2
JP2630057B2 JP2303984A JP30398490A JP2630057B2 JP 2630057 B2 JP2630057 B2 JP 2630057B2 JP 2303984 A JP2303984 A JP 2303984A JP 30398490 A JP30398490 A JP 30398490A JP 2630057 B2 JP2630057 B2 JP 2630057B2
Authority
JP
Japan
Prior art keywords
signal
stuff
circuit
clock
missing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2303984A
Other languages
English (en)
Other versions
JPH04177932A (ja
Inventor
吉喜 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2303984A priority Critical patent/JP2630057B2/ja
Publication of JPH04177932A publication Critical patent/JPH04177932A/ja
Application granted granted Critical
Publication of JP2630057B2 publication Critical patent/JP2630057B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明はディジタル同期網に関し、特に、受信側でス
タッフされた受信信号を元信号に復号するデスタッフ回
路に関する。
【従来の技術】
ディジタル同期網は、第4図に示されるように、各局
21、22にマスタクロック発生器23、24が設置され、各々
の局内では各々のマスタクロックに同期している。 従って、例えば、対向局22より伝送路27を通して送ら
れて来た受信信号は、マスタクロック発生器24から発生
されるマスタクロックに同期している。この受信信号を
自局21では、自局内のマスタクロック発生器23から発生
されるマスタクロックに入出力装置25にて乗せかえてい
る。この場合、マスタクロック発生器23及び24から発生
されるマスタクロック間に、わずかな周波数差異がある
ので、周知のスタッフ技法により周波数を合わせてい
る。受信信号を元信号に復元するために、メモリ回路と
位相同期ループ(以下、PLLと略する。)回路とより構
成されているデスタッフ回路が通常採用される。 第3図に従来のデスタッフ回路を示す。入力データ信
号1はメモリ回路6に供給される。メモリ回路6のメモ
リ容量がNビットであるとする。情報ビットの位置のみ
示す歯抜けクロック2はN分周回路7に供給される。N
分周回路7は歯抜けクロック2をN分周してN分周され
たクロックを生成している。メモリ回路6の読出しクロ
ックは、電圧制御発振器10により生成された出力クロッ
ク4をN分周するN分周回路8により生成される。位相
比較器9が、N分周回路7から出力されるN分周された
クロックとN分周回路8から出力されたN分周されたク
ロックとを位相比較し、制御信号を電圧制御発振器10へ
供給することにより、出力クロック4を歯抜けクロック
2に同期させている。ここで、N分周回路7及び8、位
相比較器9、及び電圧制御発振器10により、PLL回路が
構成される。
【発明が解決しようとする課題】
このような従来のデスタッフ回路では、わずかに違う
マスタクロックの周波数によりクロックの乗せかえによ
り生ずるスタッフ周期が長くなり、元信号に復号する際
にこのスタッフによりジッタが出力に発生したり、位相
比較器で十分に低い低域通過濾波器により低周波のジッ
タ(ワンダー)成分が出力される。このため、他の装置
に対してジッタを送信し、システム全体でジッタが相加
されて、通信に重大な影響を及ぼすという欠点がある。 本発明の目的は、マスタクロックのわずかな周波数差
異により生ずるスタッフビットが、元信号に復号する際
に、出力ジッタとして発生するのを減少することができ
るディジタル同期網のデスタッフ回路を提供することに
ある。
【課題を解決するための手段】
本発明によるディジタル同期網のデスタッフ回路は、
マスタクロックで同期しているディジタル同期網におけ
る、複数ビットからなるスタッフ信号が元信号に挿入さ
れた受信信号を入力データ信号として受け、前記入力デ
ータ信号をメモリ回路に一旦記憶し、位相同期ループ回
路から発生された出力クロックに応答して前記メモリ回
路から出力データ信号を読出して、前記元信号を前記出
力データ信号として復号するデスタッフ回路に於て、前
記スタッフ信号を検出してスタッフ検出信号を出力する
スタッフ検出手段と、前記スタッフ検出信号に応答して
スタッフ周期間隔を表すスタッフ周期間隔検出信号を出
力するスタッフ周期間隔検出手段と、前記マスタクロッ
クを受け、前記スタッフ周期間隔検出信号に応答して、
歯抜け位置が均等になるように前記スタッフ信号を構成
する複数ビットを前記スタッフ周期間隔毎に1ビットず
つ分散させた歯抜けクロック信号を生成する歯抜けクロ
ック生成回路とを有し、前記歯抜けクロック信号を前記
位相同期ループ回路へ供給し、一つの前記メモリ回路の
みを使用してデスタッフを行うことを特徴とする。
【実施例】
以下、本発明の実施例について図面を参照して説明す
る。 第2図は本発明の一実施例によるデスタッフ回路で使
用されるフレーム構成を示す。1フレームは810バイト
で構成され、この中の1バイトがスタッフ信号に用いら
れる。ここで、スタッフ信号は、例えば、30フレームに
1回の割合で挿入される。本発明では、スタッフ信号を
検出すると、スタッフ周期を検出し、8ビットをこのフ
レーム周期で均等になるように、平準化してデスタッフ
を行う。 第1図は本発明の一実施例によるデスタッフ回路を示
すブロック図である。 伝送路27(第4図)からの受信信号は、入力データ信
号としてメモリ回路6に供給される。このとき用いられ
る書込みクロック信号は、入力歯抜けクロック2が供給
されるN分周回路7によって生成される。ここで、入力
歯抜けクロック2は、第2図の先頭に示された1フレー
ム(810バイト)から斜線で示された1バイトのスタッ
フバイトが抜けたような、クロックである。 メモリ回路6からの出力データ信号3の読み出しは、
電圧制御発振器10より発生される出力クロックとN分周
回路8により生成されたN分周されたクロックとにより
行われる。 出力クロック4の周波数の制御は次のように行われ
る。 スタッフ信号は図示しないスタッフ検出回路で検出さ
れ、スタッフ検出回路はスタッフ検出信号を出力する。
このスタッフ検出信号13が供給されるスタッフ周期間隔
検出回路12は、スタッフ検出信号13に基づいてスタッフ
周期を表すスタッフ周期間隔検出信号を出力する。本実
施例では、スタッフ周期はフレーム周期に等しい。スタ
ッフ周期間隔検出信号は、歯抜けクロク生成回路11に供
給される。歯抜けクロック生成回路11にはマスタクロッ
ク発生器(第4図の23又は24)から発生されたマスタク
ロックが供給される。 歯抜けクロック生成回路11は、マスタクロックとスタ
ッフ周期間隔検出信号とに基づいて、歯抜ける位置が均
等になるように作った歯抜けクロック信号を生成する。
ここで、歯抜けクロック信号は、第2図の矢印の下に示
される8フレームの各々からスタッフビットが抜けたよ
うな信号である。歯抜けクロック信号はN分周回路14に
供給され、N分周回路14は歯抜けクロック信号をN分周
し、N分周された信号を出力する。 位相比較器9には、N分周回路14からのN分周された
信号とN分周回路8からのN分周された信号とが供給さ
れる。位相比較器9はこれらN分周された信号を比較し
て制御信号を電圧制御発振器10へ供給する。 従って、電圧制御発振器10に供給される制御信号の変
化が少なくなり、出力クロック4にジッタが減少する。
【発明の効果】
以上説明したように、本発明は、デスタッフビットの
歯抜け位置を均等に分散し、平準化することにより、出
力ジッタ(ワンダ)を減少させることができるという効
果がある。また、複数ビットからなるスタッフ信号が元
信号に挿入された受信信号に対してデスタッフを行うの
に、1つのメモリ回路のみを使用して1段階でデスタッ
フを行うので、処理速度が速くかつ回路構成が簡易とな
る利点もある。
【図面の簡単な説明】
第1図は本発明の一実施例によるデスタッフ回路を示す
ブロック図、第2図は本発明で使用されるフレーム構成
を示す図、第3図は従来のデスタッフ回路を示すブロッ
ク図、第4図は本発明が適用されるディジタル同期網を
示すブロック図である。 1……入力データ信号、2……入力歯抜けクロック、3
……出力データ信号、4……出力クロック、5……マス
タクロック、6……メモリ回路、7……N分周回路、8
……N分周回路、9……位相比較器、10……電圧制御発
振器、11……歯抜けクロック生成回路、12……スタッフ
周期間隔検出回路、13……スタッフ検出信号、14……N
分周回路。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】マスタクロックで同期しているディジタル
    同期網における、複数ビットからなるスタッフ信号が元
    信号に挿入された受信信号を入力データ信号として受
    け、前記入力データ信号をメモリ回路に一旦記憶し、位
    相同期ループ回路から発生された出力クロックに応答し
    て前記メモリ回路から出力データ信号を読出して、前記
    元信号を前記出力データ信号として復号するデスタッフ
    回路に於て、 前記スタッフ信号を検出してスタッフ検出信号を出力す
    るスタッフ検出手段と、 前記スタッフ検出信号に応答してスタッフ周期間隔を表
    すスタッフ周期間隔検出信号を出力するスタッフ周期間
    隔検出手段と、 前記マスタクロックを受け、前記スタッフ周期間隔検出
    信号に応答して、歯抜け位置が均等になるように前記ス
    タッフ信号を構成する複数ビットを前記スタッフ周期間
    隔毎に1ビットずつ分散させた歯抜けクロック信号を生
    成する歯抜けクロック生成回路とを有し、 前記歯抜けクロック信号を前記位相同期ループ回路へ供
    給し、一つの前記メモリ回路のみを使用してデスタッフ
    を行うことを特徴とするディジタル同期網のデスタッフ
    回路。
JP2303984A 1990-11-13 1990-11-13 ディジタル同期網のデスタッフ回路 Expired - Lifetime JP2630057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2303984A JP2630057B2 (ja) 1990-11-13 1990-11-13 ディジタル同期網のデスタッフ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2303984A JP2630057B2 (ja) 1990-11-13 1990-11-13 ディジタル同期網のデスタッフ回路

Publications (2)

Publication Number Publication Date
JPH04177932A JPH04177932A (ja) 1992-06-25
JP2630057B2 true JP2630057B2 (ja) 1997-07-16

Family

ID=17927643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2303984A Expired - Lifetime JP2630057B2 (ja) 1990-11-13 1990-11-13 ディジタル同期網のデスタッフ回路

Country Status (1)

Country Link
JP (1) JP2630057B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630228B2 (ja) * 1993-11-29 1997-07-16 日本電気株式会社 Sonet/sdhフレーム変換方法および回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188127A (ja) * 1988-01-22 1989-07-27 Nippon Telegr & Teleph Corp <Ntt> デスタッフ方式
JPH0227828A (ja) * 1988-07-18 1990-01-30 Hitachi Ltd デスタッフ回路
JPH03173233A (ja) * 1989-12-01 1991-07-26 Fujitsu Ltd ジッタ低減方式

Also Published As

Publication number Publication date
JPH04177932A (ja) 1992-06-25

Similar Documents

Publication Publication Date Title
JP2777929B2 (ja) 非同期信号抽出回路
JP3084151B2 (ja) 情報処理システム
US5276688A (en) Circuit arrangement for bit rate adjustment
US5357514A (en) Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data
JPH11266221A (ja) ペイロード相対位置変更要求装置及びそれを含む伝送装置
JP2630057B2 (ja) ディジタル同期網のデスタッフ回路
JPH05199199A (ja) スタッフ同期制御方式
JP2697371B2 (ja) スタッフ多重通信受信回路
JP2000040956A (ja) 同期制御方式
US5937021A (en) Digital phase-locked loop for clock recovery
JP2630058B2 (ja) デスタッフ回路
KR100200826B1 (ko) 위상동기 일치회로
JP3288192B2 (ja) 同期クロック回路
JP3269079B2 (ja) クロック分配回路
JP2748746B2 (ja) 位相同期発振器
KR100377505B1 (ko) 비트 리킹 방식의 지터 제어 회로
JP2952935B2 (ja) 非同期データ伝送システム
JPH11331117A (ja) 位相制御装置
KR0162461B1 (ko) 저주파수에 적합한 전폭 디지탈 피엘엘
JPH04246939A (ja) スタッフジッタ抑圧回路
JPH01180151A (ja) 自走周波数安定度補償式pll回路
JP3144735B2 (ja) 同期信号発生器
KR100204062B1 (ko) 저속 데이타 프레임 위상 정렬기
JP3348840B2 (ja) 装置内クロック選択切替時における低速伝送信号出力方式
JP3097737B2 (ja) バーストクロック対応メモリ回路