JP2630228B2 - Ｓｏｎｅｔ／ｓｄｈフレーム変換方法および回路 - Google Patents
Ｓｏｎｅｔ／ｓｄｈフレーム変換方法および回路Info
- Publication number
- JP2630228B2 JP2630228B2 JP5297742A JP29774293A JP2630228B2 JP 2630228 B2 JP2630228 B2 JP 2630228B2 JP 5297742 A JP5297742 A JP 5297742A JP 29774293 A JP29774293 A JP 29774293A JP 2630228 B2 JP2630228 B2 JP 2630228B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- sts
- sdh
- stm
- sonet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル伝送装置に
使用されるフレーム変換方法及び変換回路に関し、特に
同期系である同期光伝送ネットワーク（ＳＯＮＥＴ）の
ＳＴＳ−３フレームを、同期ディジタル多重化構造（Ｓ
ＤＨ）のＳＴＭ−１フレームに変換する回路に関する。
使用されるフレーム変換方法及び変換回路に関し、特に
同期系である同期光伝送ネットワーク（ＳＯＮＥＴ）の
ＳＴＳ−３フレームを、同期ディジタル多重化構造（Ｓ
ＤＨ）のＳＴＭ−１フレームに変換する回路に関する。
【０００２】
【従来の技術】同期多重に適した新しいディジタルハイ
アラーキの標準化が進んでいる。例えば、北米標準ＡＮ
ＳＩとして同期光伝送ネットワーク（ＳＯＮＥＴ：Sync
hronous Oprical NETwork ）があり、このＳＯＮＥＴで
はＳＴＳ−３（Synchronous Transport System 3）フレ
ームが定められている。また、国際標準ＩＴＵ−Ｔ勧告
のものとして同期ディジタル多重化構造（ＳＤＨ：Sync
hronous Digital Hierarchy ）があり、このＳＤＨでは
ＳＴＭ−１（Synchronous Transport Module-1）フレー
ムが定められている。ここでＳＤＨは旧ＣＣＩＴＴ（国
際電信電話諮問委員会）勧告Ｇ．７０７，Ｇ．７０８，
Ｇ．７０９によって規定されている。
アラーキの標準化が進んでいる。例えば、北米標準ＡＮ
ＳＩとして同期光伝送ネットワーク（ＳＯＮＥＴ：Sync
hronous Oprical NETwork ）があり、このＳＯＮＥＴで
はＳＴＳ−３（Synchronous Transport System 3）フレ
ームが定められている。また、国際標準ＩＴＵ−Ｔ勧告
のものとして同期ディジタル多重化構造（ＳＤＨ：Sync
hronous Digital Hierarchy ）があり、このＳＤＨでは
ＳＴＭ−１（Synchronous Transport Module-1）フレー
ムが定められている。ここでＳＤＨは旧ＣＣＩＴＴ（国
際電信電話諮問委員会）勧告Ｇ．７０７，Ｇ．７０８，
Ｇ．７０９によって規定されている。
【０００３】従来、ＳＯＮＥＴのＳＴＳ−３フレームを
ＳＤＨのＳＴＭ−１フレームに変換する技術は存在しな
い。
ＳＤＨのＳＴＭ−１フレームに変換する技術は存在しな
い。
【０００４】フレーム変換を行う先行技術として次のも
のが知られている。特開平２−１２８５３５号公報（以
下、先行技術１と記す）には、高速、大容量で入力ポー
トと出力ポートを個別に持つデュアルポートＲＡＭを使
用することによってＲＡＭを一つで構成せしめ、フレー
ム位相吸収を含むフレーム変換を小さな規模の回路構成
で実施せしめることを可能とした「フレーム変換回路」
が開示されている。、特開平２−２０１３１号公報（以
下、先行技術２と記す）には、入力端子と出力端子を独
立して別々に有して書き込みアドレス制御と読み出しア
ドレス制御を同時に行うことが可能なランダムアクセス
メモリ（デュアルポートＲＡＭ）を使用することによ
り、１つのＲＡＭの使用ですみ、かつまたバッファ回路
や選択回路のようなＲＡＭへの入出力制御のための回路
および書き込みと読み出しのアドレスを切替制御するた
めの回路を必要としないで、簡単な回路構成でフレーム
変換を行うことができる「フレーム変換器」が開示され
ている。特開昭６１−１９２１３９号公報（以下、先行
技術３と記す）には、信号選択回路の作動により、記憶
回路のアドレス信号の入力接続状態を書込み時と読出し
時とで異なる状態にすることにより、読出しアドレスを
記憶する記憶回路を省いた、小型で低価格の「フレーム
変換回路」が開示されている。
のが知られている。特開平２−１２８５３５号公報（以
下、先行技術１と記す）には、高速、大容量で入力ポー
トと出力ポートを個別に持つデュアルポートＲＡＭを使
用することによってＲＡＭを一つで構成せしめ、フレー
ム位相吸収を含むフレーム変換を小さな規模の回路構成
で実施せしめることを可能とした「フレーム変換回路」
が開示されている。、特開平２−２０１３１号公報（以
下、先行技術２と記す）には、入力端子と出力端子を独
立して別々に有して書き込みアドレス制御と読み出しア
ドレス制御を同時に行うことが可能なランダムアクセス
メモリ（デュアルポートＲＡＭ）を使用することによ
り、１つのＲＡＭの使用ですみ、かつまたバッファ回路
や選択回路のようなＲＡＭへの入出力制御のための回路
および書き込みと読み出しのアドレスを切替制御するた
めの回路を必要としないで、簡単な回路構成でフレーム
変換を行うことができる「フレーム変換器」が開示され
ている。特開昭６１−１９２１３９号公報（以下、先行
技術３と記す）には、信号選択回路の作動により、記憶
回路のアドレス信号の入力接続状態を書込み時と読出し
時とで異なる状態にすることにより、読出しアドレスを
記憶する記憶回路を省いた、小型で低価格の「フレーム
変換回路」が開示されている。
【０００５】
【発明が解決しようとする課題】上述したように、従
来、ＳＯＮＥＴのＳＴＳ−３フレームを上記ＣＣＩＴＴ
勧告のＧ．７０７，Ｇ．７０８，Ｇ．７０９によって規
定されているＳＤＨのＳＴＭ−１フレームへ変換するこ
とについて何等提案されていない。しかしながら、ＳＯ
ＮＥＴのＳＴＳ−３フレームは今後ＳＤＨにおいても適
用されることがあるものと考えられ、このような適用を
考えた場合、ＳＯＮＥＴのＳＴＳ−３フレームをＳＤＨ
のＳＴＭ−１フレームに変換する方法及び回路を考慮し
ておくことは極めて重要なことである。
来、ＳＯＮＥＴのＳＴＳ−３フレームを上記ＣＣＩＴＴ
勧告のＧ．７０７，Ｇ．７０８，Ｇ．７０９によって規
定されているＳＤＨのＳＴＭ−１フレームへ変換するこ
とについて何等提案されていない。しかしながら、ＳＯ
ＮＥＴのＳＴＳ−３フレームは今後ＳＤＨにおいても適
用されることがあるものと考えられ、このような適用を
考えた場合、ＳＯＮＥＴのＳＴＳ−３フレームをＳＤＨ
のＳＴＭ−１フレームに変換する方法及び回路を考慮し
ておくことは極めて重要なことである。
【０００６】したがって、本発明の目的は、ＳＯＮＥＴ
のＳＴＳ−３フレームをＣＥＰＴ系ＳＰＥ・ＣＣＩＴＴ
勧告のＧ７０７、Ｇ７０８、Ｇ７０９によって規定され
ているＳＤＨのＳＴＭ−１フレームへ変換する、ＳＯＮ
ＥＴ／ＳＤＨフレーム変換方法および回路を提供するこ
とにある。
のＳＴＳ−３フレームをＣＥＰＴ系ＳＰＥ・ＣＣＩＴＴ
勧告のＧ７０７、Ｇ７０８、Ｇ７０９によって規定され
ているＳＤＨのＳＴＭ−１フレームへ変換する、ＳＯＮ
ＥＴ／ＳＤＨフレーム変換方法および回路を提供するこ
とにある。
【０００７】先行技術１〜３のいずれにも、ＳＯＮＥＴ
のＳＴＳ−３フレームをＳＤＨのＳＴＭ−１フレームに
変換する方法及び回路が示されていない。
のＳＴＳ−３フレームをＳＤＨのＳＴＭ−１フレームに
変換する方法及び回路が示されていない。
【０００８】
【課題を解決するための手段】本発明によるＳＯＮＥＴ
／ＳＤＨフレーム変換方法は、北米標準ＡＮＳＩの同期
光伝送ネットワーク（ＳＯＮＥＴ）において定められて
いるＳＴＳ−３フレームを、国際標準ＩＴＵ−Ｔ勧告の
同期ディジタルハイアラーキ（ＳＤＨ）で定められてい
るＳＴＭ−１フレームに変換する方法であって、ＳＴＳ
−３フレームの決められた位置にあるパス・オーバー・
ヘッド（ＰＯＨ）と固定スタッフ（Ｒ）の位置を、ＳＴ
Ｍ−１フレームの１０〜１８カラムの間に入れ替えるこ
とにより、ＳＴＳ−３フレームをＳＴＭ−１フレームに
変換することを特徴とする。
／ＳＤＨフレーム変換方法は、北米標準ＡＮＳＩの同期
光伝送ネットワーク（ＳＯＮＥＴ）において定められて
いるＳＴＳ−３フレームを、国際標準ＩＴＵ−Ｔ勧告の
同期ディジタルハイアラーキ（ＳＤＨ）で定められてい
るＳＴＭ−１フレームに変換する方法であって、ＳＴＳ
−３フレームの決められた位置にあるパス・オーバー・
ヘッド（ＰＯＨ）と固定スタッフ（Ｒ）の位置を、ＳＴ
Ｍ−１フレームの１０〜１８カラムの間に入れ替えるこ
とにより、ＳＴＳ−３フレームをＳＴＭ−１フレームに
変換することを特徴とする。
【０００９】また、本発明によるＳＯＮＥＴ／ＳＤＨフ
レーム変換回路は、北米標準ＡＮＳＩの同期光伝送ネッ
トワーク（ＳＯＮＥＴ）において定められているＳＴＳ
−３フレームを、国際標準ＩＴＵ−Ｔ勧告の同期ディジ
タルハイアラーキ（ＳＤＨ）で定められているＳＴＭ−
１フレームに変換する回路であって、ＳＴＳ−３フレー
ムのデータが書き込まれ、ＳＴＭ−１フレームのデータ
が読み出されるメモリ部と、ＳＴＳ−３フレームの決め
られた位置にあるパス・オーバー・ヘッド（ＰＯＨ）と
固定スタッフ（Ｒ）の位置を、ＳＴＭ−１フレームの１
０〜１８カラムの間に入れ替えるように、メモリ部の書
き込み及び読み出しを制御するカウンタ部とを備えたこ
とを特徴とする。
レーム変換回路は、北米標準ＡＮＳＩの同期光伝送ネッ
トワーク（ＳＯＮＥＴ）において定められているＳＴＳ
−３フレームを、国際標準ＩＴＵ−Ｔ勧告の同期ディジ
タルハイアラーキ（ＳＤＨ）で定められているＳＴＭ−
１フレームに変換する回路であって、ＳＴＳ−３フレー
ムのデータが書き込まれ、ＳＴＭ−１フレームのデータ
が読み出されるメモリ部と、ＳＴＳ−３フレームの決め
られた位置にあるパス・オーバー・ヘッド（ＰＯＨ）と
固定スタッフ（Ｒ）の位置を、ＳＴＭ−１フレームの１
０〜１８カラムの間に入れ替えるように、メモリ部の書
き込み及び読み出しを制御するカウンタ部とを備えたこ
とを特徴とする。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１に、本発明によって、フレーム変換さ
れるＳＯＮＥＴのＳＴＳ−３フレームと、変換されるべ
きＳＤＨのＳＴＭ−１フレームとの関係を示す。
れるＳＯＮＥＴのＳＴＳ−３フレームと、変換されるべ
きＳＤＨのＳＴＭ−１フレームとの関係を示す。
【００１２】図１の先頭行すなわち第１行に示されてい
るように、ＳＴＳ−３フレームの１〜９カラムにはセク
ション・オーバー・ヘッド（ＳＯＨ）が９バイト分、１
０〜１２カラムにはパス・オーバー・ヘッド（ＰＯＨ）
が３バイト分配置されている。また、ＳＴＳ−３フレー
ムの９７〜９９カラムおよび１８４〜１８６カラムに
は、各々３バイト分の固定スタッフ（Ｒ）が配置され、
１３〜９６カラム、１００〜１８３カラムおよび１８７
〜２７０カラムには各々８４バイト分のデータが位置付
けられている。各カラムにおける、セクション・オーバ
ー・ヘッド（ＳＯＨ）、パス・オーバー・ヘッド（ＰＯ
Ｈ）、固定スタッフ（Ｒ）およびデータの部分の位置関
係は、図示したように決められている。
るように、ＳＴＳ−３フレームの１〜９カラムにはセク
ション・オーバー・ヘッド（ＳＯＨ）が９バイト分、１
０〜１２カラムにはパス・オーバー・ヘッド（ＰＯＨ）
が３バイト分配置されている。また、ＳＴＳ−３フレー
ムの９７〜９９カラムおよび１８４〜１８６カラムに
は、各々３バイト分の固定スタッフ（Ｒ）が配置され、
１３〜９６カラム、１００〜１８３カラムおよび１８７
〜２７０カラムには各々８４バイト分のデータが位置付
けられている。各カラムにおける、セクション・オーバ
ー・ヘッド（ＳＯＨ）、パス・オーバー・ヘッド（ＰＯ
Ｈ）、固定スタッフ（Ｒ）およびデータの部分の位置関
係は、図示したように決められている。
【００１３】一方、図１の第３行に示されているよう
に、この実施例で変換されるべきＳＤＨのＳＴＭ−１フ
レームは、１〜９カラムにセクション・オーバー・ヘッ
ド（ＳＯＨ）が９バイト分、１０〜１８カラムの間にパ
ス・オーバー・ヘッド（ＰＯＨ）が３バイト分、固定ス
タッフ（Ｒ）が６バイト分配置され、残りの１９〜２７
０カラムに２５２バイト分のデータが位置付けられてい
る。各バイトにおける、セクション・オーバー・ヘッド
（ＳＯＨ）、パス・オーバー・ヘッド（ＰＯＨ）、固定
スタッフ（Ｒ）およびデータの部分の位置関係は、図示
したように変換されるものとする。
に、この実施例で変換されるべきＳＤＨのＳＴＭ−１フ
レームは、１〜９カラムにセクション・オーバー・ヘッ
ド（ＳＯＨ）が９バイト分、１０〜１８カラムの間にパ
ス・オーバー・ヘッド（ＰＯＨ）が３バイト分、固定ス
タッフ（Ｒ）が６バイト分配置され、残りの１９〜２７
０カラムに２５２バイト分のデータが位置付けられてい
る。各バイトにおける、セクション・オーバー・ヘッド
（ＳＯＨ）、パス・オーバー・ヘッド（ＰＯＨ）、固定
スタッフ（Ｒ）およびデータの部分の位置関係は、図示
したように変換されるものとする。
【００１４】図２を参照して、本発明の一実施例による
ＳＯＮＥＴ／ＳＤＨフレーム変換回路について説明す
る。図示されたＳＯＮＥＴ／ＳＤＨフレーム変換回路
は、メモリ部１０とカウンタ部２０とから構成されてい
る。
ＳＯＮＥＴ／ＳＤＨフレーム変換回路について説明す
る。図示されたＳＯＮＥＴ／ＳＤＨフレーム変換回路
は、メモリ部１０とカウンタ部２０とから構成されてい
る。
【００１５】メモリ部１０にはＳＴＳ−３フレームデー
タが書き込まれ、メモリ部１０からＳＴＭ−１フレーム
データが読み出される。カウンタ部２０は、後述するよ
うに、メモリ部１０の書き込み及び読み出しを制御す
る。
タが書き込まれ、メモリ部１０からＳＴＭ−１フレーム
データが読み出される。カウンタ部２０は、後述するよ
うに、メモリ部１０の書き込み及び読み出しを制御す
る。
【００１６】メモリ部１０には、ＳＴＳ−３フレームデ
ータとフレームパルスＲＦＰＯバー（ここで、ＲＦＰＯ
バーは下記の数式１で表されるものを示す）と書込みク
ロックＷ−ＣＬＫと読出しクロックＲ−ＣＬＫとが供給
され、ＳＴＭ−１フレームデータを出力する。
ータとフレームパルスＲＦＰＯバー（ここで、ＲＦＰＯ
バーは下記の数式１で表されるものを示す）と書込みク
ロックＷ−ＣＬＫと読出しクロックＲ−ＣＬＫとが供給
され、ＳＴＭ−１フレームデータを出力する。
【００１７】
【数１】
【００１８】ここで、フレームパルスＲＦＰＯバーは、
図３に示すように、ＳＯＨの先頭バイトＡ１の位置を示
す。カウンタ部２０には、フレームパルスＲＦＰＯバー
と入力クロック１９ＭＣＬＫとが供給され、上記書込み
クロックＷ−ＣＬＫと上記読出しクロックＲ−ＣＬＫと
をメモリ部１０へ供給する。
図３に示すように、ＳＯＨの先頭バイトＡ１の位置を示
す。カウンタ部２０には、フレームパルスＲＦＰＯバー
と入力クロック１９ＭＣＬＫとが供給され、上記書込み
クロックＷ−ＣＬＫと上記読出しクロックＲ−ＣＬＫと
をメモリ部１０へ供給する。
【００１９】次に本ＳＯＮＥＴ／ＳＤＨフレーム変換回
路の動作について説明する。カウンタ部２０では、入力
クロック１９ＭＣＬＫおよびフレームパルスＲＦＰＯバ
ーより、図１の第２行および第４行に示すような、歯抜
けの書込みクロックＷ−ＣＬＫと読出しクロックＲ−Ｃ
ＬＫを作成する。メモリ部１０では、フレームパルスＲ
ＦＰＯバーでデータの書き込み、読み出しのタイミング
を決め、ＳＯＮＥＴのＳＴＳ−３フレームデータの固定
スタッフ（Ｒ）を除いた部分を書込みクロックＷ−ＣＬ
Ｋでメモリ部１０に書き込み、読出しクロックＲ−ＣＬ
ＫでＳＤＨのＳＴＭ−１フレームデータに合わせて読み
出すことにより、フレーム変換する。
路の動作について説明する。カウンタ部２０では、入力
クロック１９ＭＣＬＫおよびフレームパルスＲＦＰＯバ
ーより、図１の第２行および第４行に示すような、歯抜
けの書込みクロックＷ−ＣＬＫと読出しクロックＲ−Ｃ
ＬＫを作成する。メモリ部１０では、フレームパルスＲ
ＦＰＯバーでデータの書き込み、読み出しのタイミング
を決め、ＳＯＮＥＴのＳＴＳ−３フレームデータの固定
スタッフ（Ｒ）を除いた部分を書込みクロックＷ−ＣＬ
Ｋでメモリ部１０に書き込み、読出しクロックＲ−ＣＬ
ＫでＳＤＨのＳＴＭ−１フレームデータに合わせて読み
出すことにより、フレーム変換する。
【００２０】尚、固定スタッフ（Ｒ）はメモリ部１０に
書き込まない為、メモリ部１０から読み出される時にこ
の部分は前のデータが伸ばされる。ＳＤＨのＳＴＭ−１
フレームにおいて、本来固定スタッフ（Ｒ）であるカラ
ムに、ＳＯＮＥＴのＳＴＳ−３フレームのパス・オーバ
ー・ヘッド（ＰＯＨ）が書き込まれる。
書き込まない為、メモリ部１０から読み出される時にこ
の部分は前のデータが伸ばされる。ＳＤＨのＳＴＭ−１
フレームにおいて、本来固定スタッフ（Ｒ）であるカラ
ムに、ＳＯＮＥＴのＳＴＳ−３フレームのパス・オーバ
ー・ヘッド（ＰＯＨ）が書き込まれる。
【００２１】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更／変
形が可能であるのは勿論である。
ず、本発明の要旨を逸脱しない範囲内で種々の変更／変
形が可能であるのは勿論である。
【００２２】
【発明の効果】以上説明したように本発明は、ＳＴＳ−
３フレームの決められた位置にあるパス・オーバー・ヘ
ッド（ＰＯＨ）と固定スタッフ（Ｒ）の位置を、ＳＴＭ
−１フレームの１０〜１８カラムの間に入れ替えること
により、ＳＯＮＥＴのＳＴＳ−３フレームからＳＤＨの
ＳＴＭ−１フレームへ変換することができるという効果
がある。
３フレームの決められた位置にあるパス・オーバー・ヘ
ッド（ＰＯＨ）と固定スタッフ（Ｒ）の位置を、ＳＴＭ
−１フレームの１０〜１８カラムの間に入れ替えること
により、ＳＯＮＥＴのＳＴＳ−３フレームからＳＤＨの
ＳＴＭ−１フレームへ変換することができるという効果
がある。
【図１】本発明に係るＳＯＮＥＴのＳＴＳ−３フレーム
及びＳＤＨのＳＴＭ−１フレームの構成を、書込みクロ
ックＷ−ＣＬＫ及び読出しクロックＲ−ＣＬＫと共に示
す信号フォーマット図である。
及びＳＤＨのＳＴＭ−１フレームの構成を、書込みクロ
ックＷ−ＣＬＫ及び読出しクロックＲ−ＣＬＫと共に示
す信号フォーマット図である。
【図２】本発明の一実施例によるＳＯＮＥＴ／ＳＤＨフ
レーム変換回路の構成を示すブロック図である。
レーム変換回路の構成を示すブロック図である。
【図３】フレームパルスＲＦＰＯバーとデータの位相関
係を示すタイムチャートである。
係を示すタイムチャートである。
１０ メモリ部 ２０ カウンタ部 ＳＯＨ セクション・オーバー・ヘッド ＰＯＨ パス・オーバー・ヘッド Ｒ 固定スタッフ Ａ１ ＳＯＨの先頭バイト
Claims (2)
- 【請求項１】 北米標準ＡＮＳＩの同期光伝送ネットワ
ーク（ＳＯＮＥＴ）において定められているＳＴＳ−３
フレームを、国際標準ＩＴＵ−Ｔ勧告の同期ディジタル
ハイアラーキ（ＳＤＨ）で定められているＳＴＭ−１フ
レームに変換する方法であって、 前記ＳＴＳ−３フレームの決められた位置にあるパス・
オーバー・ヘッド（ＰＯＨ）と固定スタッフ（Ｒ）の位
置を、前記ＳＴＭ−１フレームの１０〜１８カラムの間
に入れ替えることにより、前記ＳＴＳ−３フレームを前
記ＳＴＭ−１フレームに変換することを特徴とするＳＯ
ＮＥＴ／ＳＤＨフレーム変換方法。 - 【請求項２】 北米標準ＡＮＳＩの同期光伝送ネットワ
ーク（ＳＯＮＥＴ）において定められているＳＴＳ−３
フレームを、国際標準ＩＴＵ−Ｔ勧告の同期ディジタル
ハイアラーキ（ＳＤＨ）で定められているＳＴＭ−１フ
レームに変換する回路であって、 前記ＳＴＳ−３フレームのデータが書き込まれ、前記Ｓ
ＴＭ−１フレームのデータを読み出されるメモリ部と、 前記ＳＴＳ−３フレームの決められた位置にあるパス・
オーバー・ヘッド（ＰＯＨ）と固定スタッフ（Ｒ）の位
置を、前記ＳＴＭ−１フレームの１０〜１８カラムの間
に入れ替えるように、前記メモリ部の書き込み及び読み
出しを制御するカウンタ部とを備えたことを特徴とする
ＳＯＮＥＴ／ＳＤＨフレーム変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297742A JP2630228B2 (ja) | 1993-11-29 | 1993-11-29 | Ｓｏｎｅｔ／ｓｄｈフレーム変換方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297742A JP2630228B2 (ja) | 1993-11-29 | 1993-11-29 | Ｓｏｎｅｔ／ｓｄｈフレーム変換方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154357A JPH07154357A (ja) | 1995-06-16 |
| JP2630228B2 true JP2630228B2 (ja) | 1997-07-16 |
Family
ID=17850594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297742A Expired - Lifetime JP2630228B2 (ja) | 1993-11-29 | 1993-11-29 | Ｓｏｎｅｔ／ｓｄｈフレーム変換方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630228B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2353678A (en) * | 1999-08-24 | 2001-02-28 | Marconi Comm Ltd | Information structure conversion with overhead preservation in synchronous digital communication systems |
| DE19943625A1 (de) * | 1999-09-11 | 2001-03-15 | Alcatel Sa | Verfahren und Vorrichtung zum Umwandeln eines SONET-Signals in ein SDH-Signal |
| JP2001251267A (ja) | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 伝送装置及び信号相互変換方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2630057B2 (ja) * | 1990-11-13 | 1997-07-16 | 日本電気株式会社 | ディジタル同期網のデスタッフ回路 |
| JP2630058B2 (ja) * | 1990-11-13 | 1997-07-16 | 日本電気株式会社 | デスタッフ回路 |
-
1993
- 1993-11-29 JP JP5297742A patent/JP2630228B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07154357A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5666351A (en) | Method for disassembling and assembling frame structures containing pointers | |
| EP1865632B1 (en) | A method and apparatus for signal splitting and synthesizing | |
| US5113395A (en) | Frame phase aligning system using a buffer memory with a reduced capacity | |
| US7830909B2 (en) | Transparent sub-wavelength network | |
| JPH0779210A (ja) | 伝送システム | |
| WO2010134088A1 (en) | A method to transmit multiple data-streams of varying capacity data using virtual concatenation | |
| JP3429307B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
| JP3366330B2 (ja) | 時間又は空間ドメインにおいて切換を実行する方法 | |
| AU7570994A (en) | Justification of digital bit stream | |
| JP3694534B2 (ja) | 伝送システムおよび伝送装置 | |
| EP0525770B1 (en) | Method and apparatus for renewing AU-4 and TU-3 pointers of synchronous digital hierarchy | |
| US5214643A (en) | Method for inserting an asynchronous 139,264 kbit/s signal into a 155,520 kbit/s signal | |
| US7630414B2 (en) | Multiple low-speed into single high-speed SDH/SONET channel mapper/framer device and method | |
| JP2630228B2 (ja) | Ｓｏｎｅｔ／ｓｄｈフレーム変換方法および回路 | |
| JPH07507426A (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 | |
| EP1537694B1 (en) | Synchronous transmission network node | |
| US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
| US6888826B1 (en) | Pointer generator design that provides multiple outputs that can be synchronized to different clocks | |
| EP0475276B1 (en) | Pulse stuffing system | |
| JP3188563B2 (ja) | マルチプレクサ | |
| EP0711094A2 (en) | ATM cell format converter using cell start indicator for generating output cell pulse | |
| JP2867943B2 (ja) | Ｓｄｈ伝送システムの遅延変動吸収方法 | |
| JPH05327642A (ja) | フレーム変換方法及び変換回路 | |
| JP5471237B2 (ja) | クロックとフレームの乗せ換え方法及び回路 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |