JPH07507426A - 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率 を監視する方法及び装置発明の分野 本発明は、請求項１の序文に記載したエラスティック（弾性）バッファメモリの 充填率を監視する方法、及び請求項３の序文に記載したその装置に係る。

先行技術 現在のデジタル送信ネットワークは、近同期式であり、即ち、例えば各２Ｍビッ ト／秒の基本的なマルチブレクスシステムは、他のシステムとは独立した専用ク ロックを存している。それ故、単一の２Ｍビット／秒の信号を上位システムのビ ット流に配置することは不可能であり、高しルベルの信号は、各中間レベルを経 て２Ｍビット／秒レベルまでデマルチプレクスして、２Ｍビット／秒の信号を抽 出しなければならない。このため、特に、多数のマルチプレクサ及びデマルチプ レクサを必要とする分岐接続の構造は、高価なものとなっている。近同期送信ネ ットワークの別の欠点は、２つの異なる製造者からの装置が通常は適合しないこ とである。

他のものの中でもとりわけ上記の欠点から、例えば、ＣＣＩＴＴ規格Ｇ、７０７ 、Ｇ７０８及びＧ、７０９に規定された新たな同期デジタルハイアラーキＳＤＨ が導入されるに至った。同期デジタルハイアラーキは、多数のハイアラーキレベ ルＮ（Ｎ＝１．４、！６・・・）に配置されたＳＴＭ−Ｎ転送フレーム（同期搬 送モジュール）をベースとするものである。２．８及び３２Ｍビット／秒システ ムのような既存のＰＣＭシステムは、ＳＤＲの最低レベル（Ｎ＝１）の同期的１ ５５．５２０Ｍビット／秒フレームへとマルチプレクスされる。これにより、こ のフレームは、ＳＴＭ−１フレームと称する。ハイアラーキのより高いレベルで は、ビットレートが最低レベルのビットレートの倍数である。

図１はＳＴＭ−Ｎフレームの構造を示しており、そして図２は単一のＳＴＭ−１ フレームを示している。ＳＴＭ−Ｎフレームは、９行及びＮｘ２７０列のマトリ クスより成り、各行と列との間の接合点に１バイトが存在する。最初のＮｘ９列 の行１−３及び行５−９は、セクションオーバーヘッドＳＯＨを含み、そして行 ４は、ＡＵポインタを含む。このフレーム構造の残り部分は、長さがＮｘ２６１ 列のセクションで構成され、ＳＴＭ−Ｎフレームのペイロードセクションを含む 。

図２は、上記したように長さが２７０バイトの単一のＳＴＭ−１フレームを示し ている。ペイロードセクションは、１つ以上の管理ユニットＡＵを含む。図示さ れた特定の場合には、ペイロードセクションは、管理ユニットＡＵ−４より成り 、これに仮想コンテナＶＣ−４が挿入される。（或いは又、ＳＴＭ−１転送フレ ームが多数の低レベル管理ユニット（ＡＵ−３）を含んでいて、その各々がそれ に対応する低レベル仮想コンテナ（ＶＣ−３）を含んでもよい。）次いで、ＶＣ −４は、各行の始めに配置された長さ１バイト（全部で９バイト）の経路オーバ ーヘッドＰＯＨと、マツプされるべき情報信号のレートがその公称値からある程 度ずれたときにインターフェイスの調整をマツプに関して行えるようにするバイ トを含む低レベルフレームが存在するペイロードセクションとて構成される。

情報信号をＳＴＭ−１フレームにマツプすることは、例えば、特許出願ＡＵ−Ｂ −３４６８９／８９及びＦＴ−９１４７４６に開示されている。

ＡＵ−４ユニツトの各バイトは、それ自身の位置番号を有している。上記ＡＵポ インタは、ＡＵ−４ユニツトにおけるＶＣ−４コンテナの第１バイトの位置を含 んでいる。これらポインタは、ＳＤＲネットワークの種々の点において正又は負 のポインタ調整を行えるようにする。あるクロック周波数を存する仮想コンテナ が、該仮想コンテナのクロック周波数より低いクロック周波数で動作するネット ワークノードに付与された場合には、データバッファがいっばいになる。これは 、負の調整を必要とし、即ち受け取られた仮想コンテナからオーバーヘッドセク ンタンへ１バイトが転送される一方、ポインタ値が１だけ減少される。受は取ら れた仮想コンテナのレートかノードのクロックレートより低い場合には、データ バッファが空になる傾向となり、これは正の調整を必要とする。即ち、受は取ら れる仮想コンテナにスタフバイトか追加され、そしてポインタ値が１だけ増加さ れる。

図３は、ＳＴＭ−Ｎフレームを既存の非同期ビット流でいかに形成できるかを示 している。これらビット流（図の右側に示された１、５．２．６．８．３４．４ ５又は１４０Ｍビット／秒）は、第４の段において、ＣＣＩＴＴで規定されたコ ンテナＣにパックされる。第２の段では、制御データを含むオーバーヘッドバイ トがコンテナに挿入さ托従って、上記の仮想コンテナＶＣ−１１，ＶＣ−１２、 ＶＣ−２、ＶＣ−３又はＶＣ−４が得られる（省略形における第１のサフィック スはハイアラーキのレベルを表し、そして第２のサフィックスはビットレートを 表す）。この仮想コンテナは、同期ネットワークを経てその供給点まで送られる 間、そのままの状態に保たれる。ハイアラーキのレベルに基づいて、仮想コンテ ナは、更に、従属ユニットＴＵへと形成されるか、又はポインタを設けることに より上記のＡＵユニット（ＡＵ−３及びＡＵ−４’）へと形成される。ＡＵユニ ットは、ＳＴＭ−１フレームへと直接マツプすることができるが、ＴＵユニット は、従属ユニットグループＴＵＧ並びにＶＣ−３及びＶＣ−４ユニツトを介して ＡＵユニットを形成するよう組み立て、これをＳＴＭ−１フレームへとマツプし なければならない。図３において、マツピングは連続する細い線で示されており 、整列は破線で示されており、そしてマルチプレクスは連続する太い線で示され ている。

図３から明らかなように、ＳＴＭ−１フレームは多数の別々の方法で組み立てる ことができ、そして例えば、最大レベルの仮想コンテナＶＣ−４の内容は、組み 立てをスタートしたレベル及び組み立てを行う方法に基づいて変化する。従って 、ＳＴＭ−１信号は、例えば、３個のＴＵ−３ユニツト、２１個のＴＵ−２ユニ ツト又は６３個のＴＵ−１２ユニツトを含んでいる。高レベルユニットが多数の 低レベルユニットを含み、例えば、ＶＣ−４ユニツトがＴＵ−１２ユニツトを含 む（６３個のこのようなユニットが単一のＶＣ−４ユニツトにある二図３を参照 ）ときには、低レベルユニットがインターリーブにより高レベルフレームへとマ ツプされ、従って、第１のバイトか最初に低レベルユニットの各々から連続的に 取り出さね、次いで、第２のバイトが、等々となる。従って、ＶＣ−４信号が例 えば上記の６３個のＴＵ−１２信号を含むときには、これら信号が図２に示すよ うにＶＣ−４フレームに配置され、即ち最初のＴＵ−１２信号の第４バイトが最 初に配置され、次いで、第２のＴＵ−１２信号の第１バイトが、等々となる。

最後の信号、即ち６３番目のＴＵ−１２信号の第１バイトの後に、最初のＴＵ− ｌ２信号の第２バイトが続き、等々となる。従って、各ＴＵ−１２信号の４つの バイトがＳＴＭ−１フレームの各行に配置され、全８７Ｍ−１フレームは４ｘ９ ＝３６バイトで構成される。基本的な場合には、長さ５００μｓの１つの完全な ＴＵ−１２フレームが４つの連続するＳＴＭ−１フレームに分割される。ＴｔＪ −１２フレームは４つのポインタバイトＶｌ−Ｖ４を含み、ＴＵ−１２フレーム の第１の１／４はポインタバイトＶｌを含み、第２の１／４はポインタバイトｖ ２を含み、等々となる。最初の２バイトＶｌ及び■２は、実際のＴＵポインタ値 を形成し、バイトｖ３は調整に使用され、そしてバイトＶ４は他の目的に指定さ れる。バイトｖ１及びｖ２より成るＴＵ−１２ポインタは、ＶＣ−１２ユニツト の第１バイトを指す。この第１バイトは、一般にレファレンスｖ５によって指示 される。ＴＵ−１２フレームの構造は、図８及び１３に明確に示されており、こ れを参照して以下に詳細に述べる。

上記のＳＤＨフレーム構造及びこのような構造の組立は、詳細な説明で参照する 参照文献〔１〕及び〔２〕に述べられている（これら参照文献は、本明細書の末 尾にリストする）。

例えば、上記のＴＵ−１、ＴＵ−２又はＴＵ−３レベル信号が、例えば図４に示 すＳＤＲ交差接続装置４１において切り換えられるときには、その切り換えられ るべきハイアラーキの同じレベルの全ての信号が互いに完全に同期しなげればな らず、即ち同じクロック信号の縁によってクロックされねばならない。更に、切 り換えられるべき信号のフレームは、位相か同じでなければならない。

上記の同期は、各到来するラインの同期ユニット４２において得られ、交差接続 装置４１へ到来する信号のペイロードは、その到来信号から抽出されるクロック 信号と同期してエラスティックバッファに記憶され、そして交差接続装置のクロ ック信号と同期してエラスティックバッファから読み取られる。エラスティック バッフ７へ書き込まれるべきペイロード及びそのペイロードの位相を決定するた めに、高レベルフレームに含まれた制御データ、例えば、ポインタを分解しなけ ればならない。これに対応して、高レベルのＳＤＨフレーム構造及びそれに関連 した制御データを、エラスティックバッファから読み取られるべきペイロードに 加えることかできねばならない。

交差接続の同期クロックとの同期を首尾よ（とるためには所定のハイアラーキレ ベルのペイロードをエラスティックバッファに通さなければならない。同じハイ アラーキレベルに多数のチャンネルが存在する場合には、各チャンネルがそれ自 身の独立したエラスティックバッファを有していなければならない。例えば、単 一のＳＴＭ−１フレームに含まれた６３個のＶＣ−１２信号を上記のように同期 するには、互いに独立した６３個のエラスティックバッファが必要である。更に 、エラスティックバッファ各々の充填率を互いに他のエラスティックバッファと は独立して監視できねばならない。

従って、公知技術においては、バッファの充填率は、エラスティックバッファの 充填率を監視する単一のユニットを構成することにより監視されており、このユ ニットは、各エラスティックバッファが充填率を監視するためのそれ自身の専用 のユニットをもつように再現される。この解決策を示す概紡ブロック図が図５に 示されており、上記と同様の例として同期ユニット４２０６３個のＴｔＪ−１２ チヤンネルのバッファが使用されている。ＳＴＭ−１フレーム構造をもつ信号は 最初に共通の解読ユニット５１へ送られ、該ユニットは、ＶＣ−４コンテナの経 路オーバーヘッドＯＰＨにおけるＡｔＪポインタデータ及びＨ４バイトを解読し 、そのフレーム構造に含まれたＴＵ−１２フレームを位置決めする。次いで、解 読ユニット５１は、各ＴＵ１２チャンネルのバイトを各チャンネルの専用の解読 ユニット５２へ送り、従って、この特定の場合にはそれが全部で６３個になる。

解読ユニットは、各ＴＵ−１２チヤンネルのポインタを解読し、ＶＣ−１２信号 の位相を決定する。フレーム構造においてＴＵ−１２ユニツトがインターリーブ されるために、各解読ユニットは、使用可能な時間の約１／６３Ｌ、か動作しな い。

各ＶＣ−１２信号は、池のバッファ５３とは独立して専用のエラスティックバッ ファ５３に記憶される。最高レベルのフレーム構造を再組み立てするときには、 各折たなＴＵ−１２ユニツトのポインタデータか専用のジェネレータユニット５ ４において発生され、その後、エラスティックバッファメモリからのペイロード を新たなポインタ及び新たな制御データと組み合わせることにより共通のジェネ レータユニット５５において最終フレーム構造が組み立てられる。各エラスティ ックバッファ５３の充填率は、個別の専用のモニタユニット５６によって監視さ れる。

ＡＵ及びＴＵポインタ並びにそれらの発生及び解読は、参照文献〔１〕に述べら れており、詳細についてはこれを参照されたい。

上記の公知監視方法に伴う問題は、ハードウェアが著しく要求される（シリコン 領域が大きい）ことである。

発明の要旨 本発明の目的は、上記問題を解消し、従来より少ないハードウェアでチャンネル の充填率を監視できるようにする方法を提供することである。これは、請求項１ の特徴部分に開示された本発明の方法によって達成される。本発明による装置は 、請求項３の特徴部分に開示されたことを特徴とする。

本発明の基本的な考え方は、時分割アーキテクチャを用いて充填率を監視し、同 じハイアラーキレベルの少なくとも２つのチャンネルの充填率をこれら信号に共 通のモニタユニットにおいて時分割ベースで監視することである。

本発明による時分割監視方法を用いるときには、同じハイアラーキレベルの全て のチャンネルの充填率を、これら全てのチャンネルに共通のモニタユニットにお いて時分割ベースで監視することにより、所要のシリコン領域を最小とすること ができる。

以下、添付図面の図６ないし１０を参照し、本発明を一例として詳細に説明する 。

図面の簡単な説明 図１は、単一のＳＴＭ−Ｎフレームの基本的な構造を示す図である。

図２は、単一のＳＴＭ−１フレームの構造を示す図である。

図３は、既存のＰＣＭシステムからＳＴＭ−Ｎフレームを組み立てるところを示 す図である。

図４は、バッファ方法を用いた同期ユニットを有するＳＤＩ交差接続装置を示す ブロック図である。

図５は、公知構成におけるバッファの原理を示すブロック図である。

図６は、本発明の方法を用いた同期ユニットにおいてバッファの原理を示すブロ ック図である。

図７は、図６に示した同期ユニットのフレーム構造分解ユニットを示す詳細な図 である。

図８は、単一のＴＵ−１２信号の単一フレームに対する図７の分解ユニットの動 作を示す図である。

図９は、同期ユニットのエラスティックバッファを詳細に示す図である。

［１１０は、エラスティックバッファの充填率を監視する本発明の方法を示す図 である。

図４■は、エラスティックバッファの充填率を監視するのに用いる差の値の変化 の範囲を示す図である。

図４２は、図６に示す同期ユニットの組立ユニットを詳細に示す図で、この組立 ユニットにおいてフレーム構造体が再組み立てされるところを示す図である。

図１３は、単一のＴＵ−１２信号の単一フレームに対する図１２の組立ユニット の動作を示す図である。

好ましい実施例の詳細な説明 図６は、本発明による監視の原理を用いた単一の時分割同期ユニットを示す図で ある。この時分割の原理は、フレーム構造の分解及び組立と、エラスティックバ ッファ作用にも適用され、これらは、別の並列な特許出願の要旨である。同期ユ ニット４２は、ＴＵ−１２チヤンネルに対して順次に構成された分解及び組立ユ ニット６１及び６２を備えている。全てのＴＵ−１２チヤンネルに共通のエラス ティックバッファメモリ６３がこれら分解ユニットと組立ユニットとの間に設け られ、そしてバッファメモリの充填率が共通のモニタユニット６４によって監視 される。同期ユニット４２は、到来するＡＵ−４信号を別のＡＵ−４レベルクロ ツクと同期させる。ＳＴＭ−１信号は先ず共通のＡＵ解読ユニット５１に送られ 、該ユニットは、ＡＵ−４ポインタデータを既知のやり方（参照文献（１）のＣ ＣＩＴＴ使用に合致する）で解読し、ＡｔＪ−４フレームからＴｔＪ−１２信号 を抽出し、そしてそのＴＵ−１２信号を分解ユニット６！へ送って更に処理する 。

分解ユニット６１は、ＴＵ−１２ポインタを解読し、そしてＴＵ−１２フレ一ム 構造体からＶＣ−１，２データを抽出する。これらポインタは、時分割ベースで １つ以上の処理段において処理され、即ち同じハイアラーキレベルにおける少な くとも２つの信号の処理が同じ物理ラインを経て実行される。従って、分解ユニ ット６１は、少なくとも１つのサブプロセッサ６５及び一時メモリ６６で形成さ れたサブ処理ユニット６７を備えている。このサブ処理ユニットは、同じハイア ラーキレベルにある少なくとも２つの信号のフレーム構造のポインタを処理する 。

ここに述べる例では、６３個のＴＵ−１２チャンネル全部の充填率が同じモニタ ユニットにおいて監視されるが、これは必要ではない。というのは、多数のモニ タユニットを並列に又は順次に配置できるからである。但し、少なくとも２つの ＴＵ−１２チヤンネルの充填率は、これらチャンネルに共通のモニタユニットに おいて時分割ベースで監視されるものとする。

ＴＵ分解ユニット６１に到来するＶＣ−１２ペイロードは、該ユニットを経て不 変のまま伝播され、そして全てのＴＵ−１２チヤンネルに共通のバッファメモリ ６３に記憶される。バッファメモリ６３の充填率は、本発明による共通のモニタ ユニット６４によって監視される。ＴＵ−１２ポインタ及びフレームの再組立は 、組立ユニット６２の１つ以上の処理段において時分割ベースで行われ、即ち少 なくとも２つのチャンネルの信号が同じ物理ラインを経て処理される。ＴＵ組立 ユニット６２は、少なくとも１つのサブプロセッサ６５及び一時メモリ６６より 成るサブ処理ユニット６７を備えている。該サブ処理ユニット６７は、同じハイ アラーキレベルにある少なくとも２つの信号のフレーム構造のポインタを処理す る。ここに示す例では、全部で６３個のチャンネルが同じ組立ユニットにおいて 処理されるが、これは必要ではない。というのは、多数の組立ユニットを並列又 は順次に配置することか等しく可能であるからである。

図７は、単一の分解ユニット６１を詳細に示しており、該ユニットは、Ｖ１メモ リ７１と、ＴＵ−１２状態メモリ７３及びポインタ読み取りユニット７２で形成 されたサブ処理ユニットと、Ｖ５位置メモリ７４とを備えている。以下の説明に おいて、分解ユニットの動作は、図８を参照しながら単一のＴＵ−１２信号の単 一フレームについて述べる。図８には、単一のＴＵ−１２フレームが左側の欄に 示されており、それ自体良く知られたように、ＴＵ−１２フレームは、１４０個 のデータバイト（フレームの横に番号付けされている）と、４つのポインタバイ トＶｌ−Ｖ４とを備えている。１つのＴＵ−１２フレームの長さは５００μＳで あり、従っ°Ｃ１基本的な場合に、４つのＳＴＭ−１フレームにおいて送信され る。図８の他の欄は、Ｖｌメモリ７１．ＴＵ−１２状態メモリ７３及びｖ５位置 メモリ７４に関連した読み取り及び書き込み事象を示している。この手順は、他 のいずれのＴＵ−１２信号についても同様であり、２つの連続する信号を処理す る際には、信号間の時間ドメインにおいてＩクロック周期のシフトがあるだけで ある（これは、以下に述べる組立ユニットにも適用される）ｅＴＵ分解ユニット に送られるＴＵ−１２フレームの第１バイト、即ちＶｌバイ）・は、最初にＶｌ メモリ７１に記憶される。Ｖｌバイトの後に到来するデータバイトは、他の全て のデータバイトと同様に、バッファメモリ６３に記憶される。

図８において、ＶＣ−１２データがバッファメモリに記憶される周期が矢印Ａで 示されている。ＴＵ−１２フレームの第２の１／４がＶ２バイトから始まるとき には、■１バイトがメモリから読み取られ、モしてＶｌ及びＶ２バイトの結合に よって新たなポインタワードがポインタ読み取りユニット７２に対して発生され る。新たなポインタワードが発生される僅かに前に、ポインタの古い状態が状態 メモリ７３から読み取りユニットへ読み取られる。古い状態は、手前の（有効） ポインタの値に基づくデータより成る。ポインタ読み取りユニット７２は、これ が受け取ったデータを処理し、その結果、新たな状態データが発生されて状態メ モリ７３に記憶される。更に、その新たな状態によって決定されたアドレスに対 し、ｖ５フラグ（１ビツト）がｖ５位置メモリ７４に同時に書き込まれる。位置 メモリ７４は、長さが１ビツトの６３ｘ１４０メモリ位置を備え、即ち各チャン ネルは、ＴＵ−１２フレームの各データバイトごとにメモリ位置を存する。新た なポインタが指すデータバイトに対応するアドレスにはＶ５フラグ、即ち論理ｌ か書き込まれる。他の１３９個のメモリ位置は、論理０を含む。ｖ５位置メモリ は、ＴＵ−１２フレームのデータバイト中に読み取られ、ある点においてゼロか らずれる値か得られる（Ｖ５バイトの位置を示す）。■５バイトの位置に関する 情報（Ｖ５　１ｏｃ、信号、図７）がバッファメモリに記憶される。

到来するＶｌ及びＶ２バイトは、上記のポインタ調整が必要かどうかも指示する 。負の調整では、■３バイトの内容がバッファメモリに書き込まれ、正の調整て は、■３バイトに続くデータバイトがバッファメモリに書き込まれない。

図９は、例えば、ＶＣ−１２データが記憶されるエラスティックバッファ６３を 詳細に示している。このバッファは、バッファメモ１月０１それ自体と、該バッ ファメモリを制御するカウンタユニットとを備えている。これらカウンタユニッ トは、その入力側において、第１チヤンネルカウンタ１０２及び第１アドレスカ ウンタユニツト＋０３を備え、そしてその出力側では、第２チヤンネルカウンタ １０４及び第２アドレスカウンタユニツト１０５を備えている。入力側のユニッ トは、メモリへのデータの書き込みを制御し、一方、出力側のユニットは、メモ リからの読み取りを制御する。入力側では、書き込みがクロック及び同期信号ｃ ｌｏｃｋｌ及び５ｙｎｃｌにより同期され、そして出力側では、入力側の対応信 号と独立したクロック及び同期信号ｃｌｏｃｋ２及び５ｙｎｃ２により同期され る。バッファメモ１月Ｏ１は、６３個のメモリユニット１０６を備え（各チャン ネルに１つづつ）、その各々は（この特定の場合には）、８ビツトの巾（即ちｌ バイトの巾）の１０個の連続するメモリ位ｆｉ１０６ａを含む。（この特定の場 合には、メモリ位置ＩＯ個のメモリスペースが各メモリユニットに指定されて、 とりわ（九ＳＤＨフレーム構造のギャップ及び種々の遅延を考慮しているが、メ モリ位置の数は、１０てはな（て、例えば１６でもよい。）アドレスカウンタユ ニット１０３は、６３個のアドレスカウンタを備え、その各々は１から１０まで をカウントし、１つのメモリユニットの対応するメモリ位置をアドレスする。バ ッファの各チャンネルの充填率が変化するので、各アドレスカウンタの位相は異 なる。第１チヤンネルカウンタ１０２は、ｌから６３まで連続的にカウントし、 同期信号５ｙｎｃｌによって同期がとられる。チャンネルカウンタ１０２は、時 分割ベースで第１アドレスカウンタの１つを選択し、それに対応するバイトが、 各メモリユニットの選択されたアドレスカウンタによってアドレスされたメモリ 位ｒＩＬｌないし１０に書き込まれる。

出力側では、読み取られるへきバイトのアドレスが、第２チヤンネルカウンタ１ ０４及び第２アドレスカウンタユニツト１０５によって対応的に発生され、チャ ンネルカウンタ【０４は、時分割ベースで第２のアドレスカウンタの１つを選択 し、そしてその選択されたアドレスカウンタによりアドレスされたメモリ位置か らバッファメモリの出力＋０７へバイトが読み取られる。

図１０及び１１は、本発明により共通のモニタユニット６４によって実行される エラスティックバッファの充填率の監視を示す詳細な図である。各メモリユニッ ト！０６（即ち、各ＴＵ−１２チヤンネルの）充填率は、各チャンネルごとに別 々にモニタユニット６４の入力に第１及び第２のアドレスカウンタ（読み取り及 び書き込みカウンタ）の値を与えることによって監視される。モニタユニットは 、読み取りカウンタの値から書き込みカウンタの値を減算し、そしてそれにより 生じた差の値Ｅを、図Ｉ＋の場合は例えば２及び８である所定の限界値と比較す る。理想的な状態においては、差の値Ｅは、約５（中間値）である。

充填率の監視は、出力側（読み取り側）と同期して行われる。モニタユニット６ ４か同じチャンネルの値を互いに比較できるようにするためには、書き込みカウ ンタ１０３から得たアドレスデータが、読み取りカウンタ１０５からのアドレス データと同相でなければならず、即ちカウンタは同じチャンネルに対応しなけれ ばならない（書き込み側において選択されるべきチャンネルは、データが書き込 まれているチャンネルではない）。

差の値に基づいて、充填率モニタユニットは、２ビツトで示される３つの異なる 状態（いっばい／空／適度）を用いることにより各チャンネルの充填率に関する データを出力し、データはＴＵ組立ユニットへ送られる。

図１２及び１３は、図７及び８に示された分解ユニットの動作と同様に、同期ユ ニット４２のＴＵ組立ユニット６２の構造及び動作を示している。組立ユニット ６２は、上記のＶバイトを発生し、調整が必要かどうかを判断する。フし・−ム 構造体の組立側における唯一の相違は、ＴＵ−１２ポインタである。フレームが 組み立てられるときには、上記のＶ５バイトがＴＵ−１２フレームのいずれかの 位置にあり、この位置を、Ｖｌ及びＶ２バイトによって指示しなければならない （バッファメモリから得た■５フラグの時間をポインタ数に変換しなければなら ない）。組立側（図９）に対するクロック及び同期信号ｃｌｏｃｋ２及び５ｙｎ ｃ２は、分解ユニットの各信号とは独立しているが、バッファの読み取り側で使 用されるものに等しい。

レファレンスカウンタ９２及びこれに接続されたバッファ状態メモリ９１が組立 ユニットの入力に設けられている。バッファ状態メモリ９１は、次いで、ＴＵ− １２ポインタジエネレータ９３に接続され、該ジェネレータは、出力の状態メモ リ９４と共にそれ自身のサブ処理ユニット６７を構成する。状態メモリの出力は 、マルチプレクサ９５に接続され、その別の入力には、バッファメモリ６３から のデータバイトが直接接続される。

レファレンスカウンタ９２は、ＶＣ−１２フレームのバイト０−１３９をカウン トする（図４３の左側の４！Ｉ）。Ｖ５位置データ信号（Ｖ５　１ｏｃ、）は組 立ユニットの入力に送られる。この信号は、分解ユニットで発生された信号に対 応する。ｖ５フラグを受け取ったときには、レファレンスカウンタの現在値がバ ッファの状態メモリ９１に記憶される。ポインタバイトを送信する前の所定の時 間に（Ｖ４バイトにおいて）、ＴｔＪ−１２ポインタジエネレータ９３が処理を 実行する。処理のために、バッファの状態メモリ９１からのレファレンスカウン タの値と、出ノＪの状態メモリ９４からのＴＵ−１２ポインタの古い状態データ がポインタジェネレータに読み込まれる。この処理により、例えば、ｖｌ及び■ ２バイトの値を含む新たなポインタ状態データが発生される。この新たな状態デ ータは出力の状態メモリに古いデータに代わって記憶される。ポインタの状態デ ータとバッファメモリからのデータは、マルチプレクサ９５において結合され、 再組み立てされたＴＵ−１２チヤンネルが出力される。

ポインタ調整は、バッファの充填率に関するデータをモニタ６４からＴＵ−１２ ポインタジエネレータ９３へ送ることにより組立ユニットにおいて行われる。

３つの考えられる状態（上記したようにいっばい、空、適当）の１つを指示する データが２つのビットで表される。ポインタジェネレータ９３は、充填率を解読 し、調整か必要かどうか判断する。

ＴＵ組立ユニットの出力に得られた信号は、上記ＡＵジェネレータユニット５５ （図５及び６）へ送られ、そこで最終的なＡＵ−４信号が良く知られた方法で発 生される。

添付図面に示された幾つかの例を参照して本発明を説明したが、本発明は、もち ろん、これらに限定されるものではなく、上記及び請求の範囲に開示した本発明 の考え方において種々のやり方で変更できる。ＳＤＲに特定の用語を一例として 上記で使用したか、本発明は、それに対応するアメリカン５ＯＮＥＴシステムに も等しく適用できるし、又はフレーム構造体が固定長さの所定数のバイトと、フ レーム構造体内のペイロードの位相を指示するポインタとを備えた他の同様のシ ステムにも等しく適用できる。同様に、本発明は、上記システムの異なるノＸイ アラーキレベルでの監視にも適用できる。フレームの分解又は組立、或いはツク ・ソファ作用は、必ずしも上記したように時分割でなくてもよく、分解、組立及 びバッファ作用がどのように行われようと、充填率は、上記のように監視するこ とができる。本発明により共通のチャンネルを監視するユニ・ノドは、監視結果 が大きな監視ユニットからいかに出力されるかに係わりなく、その大きな監視ユ ニットの一部を形成してもよい。

参照文献 （１）ＣＣＩＴＴブルーブック、推奨規格Ｇ、７０９：ｒ同期マルチプレクス構 造（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｍｕｌｔｉｐｌｅｘｉｎｇ　５ｔｒｕｃｔｕｒｅ ）Ｊ、１９９０年５月（２）　ＳＤＨ−ＮＹ　ｄｉｇｉｔａｌ　ｈｉｅｒａｒｋ 、　置Ｅ　２／　９０ＱｘＮ列　２６ＩｘＮ列 ＦＩＧ、　１ ｖ５ ＦＩＧ、　９ 丁１０ ６．１２．−５＠ 平成　年　月　日

Claims (3)

【特許請求の範囲】
1. １．ＳＤＨ又はＳＯＮＥＴシステムのような同期デジタル遠隔通信システムに使 用されたエラスティックバッファメモリの充填率を監視する方法であって、上記 システムのフレーム構造は、固定長さの所定数のバイトと、フレーム構造内のペ イロードの位相を指示するポインタとを備え、上記フレーム構造内の同じハイア ラーキレベルの信号がバッファメモリに記憶され、上記バッファメモリの充填率 を連続的に監視するような方法において、同じハイアラーキレベルの少なくとも ２つのチャンネルの充填率を上記チャンネルに共通の監視ユニット（６４）にお いて時分割ベースで監視することを特徴とする方法。
2. ２．同じハイアラーキレベルの全てのチャンネルの充填率を上記チャンネルに共 通の監視ユニット（６４）で時分割ベースで監視する請求項１に記載の方法。
3. ３．ＳＤＨ又はＳＯＮＥＴシステムのような同期デジタル遠隔通信システムに使 用されるエラスティックバッファメモリの充填率を監視する装置であって、上記 システムのフレーム構造は、固定長さの所定数のバイトと、フレーム構造内のベ イロードの位相を指示するポインタとを備え、更に、上記フレーム構造に含まれ た信号を記憶するためのメモリ手段（１０Ｉ）と、各チャンネルの充填率を連続 的に決定する監視手段（６４）とを備えた装置において、同じハイアラーキレベ ルの少なくとも２つのチャンネルの充填率を表す信号（Ｅ）を時分割ベースで上 記監視手段（６４）に付与するための手段（１０３，１０５）を備えたことを特 徴とする装置。