DE4018536A1 - Verfahren und schaltungsanordnung zur taktanpassung - Google Patents

Description

Die Erfindung betrifft Verfahren und Schaltungen zur Taktanpassung von Nachrichtenströmen, wobei die Übertragungsrahmen ein oder mehrere Teilübertragungssysteme - im Folgenden kurz Teilsysteme genannt - enthalten, die im Falle mehrerer Teilsysteme, untereinander byteverschachtelt aufgebaut sind.

In einem Netz, das nach einer synchronen digitalen Hierarchie (SDH) betrieben wird, werden zunächst plesiochrone Nachrichtenströme als Quellensignale mit unterschiedlichen Bitraten in sogenannten Containern an das synchrone Netz angepaßt. Dieser Vorgang wird "Mapping" genannt. Es entstehen Container höherer Ordnung, die mit den Signalen "Path-Overhead" und "Pointer" versehen, schließlich die sogenannten Untersysteme (Administration Units = Verwaltungseinheiten) AU4 und 3mal AU32 bilden.

Solche Untersysteme sind festgelegt als Betriebsfälle:
"AU4" mit einem System mit einer Bitrate von 150 912 kbit/s
"AU32" mit 3 Systemen mit je einer Bitrate von 50 304 kbit/s.

Durch Hinzufügen des Signals "Section-Overhead" zu den Untersystemen "AU" bzw. 3mal "AU32" entsteht das sogenannte synchrone Transport-Modul STMl mit einer Gesamtbitrate von 1 55 520 kbit/s.

Auch in einem synchronen Netz gibt es z. B. aufgrund von Temperatureinflüßen netzknotenabhängige Taktabweichungen, die Taktanpassungen erforderlich machen. Somit muß nicht nur ein plesiochrones Quellensignal bei seiner Einlagerung in ein synchrones Transport-Modul STMl, sondern auch dieses Modul auf seinem Transportweg durch das synchrone Netz im Takt angepaßt werden.

Eine Schaltungsanordnung zur Speicherorganisation mit zugehöriger Steuerung (elastischer Speicher), die für die Taktanpassungvorgänge sowohl beim Übergang von plesiochronen zu synchronen Signalen als auch innerhalb von synchronen Signalen gleichermaßen geeignet ist, kann aus dem Stand der Technik abgeleitet werden, wie in Fig. 1 dargestellt. Das zu verarbeitende, in einer parallelen Form vorliegende Signal gelangt auf den Eingang A und wird je nach Betriebsfall entweder auf den Zweig 1, 2 oder 3 geschaltet.

Für den Betriebsfall "Mapping" sind im Zweig 1 der elastische Speicher SP1 mit einer Systemkapazität von z. B. 16×8 Bit, der zugehörige Schreibzähler SZ1 (z. B. mod16 mit Bytetakt) sowie der zugehörige Lesezähler LZ1 (z. B. mod16 mit Bytetakt) vorgesehen. Das durch das positive Stopkriterium +STO1 angepaßte Signal steht entsprechend dem Eingang A am Ausgang B in gleicher paralleler Form zur Verfügung.

Für den Betriebsfall "AU4" sind im Zweig 2 ein elastischer Speicher SP2 mit einer Systemkapazität von z. B. 48×8 Bit, der zugehörige Schreibzähler SZ2 (z. B. mod48 mit Bytetakt) sowie der zugehörige Lesezähler LZ2 (z. B. mod48 mit Bytetakt) vorgesehen. Das möglicherweise im Eingangssignal befindliche Stopfkriterium +STOS2 oder -STOS2 muß beim Schreibvorgang in den Speicher SP2 und das sich aufgrund einer Taktanpassung ergebende Stopfkriterium +STOL2 oder -STOL2 beim Lesevorgang aus dem Speicher SP2 berücksichtigt werden.

Für den Betriebsfall "3×AU32" wird im Zweig 3 zunächst eine Umsetzung durch den Demultiplexer DMX1 in drei parallele Datenströme vorgenommen, diese dann über die elastischen Speicher SP3 bis SPS mit je einer Systemkapazität von z. B. 16×8 Bit taktangepaßt und schließlich durch einen Multiplexer MX1 wiederum zu einem parallelen Datenstrom D entsprechend dem Eingang A zusammengefaßt. Die Steuerung der Schreib- und Lesevorgänge wird durch die den einzelnen Speichern zugeordneten Schreibzähler SZ3 bis SZ5 sowie die zugeordneten Lesezähler LZ3 bis LZ5 vorgenommen.

Die in den Eingangssignalen AU32/1, AU32/2 und AU32/3 möglicherweise vorhandenen Stopfkriterien +STOS3, -STOS3, +STOS4, -STOS4, +STOS5, -STOS5 müssen beim Schreibvorgang in den jeweiligen zugeordneten Speicher beachtet werden. Entsprechendes gilt für die Sopfkriterien +STOL3, -STOL3, -STOL4, -STOL4, +STOL5, -STOL5 beim Lesevorgang aus dem jeweiligen Speicher, wenn eine Taktanpassung vorgenommen werden muß.

Die Schreibzähler SZ1 und SZ2 werden unmittelbar, die Schreibzähler SZ3 bis SZ5 über einen durch 3 geteilten Takt von der Taktversorgung TVS gespeist. Entsprechendes gilt für die Lesezähler LZ1 bis LZ5 von der Taktversorgung TVL aus.

Wie in Fig. 1 dargestellt, erfordert nach dem Stand der Technik jeder einzelne Betriebsfall seinen eigenen Speicher mit zugehörigem Schreib- und Lesezähler, sowie Multiplexer und Demultiplexer bei Teilsystemen. Eine Mehrfachausnutzung eines gemeinsamen Speichers ist aufgrund der positiven und negativen Stopfvorgänge auf Teilsystemebene nicht ohne weiteres möglich.

Weiter ist leicht zu erkennen, daß ein solches Verfahren und ein solcher Aufbau einen großen Aufwand an Speicherplatz und Steuerung erfordert. In der Betriebsart 3×AU32 z. B. enthält das zu verarbeitende Signal 3 byteverschachtelte Teilsysteme TS1, TS2 und TS3. Da nicht nur beim Schreiben, sondern auch beim Lesen Stopfvorgänge auftreten können, würde bei einer byteverschachtelten Verarbeitung der Teilsysteme in einem elastischen Speicher sowohl beim Schreiben als auch beim Lesen ihre zeitliche Zuordnung im STM1-Rahmen gestört.

Dies wird in den Fig. 2 und 3 dargestellt. Fig. 2 zeigt, wie in einem STM1-Rahmen die Bytes der Teilsysteme TS1 bis TS3 byteverschachtelt aufeinander folgen. Dargestellt sind vom Teilsystem TS1 die Bytes 10, 11, 12 vom Teilsystem TS2 die Bytes 27, 28 und vom Teilsystem TS3 die Bytes 63, 64, 65. Im Teilsystem TS2 ist die Stelle nach dem Byte 27 mit einem Stopfbyte ST besetzt.

In Fig. 3 ist schematisch das Einlesen in einen elastischen Speicher dargestellt. Die obere Zeile gibt die Numerierung von 8 Speicherzellen an, die mittlere Zeile bezeichnet, aus welchem Teilsystem Bytes eingelesen werden und die untere Zeile gibt die Numerierung der betreffenden Bytes aus Fig. 2 wieder. Beim Einlesen der in Fig. 2 gezeigten Bytes in den elastischen Speicher bedeutet dies, daß zum Zeitpunkt der Stopfstelle im Teilsystem 2 keine Information in den Speicher eingelesen wird. Somit folgt ein Byte vom Teilsystem 3 zeitlich unmittelbar dem Byte vom Teilsystem 1. Die Teilsystemzuordnung ist verletzt.

Aufgabe der vorliegenden Erfindung ist es, Verfahren und Schaltungsanordnungen anzugeben, die mit Hilfe einfacher Mittel eine solche Verletzung der Teilsystemordnung vermeiden.

Diese Aufgabe wird gelöst, wie in den Patentansprüchen beschrieben. Die Erfindung wird nun anhand der Fig. 4 bis 9 näher erläutert. Die Speicherorganisation mit zugehöriger Steuerung richtet sich nach dem Betriebsfall mit dem größten Speicherplatzbedarf. Setzt sich dieser Betriebsfall aus mehreren Teilsystemen zusammen, so muß sichergestellt sein, daß der Speicherplatzbedarf eines jeden Einzelsystems ausreichend ausgelegt ist.

Entsprechend dem Betriebsfall "3×AU32" wird in Fig. 4 der Speicher (Kapazität 48×8 Bit=48 Byte) in drei Teilbereiche TB1, TB2 und TB3 unterteilt, denen die Teilsysteme TS1, TS2 und TS3 zugeordnet sind. Bei dem Betriebsfall "Mapping" wird nur der Teilbereich TB1 aktiviert. Während bei dem Betriebsfall "3× AU32" für das Teilsystem TS1 der Teilbereich TB1, für das Teilsystem TS2 der Teilbereich TB2 und für das Teilsystem TS3 der Teilbereich TB3 aktiviert und die Taktanpassung durchgeführt wird. Für den Betriebsfall "AU4" werden alle Teilbereiche benötigt.

Der Speicher setzt sich aus 3 Teilbereichen mit je 16, also insgesamt 48 Byteregistern zusammen. Diese werden durchlaufend (1-48) numeriert.

Entsprechend dem Rahmenaufbau des STMl-Signals sind die Betriebsfälle "AU4" und "3×AU32" sehr ähnlich. In beiden Betriebsfällen ist die Information bytestrukturiert angeordnet. Der Unterschied besteht lediglich darin, daß bei dem Betriebsfall "3×AU32" für jedes Teilsystem eine positive und eine negative Stopfbytestelle, bei dem Betriebsfall "AU4" dagegen für das Gesamtsignal drei positive und drei negative Stopfbytestellen vorgesehen sind. Während im Betriebsfall "3× AU32" der Stopfvorgang teilsystemabhängig erfolgen kann, wird im Falle "AU4" dieser so ausgeführt, als ob die drei Teilsysteme gleichzeitig parallel gestopft würden. Das Einlesen in die Teilbereiche erfolgt in beiden Fällen auf gleiche Weise. Für das Auslesen gilt Entsprechendes. Das in der folgenden Beschreibung Gesagte gilt daher für beide Betriebsfälle gleichermaßen. Der Betriebsfall "3×AU32" z. B. enthält entsprechend dem STM1- Rahmen drei Teilsysteme TS1 bis TS3. In Film 5 sind die Bytefolgen der drei Teilsysteme getrennt aufgezeigt, wobei die nacheinander auftretenden Bytes durchnumeriert sind. In Fig. 6 ist gezeichnet, wie die drei Teilsysteme byteverschachtelt übertragen und erforderlichenfalls gestopft werden (z. B. positives Stopfbyte schraffiert).

In Fig. 7 wird eine Schaltung nach der Erfindung gezeigt.

Am Eingang befindet sich der Bereichszähler BZS für die Schreib-, am Ausgang der Bereichszähler BZL für die Leseseite der Schaltung. Jeder Bereichszähler hat zwei Eingänge. Die ersten Eingänge E und J sind für den Betriebsfall "Mapping", die zweiten Eingänge F und K für den Betriebsfall "AU4/AU32" bestimmt.

Im Betriebsfall "Mapping" werden vom Bereichszähler BZS über seinen Ausgang x1 der Schreibzähler SZ6 und vom Bereichszähler BZL über seinen Ausgang x1′ der Lesezähler LZ6 aktiviert. Die plesiochronen Daten am Eingang G werden mit Hilfe des Schreibzählers SZ6 in den ihm zugeordneten Teilbereich TB1 des Speichers SP eingeschrieben, mit Hilfe des Lesezählers LZ6 sowie eines positiven Stopfverfahrens ausgelesen und am Ausgang H taktangepaßt abgegeben.

Im Betriebsfall "AU4/AU32" werden vom Betriebszähler BZS über seine Ausgänge x1, x2 und x3 die Schreibzähler SZ6, SZ7 und SZ8 sowie vom Bereichszähler BZL über seine Ausgänge x1′, x2′ und x3′ die Lesezähler LZ6, LZ7 und LZ8 zeitlich nacheinander aktiviert. Mit Hilfe der Schreibzähler werden die synchronen Daten mit den byteverschachtelten Teilsystemen TS1-TS3 am Eingang G in die Teilbereiche TB1-TB3 des Speichers SP nach dem Schema gemäß Fig. 8 eingelesen. Fig. 9 zeigt die schematische Darstellung der Speicherbereiche TB1-TB3 mit je 16 Speicherbyte-Registern, z. T. gefüllt mit den numerierten Bytes der Teilsysteme in Fig. 5. Die synchronen Eingangsdaten können positive oder negative Stopfereignisse enthalten. Im "AU32-Fall" kann jedes Teilsystem ein ihm zugeordnetes Stopfereignis enthalten und damit erhält der entsprechende Schreibzähler ein individuelles Stopfkriterium. Im "AU4-Fall" haben die drei Teilsysteme die gleichen Stopfereignisse und damit erhalten die Schreibzähler parallel das gleiche Stopfkriterium. Beim Auslesen wird im Falle "AU32" die Taktanpassung mit Hilfe eines positiven oder negativen Stopfverfahrens teilbereichsbezogen, im Falle "AU4" gleichzeitig prallel für die drei Teilbereiche durchgeführt. Die taktangepaßten Daten werden am Ausgang H in der richtigen Reihenfolge wieder abgegeben.

Positive Stopfbytes im ankommenden Teilsystem werden nicht in ein Speicherbyte-Register des entsprechenden Teilbereiches eingelesen. Z. B. ist in Fig. 5 nach dem Byte 16 des Teilsystems TS1 ein Stopfbyte dort eingefügt, wo ohne den Stopfvorgang eigentlich das Byte 33 des Teilsystems TS2 erscheinen mußte. Aber das Stopfkriterium sperrt das in Frage kommende Speicherbyte-Register. Der Bereichszähler BZS zählt aber weiter, d. h. das nachfolgende Byte 68 des Teilsystems TS3 wird richtig in den zugeordneten Teilbereich TB3 eingelesen. Z. B. ist in Fig. 5 nach dem Byte 16 des Teilsystems TS1 ein Stopfbyte dort eingefügt, wo ohne den Stopfvorgang eigentlich das Byte 33 des Teilsystems TS2 erscheinen müßte. Aber das Stopfkriterium sperrt das infrage kommende Speicherbyte-Register. Der Bereichszähler BZS zählt aber weiter, d. h. das nachfolgende Byte 68 des Teilsystems TS3 wird richtig in den zugeordneten Teilbereich TB3 eingelesen.

Während der Bereichszähler bei positiven Stopfvorgängen an den positiven Stopfstellen weiterzählt, wird er bei den negativen Stopfstellen nicht weitergeschaltet. Hier übernimmt der entsprechende Schreibzähler durch das negative Stopfkriterium an der negativen Stopfstelle die Aufgabe, in den zugeordneten Teilbereich ein zusätzliches Informationsbyte einlesen zu können.

Das Auslesen aus dem Speicher erfolgt in ähnlicher Weise wie das vorher beschriebene Einlesen. Die Teilbereiche TB1 bis TB3 des Speichers werden so nacheinander bearbeitet, daß im Ausgangssignal ein Byte vom Teilsystem TS2 immer zeitlich hinter einem Byte von Teilsystem TS1, ein Byte vom Teilsystem TS3 immer zeitlich hinter einem Byte vom Teilsystem TS3 immer zeitlich hinter einem Byte vom Teilsystem TS2 ausgelesen wird. Ein positives und negatives Stopfen ist auch beim Auslesen möglich. Beim positiven Stopfen wird im ausgelesenen Signal an einer bestimmten Stelle ein Stopfbyte anstelle eines Informationsbyte gesetzt. Aus dem entsprechenden Speicherbyte-Register des zugeordneten Teilbereiches wird kein Informationsbyte ausgelesen. Beim negativen Stopfen dagegen wird ein zusätzliches Informationsbyte aus dem entsprechenden Teilbereich gelesen und an einer dafür vorgesehenen Stelle im ausgelesenen Signal untergebracht. Die positiven bzw. negativen Stopfkriterien für die Taktanpassung werden aus teilsystemzugeordneten Phasenvergleichs-Einrichtungen gewonnen.

In Fig. 10 ist dargestellt, wie die drei Teilbereiche TB1 bis TB3 in Matrixform organisiert sind. Durch die Aufteilung der Zählerausgänge in Spalten- (z: 1, 2) und Zeilensignale (y<.1-8) wird der Schaltungsaufwand bei der Erzeugung der 48 Decodiersignale erheblich verringert.

Claims (3)

1. Verfahren zur Taktanpassung von Nachrichtenströmen, wobei die Übertragungsrahmen ein oder mehrere Teilsysteme enthalten, die, im Falle mehrerer Teilsysteme, untereinander byteverschachtelt aufgebaut sind, dadurch gekennzeichnet, daß zur Zwischenspeicherung die Bytes jedes Teilsystems in einem diesem Teilsystem zugeordneten Teilbereich eines elastischen Speichers eingelesen werden, daß diese Zuordnung durch einen Bereichszähler bewirkt wird, der die Schreib- und Lesezähler der zugeordneten Speicherbereiche nach Maßgabe der Ordnung der Bytes in dem Übertragungsrahmen steuert.

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß beim Auftauchen von positiven Stopfinformationen das Einlesen für die Dauer dieser Stopfinformationen unterbrochen wird, das Signal positiv gestopft wird, wenn der elstische Speicher beim Auslesen zunehmend geleert wird, und das Signal negativ gestopft wird, wenn der elastische Speicher trotz des Auslesens zunehmend gefüllt wird.

3. Anordnung zum Durchführen des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein vorgesehener elastischer Speicher in soviele untereinander gleichgroße Speicherbereiche aufgeteilt ist, wie Teilübertragungssysteme vorgesehen sind, daß diese Speicherbereiche so groß sind, daß sie für die Taktanpassung des größten vorgesehenen Teilübertragungssystems ausreichen und daß jeder dieser Speicherbereiche nach Art einer Matrix organisiert ist.