DE2641488C2 - Schaltungsanordnung zum Phasenausgleich bei PCM-Vermittlungsstellen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Ausgleich der Phasenunterschiede zwischen dem Streckentakt auf einer bei einer PCM-Vermittlungsstel-Ie ankommenden PCM-Zeitmultiplexleitung und dem Amtstakt dieser Vermittlungsstelle bei nichtsynchronem, insbesondere plesiochronem Betrieb und Parallelverarbeitung der PCM-Informationen, die einen Zwischenspeicher zum Auffangen der Phasenschwankungen des Sireckentaktes sowie einen diesem nachgeschalteten, beim Auslesen mit dem Amtstakt angesteuerten Puffervollspeicher zum Überbrücken des durch den Frequenzunterschied von Streckentakt und Amtstakt bedingten Phasenunterschiedes aufweist

Wenn bei nichtsynchronem bzw. plesiochronem Betrieb die Frequenz des Streckentaktes von derjenigen des Amtstaktes abweicht, ändert sich die Phasenbeziehung zwischen dem ankommenden PCM-Signal und den Zeitverhältnissen in der Vermittlungsstelle stetig.

Mit Hilfe eines Pufferspeichers können diese Phasenunterschiede bis zu einem gewissen Grade überbrückt werden. Wegen der begrenzten Speicherkapazität eines derartigen Pufferspeichers muß jedoch nach einer gewissen Zeit eine Phasenkorrektur vorgenommen werden, wobei es zu einem Informationsverlust kommt. Ist die Frequenz des Streckentaktes größer als diejenige des Amtstaktes, dann wird der Vermittlungsstelle laufend mehr Information angeboten, als dort verarbeitet wird. Solange der Pufferspeicher noch nicht gefüllt ist und das Einschreiben und Auslesen nicht gleichzeitig bei derselben Speicherzelle erfolgt, können diese Phasenunterschiede überbrückt werden. Wenn jedoch nach einer gewissen Zeit das Einschreiben das Auslesen eingeholt hat, muß, bevor es zu Überschneidungen kommt, die zu diesem Zeitpunkt im Speicher enthaltene Information unterdrückt werden, um wieder den ursprünglichen Phasenunterschied Null zwischen PCM-Information und Amtstakt herzustellen. Wenn umgekehrt der Amtstakt eine größere Frequenz aufweist als der Streckentakt, also schneller aus dem Pufferspeicher ausgelesen als eingelesen wird, dann ist, ausgehend von einem ursprünglich gefüllten Pufferspeicher, nach einer gewissen Zeitspanne ein Zeitpunkt erreicht, zu dem tier Pufferspeicher leer ist und es wieder zu einer Überschneidung zwischen Auslesen und Einschreiben bei ein und derselben

h5 Speicherzelle kommen kann. Um dies zu vermeiden, wird der zuletzt verarbeitete Pufferspeicherinhalt ein zweites Mal angeboten, womit wieder die ursprüngliche Phasenverschiebung auftritt, die danach wieder kontinu-

ierlich abgebaut wird.

Jn beiden Fällen tritt periodisch ein Informationsverlust auf, der entweder darin besteht daß tatsächlich Nachricht unterdrückt wird, oder darin, daß ein bestimmter übermittelbarer Nachrichtenwert keine neue, sondern bereits übermittelte Information darstellt, ohne daß dies kenntlich gemacht ist

Bei einer bekannten Schaltungsanordnung dieser Art (NTZ, 1970, H. 12) ist der den Phasenausgleich bewirkende Speicher in einen Zwischenspeicher and einen Pufferspeicher unterteilt Der Pufferspeicher dient, wie erläutert, der Überbrückung der durch den Frequenzunterschied von Streckentakt und Amtstakt bedingten Phasenunierschiede. Der vorgeschaltete Zwischenspeicher hingegen soll dem Ausgleich kleiner Phasenschwankungen dienen, denen der Streckentakt unterworfen ist Nur dann nämlich ist gewährleistet, daß bei einem Korrektursprung, durch den die im Pufferspeicher enthaltene Information unterdrückt wird, ein weiterer Informationsverlust nicht dadurch auftritt, daß aufgrund solcher Phasenschwankungen die Schaltungsanordnung einen Rücksprung veranlaßt

Bei der bekannten Schaltungsanordnung wird die Zwischenspeicherung im Zusammenhang mit der Serien-Parallel-Umsetzung der PCM-lnformationen vorgenommen. Der dortige Zwischenspeicher weist zwei Schieberegister mit jeweils acht Schieberegisterstufen auf, in die abwechselnd mit dem Streckentakt eingelesen wird und bei denen auch das Auslesen mit einem Taktimpuls des Streckentaktes erfolgt, wobei jeweils ein erster bzw. ein zweiter Taktimpuls wirksam wird, je nachdem ob zum Zeitpunkt des Auftretens dieses Taktimpulses gerade ein Auslesen aus dem Pufferspeicher erfolgt oder nicht. Es wird hierbei ein Phasenunterschied von höchstens einer PCM-Wortlänge ausgeglichen, wobei ein Informationsverlust nicht auftritt

Insbesondere wenn plesiochrone Signale nach dem sogenannten Stopfverfahren gebündelt werden, bei dem Bitstellen auftreten, für die keine Information angeliefert wird und die genaue Zeitlage dieser Stellen als sogenanntes Stopfbit übertragen werden, das empfangsseitig wieder abgespalten wird, und insbesondere wenn mehrere Übertragungsstrecken, auf die das Stopfverfahren angewendet ist, in Reihe geschaltet sind, ergeben sich auf den bei PCM-Vermittlungsstellen ankommenden Zeitmultiplexleitungen niederfrequente Phasenschwankungen mit einer Amplitude von mehr als einem PCM-Wort.

Eine Erweiterung der Kapazität des Zwischenspeichers entsprechend dem erwarteten Phasenschwankungsbereich würde jedoch dazu führen, daß der erzielte Phasenausgleich gegebenenfalls mit dem teilweisen Verlust der PCM-lnformationen eines Pulsrahmens verbunden ist.

Gerade dies ist jedoch im Hinblick auf die Übertragung von breitbandigen Nachrichten unerwünscht, für die je Pulsrahmen die Zeitspannen mehrerer Zeitkanäle in Anspruch genommen sind. Der teilweise Verlust des Inhalts eines Pulsrahmens führt dann nämlich dazu, daß die Zuordnung der einzelnen Teilkanäle zueinander nicht mehr in richtiger Weise ohne weiteres vorgenommen werden kann. Ein in Kauf zu nehmender Informationsverlust soll daher so groß sein, daß alle Kanäle des Breitbandsignals miteinander verlorengehen bzw. doppelt gelesen werden.

Diese Aufgabe der vorliegenden Anmeldung besteht daher in der Konzipierung einer Schaltungsanordnung zum Ausgleich der Phasenunterschiede zwischen dem Streckentakt auf einer PCM-Zeitmultiplexleitung und dem Amtstakt der Vermittlungsstelle, die dem Auftreten von Phasenschwankungen, die eine PCM-Wortlänge übersteigen, und den besonderer: Verhältnissen beim Informationsverlust von Breitbandinformationen Rechnung trägt.

Gelöst wird diese Aufgabe bei einer Schaltungsanordnung der eingangs angegebenen Art dadurch, daß der

ίο Zwischenspeicher eine dem erwarteten maximalen Schwankungsbereich der Phasenlage des Streckentaktes entsprechende Speicherkapazität aufweist daß er beim Einschreiben der parallel anstehenden PCM-lnformationen jeweils in Abhängigkeit vom Streckentakt mit dem einen oder dem anderen zweier bestimmter Bittaktimpulse und beim Auslesen an den Puffervollspeicher normalerweise mit einem anderen bestimmten Bittaktimpuls innerhalb einer Wortzeitspanne des Amtstaktes angesteuert wird, daß jedoch dann, wenn direkt benachbarte Speicherzellen des Zwischenspeichers (ZSP) von aufeinanderfolgendem Einschreiben und Auslesen betroffen sind, je nachdem ob dieser Zustand durch eine höhere Streckentaktfrequenz (ST) oder durch eine höhere Amtstaktfrequenz (AT) zustande gekommen ist über mehrere Amtswortzeitspannen hinweg das Auslesen durch Wirksamschalten eines zweiten bestimmten Bittaktimpulses (T2) einer Amtswortzeitspanne mit doppelter Frequenz oder aber mehrmals hintereinander bei derselben Speicherzelle erfolgt, wobei das außerordentliche Auslesen jeweils um die Zeitspanne seines Andauerns vor einem in der ersten Wortzeitspanne des Amtspulsrahmens liegenden Zeitpunkt beginnt

Bei der erfindungsgemäßen Schaltungsanordnung sind Informationsverluste beim Betrieb des Zwischenspeichers vermieden. Zu Informationsverlusten kann es vielmehr erst dann kommen, wenn aufgrund eines mehrmals erfolgten Auslesens aus dem Zwischenspeicher mit höherer Frequenz bzw. aufgrund eines mehrmaligen Auslesens derselben Speicherzelle des Zwischenspeichers beim Betrieb des nachgeschalteten Pufferspeichers Einschreiben und Auslesen sich bei ein und derselben Speicherzelle überschneiden und daher entweder der gesamte Inhalt des Pufferspeichers unterdrückt wird oder aber durch wiederholtes Auslesen einer schon verarbeiteten Nachricht wieder eine ursprüngliche Phasenverschiebung hergestellt wird. Der Informationsverlust betrifft hierbei jeweils den gesamten Pufferspeicherinhalt, wobei durch den

so erfindungsgemäß gewählten Einsatzzeitpunkt des außerordentlichen Lesens gewährleistet ist, daß dabei jeweils ganze Pulsrahmen betroffen sind.

Gemäß weiterer Ausgestaltung der Erfindung wird angegeben, wie die Ansteuerung des Zwischenspeichers in einfacher Weise erfolgen kann. Dies geschieht durch Verwendung eines mit dem Amtszähler synchronisierten Hilfsamtszählers zur Adressierung des Zwischenspeichers, der nach jedem Auslesevorgang weitergeschaltet bzw. während der Zeitspanne des mehrmaligen Auslesens derselben Zwischenspeicherzelle angehalten wird, sowie durch Verwendung eines Kontrollzählers, der vom Beginn einer außerordentlichen Leseperiode an nach jedem Auslesevorgang bis zum Erreichen einer vorgegebenen Zählerstellung weitergeschaltet wird, um

<>■"> daraufhin entweder das Wirksamwerden des jeweils zweiten Auslesebittaktes während einer Amtswortzeitspanne zu unterbinden oder die Blockierung des Hilfsamtszählers aufzuheben. Der Zwischenspeicher

weist in diesem Zusammenhang je Speicherwortzelle für die PCM-Informationen Speicherplätze für Adressenbit auf, die als höchstwertige Bit zusammen mit dem vom Hilfsamtszähler für den entsprechenden Auslesevorgang gelieferten Ansteueradressen als Ansteueradressen für das Einschreiben in den Pufferspeicher dienen.

Gemäß noch einer weiteren Ausgestaltung der Erfindung besteht der Hilfsamtszähler aus einem freilaufenden Ein-Bit-Zähler, der das höchstwertige Bit der Ansteueradresse liefert, sowie aus einem mit dem Amtszähler synchronisierten, die übrigen Bit der Ansteueradresse liefernden Mehr-Bit-Zähler, wobei die Synchronisation mit Hilfe von Impulsen geschieht, die von Zählerständen des Amtszählers abgeleitet werden, bei denen die niedrigwertigen Bit in der Anzahl der vom Mehr-Bit-Zähler gelieferten Bit den Binärwert 1 und das in der Wertigkeit nächsthöhere Bit den Binärwert 0 aufweist. Aufgrund dieser Ausbildung des Hilfsamtszählers ist es, wie noch erläutert werden wird, möglich, den Hilfsamtszähler mit dem Amtszähler zu synchronisieren, ohne daß dabei der gewünschte relative Abstand der Zählerstände der beiden Zähler verlorengeht.

Nachstehend wird die Erfindung anhand von 3 Figuren näher erläutert.

F i g. 1 zeigt ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung;

Fig. 2 zeigt ein Impulsdiagramm zur Veranschaulichung der Zeitverhältnisse bei größerer Streckenbittaktfrequenz;

Fig.3 zeigt ein Impulsdiagramm zur Veranschaulichung der Zeitverhältnisse bei größerer Amtsbittaktfrequenz.

Bei der in F i g. 1 dargestellten erfindungsgemäßen Schaltungsanordnung läuft die auf der PCM-Zeitmultiplexleitung PCM ankommende Information, gesteuert durch den Streckentakt ST in ein Schieberegister SR ein. Eine Rahmenerkennungsschaltung Vermittelt den Anfang der auf der PCM-Zeitmultiplexleitung PCM gebildeten Pulsrahmen und steuert, sobald ein vollständiges PCM-Wort in das Schieberegister SR eingeschrieben ist, die Übernahme des Registerinhalts in Parallelform in ein Parallelregister PR, das aus einem Informationsteil für ein Informations wort von z. B. 8 Bit und aus einem Adressenteil für ein Adressenwort von z. B. 5 Bit unterteilt ist. In den Adressenteil des Parallelregisters PR wird gleichzeitig mit dem PCM-Wort von der Rahmenerkennungsschaltung RE aus die betreffende Zeitkanaladresse eingeschrieben.

Die an den einzelnen Verbindungsleitungen stehenden Zahlen veranschaulichen den Umstand, daß jeweils entsprechend viele Bit parallel zwischen den einzelnen Einrichtungen übertragen werden.

Der erfindungsgemäß dimensionierte und betriebene Zwischenspeicher ZSP weist hier 8 Speicherzellen auf, die jeweils 8 Bit eines PCM-Wortes und 2 Bit eines Adressenwortes aufnehmen können. An den Speichersteilen für die Adressenbit werden die jeweils beiden höchstwertigen Bit der zu dem betreffenden PCM-Wort gehörigen Zeitkanaladresse eingeschrieben. Die Ansteuerung der einzelnen Speicherzellen des Zwischenspeichers ZSP erfolgt von einer Logikschaltung LS aus, die hierzu die 3 niedrigerwertigen Bit der im Parallelregister PR gespeicherten Zeitkanaladresse übernimmt Daraus ergibt sich, daß in die Speicherzelle 0 des Zwischenspeichers ZSP die PCM-Wörter der Zeitkanäle 0,8,16, 24, in die Zelle 1 des Zwischenspeichers die PCM-Wörter der Kanäle 1, 9, 17, 25 usw.

eingeschrieben werden. Das Einschreiben erfolgt jeweils während der Bittaktzeitspanne Γ3 oder Tl [siehe Zeilen a) und c) der F i g. 2 und 3].

Das Auslesen aus dem Zwischenspeicher ZSP sowie das Einschreiben der betreffenden ausgelesenen Information in den dem Zwischenspeicher nachgeschalteten Puffervollspeicher VSP erfolgt hier jeweils mit dem Bittaktimpuls TO des Amtstaktes [vergleiche hierzu die Zeilen a) und e) der F i g. 2 und 3]. Die Adresse der zu lesenden Speicherzelle des Zwischenspeichers ZSPwird hierbei von einem Hilfsamtszähler HAZ geliefert, der ebenfalls Bestandteil der Logikschaltung LSist. Die vom Hilfsamtszähler HAZ gelieferte Ausleseadresse bildet zusammen mit den beiden Adressenbit, die gemeinsam mit den Informationsbit eines PCM-Wortes aus dem Zwischenspeicher ausgelesen werden, die vollständige Ansteueradresse für den Puffervollspeicher VSP.

Die Weitergabe der im Pufferspeicher gespeicherten PCM-Wörter an die Vermittlungseinheiten einer Zeitmultiplex-Vermittlungsstelle erfolgt mit dem Amtstakt AT.

Wenn jede Speicherzelle des Zwischenspeichers ZSF um die Zeitdauer von 4 PCM-Wörtern nach dem Schreiben ausgelesen wird, können Phasenschwankungen von ± 4 PCM-Wörtern aufgefangen werden, weil erst bei Schwankungen dieser Größe sich Lesen und Schreiben bei ein und derselben Speicherzelle überholen wurden.

Dieser Abstand von 4 PCM-Wörtern wird bei der erfindungsgemäßen Schaltungsanordnung dann automatisch eingestellt, wenn innerhalb einer kleineren Zeitspanne als der Amtswortzeitspanne direkt benachbarte Speicherzellen vom Einschreiben und Auslesen betroffen sind. Dies geschieht erfindungsgemäß dadurch, daß über mehrere Amtswortzeitspannen hinweg das Auslesen aus dem Zwischenspeicher mit doppelter Frequenz vorgenommen oder ein und dieselbe Speicherzelle mehrmals hintereinander ausgelesen wird.

Die F i g. 2 veranschaulicht die Zeitverhältnisse, die sich einstellen, wenn die Frequenz des Streckentaktes STgrößer ist als diejenige des Amtstaktes Λ 71 Es wird hier also das Einschreiben in den Zwischenspeicher ZSF vom Auslesen aus demselben eingeholt. Wenn die Annäherung so weit fortgeschritten ist, daß das Einschreiben und das nachfolgende Auslesen direkt benachbarte Speicherzellen betreffen, also die im Adressenregister PR gemäß F i g. 1 stehende Einschreibadresse um eins kleiner ist als die vom Hilfsamtszähler HAZ gelieferte Ausleseadresse [vergleiche hierzu die Zeilen b)[und d) gemäß F i g. 2J dann besteht die Gefahr einer Überschneidung und es muß eine Korrektur in Form eines Auslesens mit erhöhter Frequenz vorgenommen werden. Dies geschieht dadurch, daß nunmehr zusätzlich zu dem mit dem Amtstaktimpuls TO erfolgenden Auslesen in diesem Falle über 4 Amtswortzeitspannen hinweg jeweils ein zweites Mal mit dem Amtstaktimpuls 7*2 ausgelesen wird [siehe Zeilen a j und e)l Ein Kontrollzähler K), der weiterer Bestandteil der Logikschaltung LS ist, über-

tio nimmt hierbei das Abzählen der 4 Zeitspannen.

Da, wie erwähnt, eine Korrektur des Puffervollspeichers VSP, die nach mehreren solcher Perioden erhöhten Auslesens aus dem Zwischenspeicher ZSf erforderlich wird, während des Zeitkanals KO erfolgen soll, muß der letzte Auslesevorgang m der Periode des Auslesens/mit erhöhter Frequenz mit dem Amtstaktimpuls T2 des Zeitkanals ATO zusammenfallen. Dies bedeutet daß erstmalig im Zeitkanal K 29 ein zweites

Mal je Amtswortzeitspanne mit dem Amtstaktimpuls Tl ausgelesen werden muß. Andererseits bedeutet dies, daß der Einsatz des außerordentlichen Lesens bei einer Koinzidenz der achten Bitzeitsp'anne Tl, während der die Leseadresse für die Speicherzelle 1 des Zwischen-Speichers ansteht, und der ersten Bitzeitspanne TO, während der die Schreibadresse ebenfalls der ersten Speicherzelle des Zwischenspeichers ansieht, erfolgt.

Nachdem viermal mit erhöhter Auslesefrequenz ausgelesen worden ist, ist die Schreibadresse um 5 fc kleiner als die Leseadresse, so daß der Zwischenspeicher ZSP nunmehr wieder Phasenschwankungen bis zu 4 PCM-Wörtern auffangen kann.

Die F i g. 3 veranschaulicht die Zeitverhältnisse, die sich einstellen, wenn die Frequenz des Amtstaktes größer als diejenige des Streckentakies ist. In diesem Falle wird, ausgehend von einem Zustand, in dem das Auslesen und nachfolgende Einschreiben bei Speicherzellen erfolgte, die in der Bedienungsreihenfolge um mehrere Speicherzellen auseinanderliegen, das Schreiben allmählich vom Lesen eingeholt [siehe hierzu die Zeilen e) und c) der F i g. 3], wonach z. B. das Lesen der Speicherzelle 6 des Zwischenspeichers schon kurz vor dem Einschreiben der Speicherzelle 7 liegt. Der Pufferspeicher ist in diesem Betriebszustand nicht mehr zum Auffangen von Phasenschwankungen in der Lage, die eine PCM-Wortlänge überschreiten. Es muß daher eine Korrektur vorgenommen werden, die hier in der Form geschieht, daß über mehrere Amtswortzeitspannen hinweg das Auslesen aus dem Zwischenspeicher mehrmals hintereinander bei derselben Speicherzelle erfolgt. Im vorliegenden Fall ist dies, wie die Zeile e) der Fig. 3 zeigt, die Zeile 0 des Zwischenspeichers, die fünfmal hintereinander ausgelesen wird. Damit ist der optimale Abstand zwischen Schreiben und Lesen wieder hergestellt.

Auch hier gilt wieder, daß eine Korrektur bei dem nachgeschalteten Puffervollspeicher VSP, die aufgrund eines mehrmaligen Auftretens der beschriebenen außerordentlichen Leseperiode beim Zwischenspeicher erforderlich wird und dann zu einem Informationsverlust führt, in den Zeitkanal KO des Amtspulsrahmens fallen muß. Das bedeutet [siehe Zeilen a) und e) der F i g. 3], daß der letzte Auslesevorgang beim außerordentlichen Auslesen mit dem Taktimpuls TO im Zeitfach « des Zeitkanals KO liegen muß. Dies wiederum bedeutet, daß der erste Auslesevorgang dieser Ausleseperiode mit der Taktimpulszeitspanne TO des Zeitkanals K 28 zusammenzufallen hat. Zur Auslösung des außerordentlichen Auslesens wir die Koinzidenz der achten Bitzeitspanne T7, während der im Adressenregister die Schreibadresse der Speicherzelle 7 des Zwischenspeichers ansteht, und der ersten Bitzeitspanne TO gebildet, während der die vom Hilfsamtszähler HAZ gelieferte Adresse der Speicherzelle 0 des Zwischenspeichers ansteht Aufgrund dieser Koinzidenz wird der Hilfsamtszähler HAZ über vier Amtswortzeitspannen hinweg angehalten, wobei das Abzählen dieser Zeitspannen wieder von dem Kontrollzähler KZ übernommen wird.

Bei der ersterwähnten außerordentlichen Leseperiode, während der mit erhöhter Frequenz aus dem Zwischenspeicher ausgelesen wird, entsteht, da der Hilfsamtszähler HAZ nach jedem Auslesevorgang weitergeschaltet wird, eine Veränderung der Zähler-Standsrelation zwischen dem Zählerstand des Amtszählers und demjenigen des Hilfsamtszählers um vier Zählerstellungen. Wenn nun der Hilfsamtszähler als üblicher Drei-Bit-Zähler aufgebaut wäre, würde eine Synchronisierung auf den Amtszähler durch einen routinemäßig gelieferten Einstellimpuls, der den Hilfsamtszähler in seine Nullstellung bringt, die ursprüngliche Relation zwischen Amtszählerstand und Hilfsamtszählerstand wieder herstellen, so daß der durch die Korrektur hergestellte Abstand von Schreiben und Lesen beim Zwischenspeicher wieder rückgängig gemacht wäre. Aus diesem Grunde ist gemäß einer weiteren Ausgestaltung der Erfindung der Hilfsamtszähler HAZaus einem frei laufenden Ein-Bit-Zähler,der das höchstwertige Bit der Ansteueradresse liefert, sowie aus einem mit dem Amtszähler synchronisierten, die übrigen, hier die übrigen zwei Bit der Ansteueradresse liefernden Mehr-Bit-Zähler aufgebaut, wobei die Synchronisation mit Hilfe von Impulsen geschieht, die von Zählerständen des Amtszählers abgeleitet werden, bei denen die niedrigerwertigen Bit der in Anzahl der vom Mehr-Bit-Zähler gelieferten Bit den Binärwert 1 und das in der Wertigkeit nächsthöhere Bit den Binärwert 0 aufweist. Das bedeutet im vorliegenden Fall, wo wegen der vorausgesetzten 32 Kanalzeitlagen je Pulsrahmen der Kanalzähler ein Fünf-Bit-Zähler ist, daß die Synchronisierimpulse von den Zählerständen 3, 11, 19 und 27 des Amtszählers abgeleitet werden, deren beide niedrigerwertigen Bit den Binärwert 1 und deren nächsthöheres Bit den Binärwert 0 aufweist. Bei den beiden möglichen Zählerstandsrelationen, die sich zwischen dem Zählerstand des Hilfsamtszählers und demjenigen des Amtszählers nach Beendigung des schnelleren Auslesens einstellen können, bedeutet dies, daß die beiden niedrigerwertigen Bit der vom Hilfsamtszähler gelieferten Adresse vom Binärwert 1 zum Binärwert 0 geändert werden und damit denjenigen Binärwert haben, den sie beim normalen Weiterschalten des Hilfsamtszählers sowieso annehmen würden, so daß durch die Änderung des vom Ein-Bitteil des Hilfsamtszählers gelieferten Bit vom Binärwert 0 zum Binärwert 1 dieser nächste Zählerstand des Hilfsamtszählers eingestellt ist und damit das Auftreten des Synchronisationsimpulses nicht zu einer Veränderung der Zählerstandsrelation geführt hat.

Wie erwähnt, gibt es zwei Zählerstandsrelationen zwischen Hilfsamtszähler und Amtszähler, die aufgrund des schnelleren Auslesens eingestellt werden bzw. durch die Synchronisationsimpulse aufrechterhalten werden.

Bei der Darstellung der Zeitverhältnisse in der F i g. 2 ist dabei diejenige Zählerstandsrelation angenommen worden, bei der die vom Amtszähler gelieferte Adresse des Zeitkanals 0 mit der vom Hilfsamtszähler gelieferten Adresse der Speicherzelle 0 zeitlich zusammenfällt. Bei der anderen möglichen Relation fällt die Adresse des Zeitkanals 0 mit der vom Hilfsamtszähler gelieferten Adresse der Speicherzelle 4 des Zwischenspeichers zusammen, in welchem Falle die vorstehend angegebene Koinzidenz, die das schnellere Auslesen auslöst, nicht mehr während einer Zeitlage des Zeitkanals K 29, sondern während einer Zeitlage des Zeitkanals K 25 auftritt Wenn hierdurch schon das schnellere Auslesen ausgelöst würde, wäre die außerordentliche Ausleseperiode schon zur Zeitlage des Kanals K 29 beendet und damit die Forderung nicht erfüllt daß eine Korrektur beim Puffervollspeicher VSP immer während einer Zeitlage des Zeitkanals K 0 zu erfolgen hat. Eine solche im Zeitkanal 25 auftretende Koinzidenz wird daher 'nicht ausgewertet was dadurch erreicht wird, daß sowohl das höchstwertige vom Hilfsamtszähler HAZ gelieferte Bit als auch das entsprechende Bit

der am Ausgang des Registers PR auftretenden Adresse invertiert wird, womit anstelle von die Speicherzelle 1 des Zwischenspeichers bezeichnende Adressen solche vorliegen, die die Speicherzellen 5 bezeichnen. Die Koinzidenz von Adressen, die die Speicherzelle I kennzeichnen, tritt daher erst um 4 Amtswortzeitspannen später, also, wie gewünscht im Zeitkanal 29 auf, um dann zum richtigen Zeitpunkt das Auslesen mit erhöhter Frequenz einzuleiten.

Entsprechendes gilt für die Koinzidenz, die das

10

mehrmalige Auslesen aus ein und derselben Speicherzelle des Zwischenspeichers ZSP einleitet und die wegen der zweiten möglichen Relation zwischen Hilfsamtszählerstand und Amtszählerstand nicht wie gewünscht im Kanal K27, sondern erst im Kanal ΑΓ31 auftreten könnte, wenn dies nicht durch eine Invertierung der dritten Bit der von Hilfsamtszähler HAZ und Register PR gelieferten Adressen in der beschriebenen Weise verhindert würde.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Schaltungsanordnung zum Ausgleich der Phasenunterschiede zwischen dem Streckentakt auf einer bei einer PCM-Vermittlungsstelle ankommenden PCM-Zeitmultiplexleitung und dem Amtstakt dieser Vermittlungsstelle bei nicht synchronem, insbesondere plesiochronem Betrieb und Parallelverarbeitung der PCM-Informationen, die einen Zwischenspeicher zum Auffangen der Phasenschwankungen des Streckentaktes sowie einen diesem nachgeschalteten, beim Auslesen mit dem Amtstakt angesteuerten Puffervollspeicher zum Oberbrücken des durch den Frequenzunterschied von Streckentakt und Amtstakt bedingten Phasenunterschiedes aufweist, dadurch gekennzeichnet, daß der Zwischenspeicher (ZSP) eine dem erwarteten maximalen Schwankungsbereich der Phasenlage des Streckentaktes (ST) entsprechende Speicherkapazität aufweist, daß er beim Einschreiben der parallel anstehenden PCM-Informationen jeweils in Abhängigkeit vom Streckentakt (ST) mit dem einen oder dem anderen zweier bestimmter Bittaktimpulse (T3, T7) und beim Auslesen an den Puffervollspeicher (VSP) normalerweise mit einem anderen bestimmten Bittaktimpuls (TO) innerhalb einer Wortzeitspanne des Amtstaktes (AT) angesteuert wird, daß jedoch dann, wenn direkt benachbarte Speicherzellen des Zwischenspeichers (ZSP) von aufeinanderfolgendem Einschreiben und Auslesen betroffen sind, je nachdem ob dieser Zustand durch eine höhere Streckentaktfrequenz (ST) oder durch eine höhere Amtstaktfrequenz (AT) zustande gekommen ist, über mehrere Amtswortzeitspannen hinweg das Auslesen durch Wirksamschalten eines zweiten bestimmten Bittaktimpulses (T2) einer Amtswortzeitspanne mit doppelter Frequenz oder aber mehrmals hintereinander bei derselben Speicherzelle erfolgt, wobei das außerordentliche Auslesen jeweils um die Zeitspanne seines Andauems vor einem in der ersten Wortzeitspanne (K 0) des Amtspulsrahmens liegenden Zeitpunkt beginnt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie zur Adressierung des Zwischenspeichers (ZSP) beim Auslesen einen mit dem Amtszähler (AZ) synchronisierten Hilfsamtszähler (HAZ), der nach jedem Auslesevorgang weitergeschaltet bzw. während der Zeitspanne des mehrmaligen Auslesens derselben Zwischenspeicherzelle angehalten wird sowie einen Kontrollzähler (KZ) aufweist, der vom Beginn einer außerordentlichen Leseperiode an nach jedem Auslesevorgang bis zum Erreichen einer vorgegebenen Zählerstellung weitergeschaltet wird, um daraufhin entweder das Wirksamwerden des jeweils zweiten Auslesebittakts (T2) während einer Amtswortzeitspanne zu unterbinden oder die Blockierung des Hilfsamtszählers (7Μ.ζ)aufzuheben.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Zwischenspeicher (ZSP)Jt Speicherwortzelle für die PCM-Informationen Speicherplätze für Adressenbit aufweist, die als höchstwertige Bit zusammen mit den vom Hilfsanrlszähler (HAZ) für den entsprechenden Auslesevorgang gelieferten Ansteueradressen als Ansteueradressen für das Einschreiben in den Pufferspeicher

(VSP)d\enen.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Hilfsamtszähler (HAZ) aus einem freilaufenden Ein-Bit-Zähler, der das höchstwertige Bit der Ansteueradresse liefert, sowie aus einem mit dem Amtszähler (AZ) synchronisierten, die übrigen Bit der Ansteueradresse liefernden Mehr-Bit-Zähler besteht, wobei die Synchronisation mit Hilfe von Impulsen geschieht, die von Zählerständen des Amtszählers (AZ) abgeleitet werden, bei denen die niedrigwertigen Bit in der Anzahl der vom Mehr-Bit-Zähler gelieferten Bit den Binärwert 1 und das in der Wertigkeit nächsthöhere Bit den Binärwert 0 aufweist.