DE2017879A1 - Speicher für sequentiellen Zugriff - Google Patents
Speicher für sequentiellen ZugriffInfo
- Publication number
- DE2017879A1 DE2017879A1 DE19702017879 DE2017879A DE2017879A1 DE 2017879 A1 DE2017879 A1 DE 2017879A1 DE 19702017879 DE19702017879 DE 19702017879 DE 2017879 A DE2017879 A DE 2017879A DE 2017879 A1 DE2017879 A1 DE 2017879A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- main memory
- memories
- main
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/02—Storage circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Input (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Description
DIPL.-ΙΝβ. KLAUS BEHN DIPL.-PHYS. ROBERT MÜNZHUBER
β MÜNCHEN aa WIDENMAVERSTRASSEO k ι
TEL, (0811) 22 283O-29B1O2
Unser Zeichen: A 119 TO NO/He. 14. April 1970
Firma TAKAGHIHO KOEKI KABUSHIKI KAISHA, Ohsakafukokuseimei-Building,
27, Komatsubara-Machi, Kita-Ku, Qhsaka-Shi/Japan
Speieher für sequentiellen Zugriff
Die Erfindung betrifft einen Speieher für sequentiellen
Zugriff. In Speichern für sequentiellen Zugriff wie etwa
Magnettrommeln oder Magnetscheiben usw. werden kostspielige
Direktzugriffsspeicher (z.B. Kernspeicher) gewöhnlich als Pufferspeicher verwendet, um den Taktgeber der Speicheranordnung
für sequentiellen Zugriff mit dem Taktgeber eines äußeren Schaltkreises (z.B. einer logischen Einheit) zu
synchronisieren. Es sind demzufolge die Kosten für ein Bit bei einem konventionellen Speicher für sequentiellen Zugriff
verhältnismäßig hoch.
Aufgabe der Erfindung ist es, einen Speicher für sequentiellen Zugriff mit geringem Kostenaufwand zu bauen,
der einwandfrei mit einer derartig logischen Einheit synchronisiert werden kann, wenn ausschließlich Pufferspeicher
17Θ8 ■- 2 -
für sequentiellen Zugriff verwendet werden.
Um diese Aufgabe zu lösen, ist der Speicher für sequentiellen Zugriff nach der Erfindung mit wenigstens einem drehenden
Hauptspeicher ausgestattet, der eine Speicherkapazität von G.h Bit hat, sowie mit mehreren drehenden Pufferspeichern
mit einer Speicherkapazität von G Bits, die im selben Takt arbeiten wie der Hauptspeicher. Ein Block von Binärinformationen,
bestehend aus G Bits, der im Hauptspeicher gespeichert ist, wird in einen der Pufferspeicher übertragen, indem eine
entsprechende Zone der Speicherzonen angewählt wird, die sequentiell im Hauptspeicher untergebracht sind, so daß der
große Zyklus des Hauptspeichers in ein h-tel aufgeteilt wird (wobei "h" eine ganze Zahl größer als 2 ist). Wenn mehrere
Hauptspeicher verwendet werden, so ist es außerdem nötig, den gewünschten Hauptspeicher anzuwählen. Es können so eine
größere Zahl der gewünschten Blocks von Binärinformationen,
die in einem oder mehreren Hauptspeichern gespeichert sind, in der gewünschten Reihenfolge ausgelesen werden, indem die
Speicherinhalte der Pufferspeicher in einer bestimmten Reihenfolge ausgelesen werden.
Wenn mehrere Pufferspeicher vorgesehen werden, deren Anzahl gleich der zweifachen Zahl sämtlicher Speicherzonen
eines der Hauptspeicher ist, und wenn der Inhalt gewünschter
009847/1768 " 5 "
Speicherzonen des Hauptspeichers oder der Hauptspeicher
abwechselnd auf zwei Gruppen der Pufferspeicher übertragen
wird, welche eine gleiche Anzahl.von Pufferspeichern enthalten, dann kann der Inhalt der gewünschten Speicherzonen
des Hauptspeichers oder der Hauptspeicher ununterbrochen ausgelesen werden, indem abwechselnd die beiden Gruppen
und weiter nacheinander die Pufferspeicher in derselben
Gruppe angewählt werden»
Die Speicheranordnung nach der Erfindung versetzt in die Lage, ununterbrochen eine Kette von gewünschten Informationsblocks
unter einer großen Anzahl von Informationsblopks
auszuwählen* z.B. Idiogramme (etwa chinesische Buchstaben).
Ein Drucker für chinesische Buchstaben kann also mit Hilfe der erfindungsgemäßen -Speicheranordnung leicht
verwirklicht werden.
Die Merkmale, der Aufbau und die Arbeitsweise der Speicheranordnung für sequentiellen Zugriff gemäß der Erfindung wird nun anhand der Zeichnung an Ausführungsbeispielen
zur Verdeutlichung nochmals beschrieben* Es zeigen:
Pig. IA und IB Diagramme, die den Aufbau und die
Wirkungsweise einer Kombination aus einem Hauptspeicher und einem Pufferspeicher
zeigen, wie sie bei der Speicheranordnung nach der Erfindung verwendet werdenj
Fig. 2 ein Blockdiagramm zur Darstellung eines Ausführungsbeispieles der Erfindung;
Fig. 3 ein Blockdiagramm zur Darstellung eines
anderen erfindungsgemäßen Ausführungsbeispielesj
Fig. 4 ein weiteres Blockdiagramm, das eine mögliche Anwähleinheit zeigt, die bei
der erfindungsgemäßen Speicheranordnung verwendet werden kannj
Fig. 5 ein Blockschaltbild eines Laufzeitspeichers,
der in der erfindungsgemäßen Speicheranordnung verwendbar ist.
In einer Speicheranordnung nach der Erfindung werden wenigstens ein drehender Hauptspeicher C und eine Anzahl
sieh drehender Pufferspeicher A verwendet. Der Hauptspeicher C hat eine Anzahl von Speicherzonen (z.B. 6 Speicherzonen,
die in den Figuren IA und IB angedeutet sind), die jede
eine Speicherkapazität von G χ h Bits aufweist und die so in einer Folge im Hauptspeicher C angeordnet sind, daß
sie den vollständigen Zyklus des Hauptspeichers C in h-tel unterteilen. Der Pufferspeicher A hat eine Speicherkapazität
von G Bits und arbeitet mi.t demselben Takt wie der Hauptspeicher C. Die Speicherkapazität des Pufferspeichers
A ist also gleich der Speicherkapazität Jeder einzelnen Speicherzone des Hauptspeichers C. Figur IA zeigt einen
Zustand, bei dem ein Teil des in einer Speicherzone des Hauptspeichers C gespeicherten Inhaltes auf den Pufferspeicher
A übertragen ist, während Figur IB einen Zustand zeigt,
009847/1768
in dem der in einer Speicherzone des Hauptspeichers C gespeicherte
Inhalt vollständig auf den Pufferspeicher A
Übertragen worden ist. Jeder der umlaufenden Speicher A und
C kann unter Verwendung beispielsweise einer magnetοstriktiven
Verzögerungskette gebaut sein.
In Figur 2 ist ein Ausführungsbeispiel nach der Erfindung
gezeigt, das mit einem Bildwiedergabesystem unterVerwendung einer Kathoden-Strahlröhre verbunden ist. Dieses
Ausführungsbeispiel weist eine Anzahl von η Hauptspeichern
0I bls Cn* 20 PuffersPeicher A1 bis A20, Anschlüsse F1 bV '
P20 zur Aufnahme von Cäodesignalen für die jeweilige Zonenauswahl, Register R-, bis R20 für eine vorübergehende Speicherung der Zonenauswahl-Codesignale (z.B. 6- oder 12 Einheiten
Gode), Anwählkreise Cl bis Cn und eine der Speicherzonen der angewählten Hauptspeicher Cl, C2,... oder Cn entsprechend dem Zonenanwähl-CodesiHgnal angewählt wird, welches
in dem entsprechenden Register Rl bis R20 gespeichert ist, einen Schaltkreis D zum Auslesen des Inhaltes der Pufferspeicher
Al bis A20 in der gewünschten Reihenfolge und eine
Kathoden-Strahlröhre CRT auf, die mit dem Schaltkreis D verbunden ist, um den ausgelesensn Inhalt der Pufferspeicher
Al bis A20 bildlich wiederzugeben.
- 6 -009847/1768
In jeder Speicherzone des Hauptspeichers Cl, C2,... Cn ist ein Buchstabe einer Buchstabeninformation (d.h. eine
bestimmte Musterinformation für jeden Buchstaben eines ganzen Buchstabensatzes) gespeichert, der dadurch erhalten
wird, daß das dem Buchstaben entsprechende Muster auf dem
Schirm der Kathoden-Strahlröhre ausgeschrieben wird. Wenn
der Hauptspeicher Cl, C2...oder Cn beispielsweise zehn
Speicherzonen hat, so speichert jeder Hauptspeicher Cl bis Cn zehn Buchstaben dieser Buchstabeninformation. Da andererseits
jeder Pufferspeicher Al bis A20 eine Speicherkapazität
aufweist, die gleich ein h-tel der Speicherkapazität
eines jeden Hauptspeichers Cl bis Cn ist, ist ein einzelner Buchstabe der Buchstabeninformation auf jedem Pufferspeicher
Al bis A20 gespeichert, wenn in jeder Speicherzone jedes Hauptspeichers Cl bis Cn zehn Einzelbuchstaben der Buchstabeninformation
untergebracht sind.
Wird nun eines der Zonenanwähl-Codesignale auf den Eingang
Pl gegeben, so wird dieses Zonenanwähl-Codesignal vorübergehend im Register R1 gespeichert. Der Anwählkreis B1
wählt einen der Hauptspeicher Cl bis Cn und darin eine der zehn Speicherzonen an. Der Inhalt der angewählten Speicherzone
(z.B ein Buchstabe einer Buchstabeninformation) wird auf den Pufferspeicher Al übertragen, wie dies in den Figuren
- 7 -009847/1768
IA und IB angedeutet ist. Jede Gruppe der Schaltung (A2,
F2, R2, B2),..., (A20, F20, B20) arbeitet in derselben
Weise.
Wie oben erwähnt, sind zehn Buchstaben der Buchstabeninformation
in einer der zwei Gruppen der zehn Pufferspeicher Al bis AlO und All bis A20 von einem vollständigen Zyklus des Hauptspeichers Cl, C2, ..* oder Cn gespeichert. Mit anderen Worten, 20 gewünschte Buchstaben der
Buchstabeninformation können in die Pufferspeicher Al bis
A 20 aus zwei vollständigen Zyklen des Hauptspeichers Cl, C2, ... oder Cn Übertragen werden. Liest dann der Schaltkreis D abwechselnd den Inhalt ,der zwei Gruppen der Pufferspeicher (Al bis AlO) und (All bis A20) synchron mit
den vollständigen Zyklen der Hauptspeicher Cl bis Cn aus,
während der Inhalt der Pufferspeicher Al bis AlO oder All
bis A20 derselben Gruppe nacheinander in einem vollständigen Zyklus des Hauptspeichers Cl bis Cn ausgelesen wird,
so können die Buchstabenmuster,die jeweils einer einzigen
Buchstabentype entsprechen, auf dem Bildschirm der Kathoden-Strahlröhre
C R T abgebildet werden.
In Verbindung mit den Figuren 3 und h wird ein weiteres
Ausführungsbeispiel der Erfindung beschrieben. Bei
- 8 009847/1768
diesem AusfUhrungsbeispiel sind zehn Anwähleinheiten SU1,
SU2,... und SU10 vorgesehen, wie dies Figur J5 zeigt, um
den Inhalt des Hauptspeichers C auf den Schaltkreis D zu übertragen. In diesem Fall weist jede ·Anwähleinheit SU1,
SU2, ... SU10 zwei Pufferkreise (z.B. Al und All) auf,
die durch eine einzige Anwähleinheit gesteuert werden, wie dies nachstehend noch erläutert wird.
Bei diesem Ausführungsbeispiel sind 256 Hauptspeicher
Cl, C2,...C255 und C256 vorgesehen, wie dies das in Figur
4 gezeigte Beispiel andeutet. Um den Inhalt der Gruppe von Hauptspeichern anzuwählen, sind 10 Anwähleinheiten SU1,
SUp... SU10 vorhanden.
Jede der Anwähleinheiten SU1 bis SU10 ist mit einer
Gruppe von 12 Anschlüssen F, Registern J und K , einem Speicherwähler M, einem Zonenwähler T, UND-Gattern P und
Q und Pufferspeichern Al und All ausgestattet. Die Gruppe der 12 Anschlüsse F erhält das Zonenanwähl-Codesignal in
einem 12-Einheiten-Code von einem Adresseodeverteiler X
(Figur 3) in Parallelsignalform. Das Register J speichert
vorübergehend das Zonenanwähl-Codesignal von Parallelsignalform,
das über die 12 Anschlüsse F während eines vollständigen Zyklus des Hauptspeichers C zugeht. Das Register
- 9 009847/1768 '
K speichert vorübergehend das Zonenanwähl-Codesignal, das .
aus dem Register J infolge eines Verschiebungsimpulses übergeben wurde, der im Augenblick des Uberwechselns von einem
vollständigen Zyklus des Hauptspeichers C auf den nächsten abgegeben wird. Der Speicherwähler M wählt einen der Hauptspeicher
Cl bis C25Ö entsprechend eines-Teiles des Zonenanwähl
-Codesignals, der über die Verbindungsleitungen Kl bis K8 zugegangen ist. Dadurch wird einer der Hauptspeicher Cl
bis C256 mit beiden Pufferspeichern Al und All verbunden.
Der Zonenwähler T erzeugt ein Gate-Signal in Zeitabhängigkeit von der Periode der gewünschten Speicherzone des angewählten
Hauptspeichers Cl bis C256 entsprechend eines Teils des Zonenanwähl-Codesignals,
der über die Verbindungsleitungen k9 bis kl2 zugeführt wird, wenn das ZonenanwählHtCodesignal auf
den Verbindungsleitungen k9 bis kl2 mit einem Bezugssignal w von vier-Einheiten-Parallelgestaltung (four-unit parallel
configuration) zusammentrifft. Dieses Bezugssignal w wird
von einem Zehnstellenzähler (nicht dargestellt) erzeugt, der synchron mit den Übergangsaugenblicken zwischen benachbarten
zwei Speicherzonen arbeitet, wenn die Hauptspeicher Cl bis C 256 zehn Speicherzonen aufweisen. Das Gate-Signal, das im
Zonenwähler T erzeugt wird, gelangt auf je einen Eingang der beiden ÜND-Kreise P und Q. Auf die anderen beiden Eingangs- -
■i *
klemmen der UND-Gatter F und Q wirdf ein weiteres Gate-Signal·
- 10 -
009847/1768
OWGlNAL INSPECTED
ν gegeben. Dieses Signal ν nimmt einen von zwei möglichen
Zuständen an ("1" und 11O") oder ("+" und "-"), die abwechselnd in Synchronismus mit einem vollen Zyklus des Hauptspeichers C geschaltet werden. So gelangen die Ausgangssignale
der UND-Gatter P und Q abwechselnd auf die Pufferspeicher Al
oder All synchron mit dem Gate-Signal vom Zonenwähler T, so daß der Inhalt der angewählten Speicherzone des angewählten
Hauptspeichers Cl bis C256 im Pufferspeicher Al oder All gespeichert wird. Die Ausgangswerte der Pufferspeicher Al und
All gelangen dann über die Verbindungsleitungen al und a2 auf den Schaltkreis D.
Im Betrieb wird eines der Zonenanwähl-Codiersignale in
das Register K synchron mit einem vollständigen Zyklus des Hauptspeichere C verschoben« um eine gewünschte Speicherzone
des Hauptspeichers Cl, C2, ... C256 «See gerade angewählten
vollständigen Zyklus auszuwählen« während ein anderes Zonenanwählcodiersignal vorübergehend im Register J gespeichert
wird, um eine gewünschte Speioberzone dee Hauptregisters Cl,
C2,.., oder C256 bei dem nächstfolgenden vollständigen Zyklus
anzuwählen. Wenn die in der gewünschten Speicherzone enthaltenen Informationen aus dem Hauptspeicher Cl, C2,... oder
C 256 in den Pufferspeicher Al während eines vollständigen
Zyklus dea Hauptspeichers C übertragen wurden, werden die
in der gewünscht en Speicher rone dee Hauptspeichers Cl, C2,...
oder C256 enthaltenen Informationen bei dem unmittelbar fol-
-11 -
BAD ORIGtWAL
genden vollständigen Zyklus des Hauptspeichers C in den Pufferspeicher
All übertragen« was sich aus dem Aufbau der Anwähleinheit
SU versteht. Wenn der Schaltkreis D nacheinander die Verbindungsleitungen A1-1* ai-2**'# al-10* a2-l' a2-2k
und a2-10 ^wäblt, so kann der Inhalt der Pufferspeicher
A1... A10, Αιι*···Α2ο *n ununterbrochener Reihenfolge der
Kathoden-Strahlröhre CRT zugeführt werden. Wenn die Anwahl der Verbundungsleitungen ^1 i* ai_P** **al-10 ^urcn ^en vollständigen
Zyklus des Hauptspeichers C zeitgesteuert ist, wird die Auswahl der Verbindungsleitungen a2_1.# a2-2*''#a2-10 durcn
den unmittelbar folgenden vollständigen Zyklus des Hauptspeichers zeitgesteuert.
Bei den soeben beschriebenen Ausführungsbeispielen sind die Hauptspeicher C und Pufferspeicher A umlaufende Speicher,
die magnetostriktive Verzögerungsketten verwenden, wie sie beispielsweise in Figur 5 gezeigt sind. Der Umlaufspeicher
hat dann einen ersten Anschluß I, über den er ein Serieninformations-Signal
erhält, einen zweiten Anschluß II, über den ein Gate-Signal eingegeben wird, welches zwei mögliche Zustände
haben kann, einen dritten Anschluß III, über den ein Serieninformations-Signal
abgegeben wird, und einen vierten Anschluß IV, über den ein Taktsignal eingegeben wird, das zum
Einsohreiben und Auslesen des Serieninformations-Signals benötigt wird.
- 12 -
009847/1768
Claims (2)
1. Speicheranordnung mit sequentiellem Zugriff, die wenigstens einen umlaufenden Hauptspeicher mit einer Vielzahl von Speicherzonen aufweist, welche hintereinander
angeordnet sind, dadurch gekennzeichnet, daß eine Vielzahl von umlaufenden Pufferspeichern (A1, Ag.. ·Α2(^) mit einer
Speicherkapazität, die einem h-tel der Speicherkapazität des umlaufenden Hauptspeichers (C) entspricht, vorgesehen
ist, welche mit derselben Zeitsteuerung arbeiten wie der Hauptspeicher, wobei h eine ganze Zahl größer als 2 ist,
daß Blocks von Binärinformationen in dem Hauptspeicher (C) gespeichert sind, die nacheinander in bestimmte ausgewählte
Pufferspeicher (Al, A2...A20) durch Anwählen einer bestimmten
Speicherzone mittels Zonenanwähl-Codiersignalen Übertragen werden, und daß der Inhalt des umlaufenden
Hauptspeichers (C) durch Anwählen der Pufferspeicher^ Al, A2..
A2O)in Aufeinanderfolge kontinuierlich ausgelesen werden
kann.
2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzahl von umlaufenden HauptspeichernfCl,
C2...Cn)vorgesehen ist und die Übertragungsmittel (F,R,B) die gewünschten Hauptspeicher 'Cl, C2...Cn)anwählen.
009847/1768
j5. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet,
daß die Anzahl der Pufferspeicher gleich der zweifachen Anzahl der Speicherzonen eines Hauptspeichers
( Cl, C2... Cn*! ist und der Inhalt der gewünschten Speicherzonen
der Hauptspeicher durch die Übertragungsmittel P, R, S 'abwechselnd in zwei Gruppen der Pufferspeicher übertragen
werden, welche eine gleiche Anzahl von Speichern enthalten.
009847/1768
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP44029647A JPS5022379B1 (de) | 1969-04-18 | 1969-04-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2017879A1 true DE2017879A1 (de) | 1970-11-19 |
DE2017879B2 DE2017879B2 (de) | 1974-10-24 |
DE2017879C3 DE2017879C3 (de) | 1975-07-31 |
Family
ID=12281879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2017879A Expired DE2017879C3 (de) | 1969-04-18 | 1970-04-14 | Speicheranordnung mit freiem Zugriff |
Country Status (4)
Country | Link |
---|---|
US (1) | US3789366A (de) |
JP (1) | JPS5022379B1 (de) |
DE (1) | DE2017879C3 (de) |
GB (1) | GB1311203A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3883854A (en) * | 1973-11-30 | 1975-05-13 | Ibm | Interleaved memory control signal and data handling apparatus using pipelining techniques |
US4030080A (en) * | 1974-01-07 | 1977-06-14 | Texas Instruments Incorporated | Variable module memory |
US4194245A (en) * | 1978-03-06 | 1980-03-18 | International Business Machines Corporation | System for randomly accessing a recirculating memory |
DE58901516D1 (de) * | 1988-03-15 | 1992-07-02 | Siemens Ag | Verfahren zur datenuebertragung und anordnung zur durchfuehrung des verfahrens. |
KR20160065468A (ko) * | 2014-12-01 | 2016-06-09 | 삼성전자주식회사 | 솔리드 스테이트 드라이브의 동작 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE529483A (de) * | 1953-01-23 | |||
US3013254A (en) * | 1957-01-23 | 1961-12-12 | Gen Electric | Information storage apparatus |
US3387281A (en) * | 1965-11-12 | 1968-06-04 | Bell Telephone Labor Inc | Information storage arrangement employing circulating memories |
US3623005A (en) * | 1967-08-01 | 1971-11-23 | Ultronic Systems Corp | Video display apparatus employing a combination of recirculating buffers |
US3587062A (en) * | 1969-09-11 | 1971-06-22 | Bunker Ramo | Read-write control system for a recirculating storage means |
US3711836A (en) * | 1970-09-10 | 1973-01-16 | Dirks Electronics Corp | Cyclic data handling systems |
-
1969
- 1969-04-18 JP JP44029647A patent/JPS5022379B1/ja active Pending
-
1970
- 1970-04-13 GB GB1734970A patent/GB1311203A/en not_active Expired
- 1970-04-14 DE DE2017879A patent/DE2017879C3/de not_active Expired
-
1972
- 1972-08-15 US US00280798A patent/US3789366A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US3789366A (en) | 1974-01-29 |
DE2017879B2 (de) | 1974-10-24 |
DE2017879C3 (de) | 1975-07-31 |
JPS5022379B1 (de) | 1975-07-30 |
GB1311203A (en) | 1973-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2264166C2 (de) | Verfahren und Schaltungsanordnung zum Steuern des Auffrischens von Speicherinformationen in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung | |
DE2756890C2 (de) | Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten | |
DE68925307T2 (de) | Zeilenspeicher für Geschwindigkeitsumwandlung | |
DE2703578A1 (de) | Videospeicher | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE2031040B2 (de) | Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens | |
DE2531382A1 (de) | Halbleiterspeicher zum blockorientierten lesen und schreiben | |
DE2854782A1 (de) | Datenverarbeitungssystem | |
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE2415600C2 (de) | ||
DE69122860T2 (de) | Multiplexer | |
DE2213953C3 (de) | Schaltungsanordnung zum Darstellen von Zeichen auf dem Bildschirm eines Sichtgerätes | |
DE2744321A1 (de) | Bildschirmgeraet | |
DE2456540C2 (de) | Inkrementalwertkodierer | |
DE3333366A1 (de) | Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen | |
DE2017879A1 (de) | Speicher für sequentiellen Zugriff | |
DE69333792T2 (de) | Halbleiteranordnung | |
DE2431256A1 (de) | Zeitvielfachvermittlungsstelle | |
DE1250489B (de) | I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE2527236C3 (de) | Anordnung zum Einsetzen von Daten in ein Register | |
DE2641488C2 (de) | Schaltungsanordnung zum Phasenausgleich bei PCM-Vermittlungsstellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |