DE2017879B2 - Speicheranordnung mit freiem Zugriff - Google Patents
Speicheranordnung mit freiem ZugriffInfo
- Publication number
- DE2017879B2 DE2017879B2 DE2017879A DE2017879A DE2017879B2 DE 2017879 B2 DE2017879 B2 DE 2017879B2 DE 2017879 A DE2017879 A DE 2017879A DE 2017879 A DE2017879 A DE 2017879A DE 2017879 B2 DE2017879 B2 DE 2017879B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- main memory
- main
- memories
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/02—Storage circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Image Input (AREA)
Description
Die Erfindung betrifft eine Speicheranordnung mit freiem Zugriff.
In Speichern für sequentiellen Zugriff wie etwa Magnettrommeln oder Magnetscheiben usw. werden
kostspielige Direktzugriffsspeicher (z.B. Kernspeicher) gewöhnlich als Pufferspeicher verwendet, um
den Taktgeber der Speicheranordnung für sequentiellen Zugriff mit dem Taktgeber eines äußeren Schaltkreises
(z. B. einer logischen Einheit) zu synchronisieren. Es sind demzufolge die Kosten für ein Bit bei
einem konventionellen Speicher für sequentiellen Zugriff
verhältnismäßig hoch.
Es ist eine weitere Speicheranordnung bekannt, bei der jeweils der Inhalt einer Speicherzone eines Speichers
mit seriellem Zugriff auf eine andere Speicherzone eines Speichers mit seriellem Zugriff übertragen
wird, so daß Inhalte zweier Speicherzonen, die in zwei Speichern mit seriellem Zugriff enthalten sind, gleichzeitig
ausgelesen werden können, um dann einen Rechenvorgang mit diesen ausgelesenen Inhalten durchführen
zu können.
Der Erfindung liegt gegenüber diesem Stand der Technik die Aufgabe zugrunde, eine Speicheranord-
nung mit freiem Zugriff mit geringem Kostenaufwand zu bauen, welche einwandfrei mit einer derartig logischen
Einheit synchronisiert werden kann, wobei ausschließlich Pufferspeicher für sequentiellen Zugriff
verwendet werden.
ίο Zur Lösung dieser Aufgabe werden folgende
Merkmale miteinander kombiniert. Es ist wenigstens ein drehbarer Hauptspeicher mit einer Anzahl η darauf
aufeinanderfolgend untergebrachter Speicherzonen vorhanden; femer ist eine Anzahl drehbarer Puf-
J5 ferspeicher vorhanden, deren Speicherkapazität ein
A-tel der Speicherkapazität des Hauptspeichers ist und
die sich im selben Zeitrhythmus drehen wie dieser, wobei h eine ganze Zahl größer als 2 und kleiner oder
gleich η ist; erste Auslesemittel ermöglichen das Aus-
ao lesen von Gruppen binärer Informationen des Hauptspeichers und Einspeichern in ausgewählte Pufferspeicher
durch Anwählen der entsprechenden Speicherzone gemäß kodierten Zonenwahl-Signalen:
zweite Auslesemittel ermöglichen das Auslesen des
*5 Inhalt» gewünschter Speicherzonen des Hauptspeichers
in gewünschter Ordnung durch Auswählen der Pufferspeicher in einer Folge, die der gewünschten
Ordnung entspricht.
Die Erfindung unterscheidet sich also vom Be-
kannten wesentlich. Bei ihr wird nämlich in gewünschter, beliebiger Ordnung der Inhalt von wenigstens
einem drehbaren Hauptspeicher ausgelesen, so daß er dann im freien Zugriff zugänglich ist.
Wenn mehrere Pufferspeicher vorgesehen werden.
Wenn mehrere Pufferspeicher vorgesehen werden.
deren Anzahl gleich der zweifachen Zahl sämtlicher Speicherzonen eines der Hauptspeicher ist, und wenn
der Inhalt gewünschter Speicherzonen des Hauptspeichers oder der Hauptspeicher abwechselnd auf zwei
Gruppen der Pufferspeicher übertragen wird, welche
eine gleiche Anzahl von Pufferspeichern enthalten, dann kann der Inhalt der gewünschten Speicherzonen
des Hauptspeichers oder der Hauptspeicher ununterbrochen ausgelesen werden, indem abwechselnd die
beiden Gruppen und weiter nacheinander die Puffer-
speicher in derselben Gruppe angewählt werden.
Die Speicheranordnung nach der Erfindung versetzt in die Lage, ununterbrochen eine Kette von gewünschten
Informationsblocks unter einer großen Anzahl von Informationsblocks auszuwählen, z.B.
Idiogramme (etwa chinesische Buchstaben). Ein Drucker für chinesische Buchstaben kann also mit
Hilfe der erfindungsgemäßen Speicheranordnung leicht verwirklicht werden.
Die Merkmaie, der Aufbau und die Arbeitsweise der Speicheranordnung mit freiem Zugriff gemäß der
Erfindung werden nun an Hand der Zeichnung an Ausführungsbeispielen zur Verdeutlichung nochmals
beschrieben. Es zeigen
Fig. IAund 1B Diagramme, die den Aufbau und
die Wirkungsweise einer Kombination aus einem Hauptspeicher und einem Pufferspeicher zeigen, wie
bei der Speicheranordnung nach der Erfindung
verwendet werden,
verwendet werden,
Fig. 2 ein Blockdiagramm zur Darstellung eines Ausführungsbeispiels der Erfindung,
Fig. 3 ein Blockdiagramm zur Darstellung eines
anderen erfindungsgemäßen Ausführungsbeispieles, F i g. 4 ein weiteres Blockdiagramm, das eine mög-
2 01787S
iche Anwäbleinheit zeigt, die bei der erfindungsgemäßen Speicheranordnung verwendet werden kann,
Fig. 5 ein Blockschaltbild eines Laufzeitspeichers,
der in der erfindungsgemäßen Speicheranordnung verwendbar ist.
In einer Speicheranordnung nach der Erfindung werden wenigstens ein drehender Hauptspeicher C
und eine Anzahl sich drehender Pufferspeicher A verwendet Der Hauptspeicher Chat eine Anzahl von
Speicherzonen (z.B. 6 Speicherzonen, die in den Fig. IA und 1B angedeutet sind), die jede eine Speicherkapazität von GxA Bits aufweist und die so in
einer Folge im Hauptspeicher C angeordnet sind, daß sie den vollständigen Zyklus des Hauptspeichers C in
hrtel unterteilen. Der Pufferspeicher A hat eine Speicherkapazität "Ήΐ G Bits und arbeitet mit demselben
Takt wie der Hauptspeicher C Die Speicherkapazität des Pufferspeichers A ist also gleich der Speicherkapazität jeder einzelnen Speicherzone des Hauptspeichers C. Fig. IA zeigt einen Zustand, bei dem
ein Teil des in einer Speicherzone des Hauptspeichers C gespeicherten Inhaltes auf den Pufferspeicher A übertragen ist, während Fig. IB einen Zustand zeigt, in dem der in einer Speicherzone des
Hauptspeichers C gespeicherte Inhalt vollständig auf den Pufferspeicher A übertragen worden ist. Jeder
der umlaufenden Speicher A und C kann unter Verwendung beispielsweise einer magnetostriktiven Verzögerungskette gebaut sein.
In Fi g. 2 ist ein Ausführungsbeispiel nach der Erfindung gezeigt, das mit einem Bildwiedergabesystem
unter Verwendung einer Kathoden-Strahlröhre verbunden ist. Dieses Ausführungsbeispiel weist eine
Anzahl von π Hauptspeichern C1 bis Cn, 20 Pufferspeicher A1 bis AM, Anschlüsse F1 bis F20 zur Aufnahme von Codesignalen für die jeweilige Zonenauswahl, Register R1 bis R20 für eine vorübergehende
Speicherung der Zonenauswahl-Codesignale (z. B. 6- oder ^-Einheiten-Code), Anwählkreise S1 bis B20,
von denen jeder einen der Hauptspeicher Cl bis Cn und eine der Speicherzonen der angewählten Hauptspeicher Cl, Cl... oder Cn entsprechend dem Zonenwähl-Codesignal anwählt, welches in dem entsprechenden Register Rl bis Λ20 gespeichert ist.
einen Schaltkreis D zum Auslesen des Inhaltes der Pufferspeichir Al bis /420 in der gewünschten Reihenfolge und eine Kathoden-Strahlröhre CA Γ auf, die
mit dem Schaltkreis D verbunden ist, um den ausgelesenen Inhalt der Pufferspeicher Al bis /420 bildlich
wiederzugeben.
In jeder Speicherzone des Hauptspeichers Cl, Cl... Cn ist ein Buchstabe einer Buchstabeninformation (d.h. eine bestimmte Musterinformation für
jeden Buchstaben eines ganzen Buchstabensatzes) gespeichert, der dadurch erhalten wird, daß das dem
Buchstaben entsprechende Muster auf dem Schirm der Kathoden-Strahlröhre ausgeschrieben wird.
Wenn der Hauptspeicher Cl, C2... oder Cn beispielsweise zehn Speicherzonen hat, so speichert jeder
Hauptspeicher Cl bis Cn zehn Buchstaben dieser Buchstabeninformation. Da andererseits jeder Pufferspeicher Al bis /420 eine Speicherkapazität aufweist, die gleich ein /i-tel der Speicherkapazität eines
jeden Hauptspeichers Cl bis cn ist, ist ein einzelner Buchstabe der Buchstabeninformation auf jedem
Pufferspeicher Al bis /420 gespeichert, wenn in den
zehn Speicherzonen jedes Hauptspeichers Cl bis Cn zehn Einzelbuchstaben der Buchstabeniriformation
untergebracht sind.
Wird nun eines der Zonenwähi-Codesignale auf den Eingang Fl gegeben, so wird dieses Zonenwähl-Codesignal vorübergehend im Register R1 gespei-
chert. Der Anwählkreis B1 wählt einen der Hauptspeicher Cl bis Cn und darin eine der zehn
Speicherzonen an. Der Inhalt der angewählten Speicherzone (z. B. ein Buchstabe einer Buchstabeninformation) wird auf den Pufferspeicher .41 übertragen,
ίο wie dies in den Fi g. 1A und 1B angedeutet ist. Jede
Gruppe der Schaltung (Al, Fl, Rl, Bl), .., (/420,
F20, B20) arbeitet in derselben Weise.
Wie oben erwähnt, sind zehn Buchstaben der Buchstabeninformation in einer der zwei Gruppen der
zehn Pufferspeicher Al bis .410 und All bis /420
in einem vollständigen Zyklus des Hauptspeichers Cl, C2... oder Cn gespeichert. Mit anderen Worten, 20
gewünschte Buchstaben der Buchsitabeniiiformation
können in die Pufferspeicher .41 bis .420· aus zwei
ao vollständigen Zyklen des Hauptspeichers Cl, C2...
oder Cn übertragen werden. Liest dann der Schaltkreis D abwechselnd den Inhalt der zwei Gruppen der
Pufferspeicher (Al bis -410) und (All bis -420) synchron mit den Umlaufperioden der Hauptspeicher Cl
bis Cn aus, während der Inhalt der Pufferspeicher .41
bis /410 oder All bis 420 derselben Gruppe nacheinander in einem vollständigen Zyklus des Hauptspeichers Cl bis Cn ausgelesen wird, so können die
Buchstabenmuster, die jeweils einer einzigen Buch-
stabentype entsprechen, auf dem Bildschirm der Kathoden-Strahlröhre CRT abgebildet werden.
In Verbindung mit den F i g. 3 und 4 wird ein weiteres Ausführungsbeispiel der Erfindung beschrieben.
Bei diesem Ausfühningsbeispiel sind zehn Anwähl-
einbetten SU1, SU1 ... und SU10 vorgesehen, wie dies
F i g. 3 zeigt, um den Inhalt des Hauptspeichers C auf den Schaltkreis D zu übertragen. In diesem Fall weist
jede Anwähleinheit SU,, SiZ2... SU10 zwei Pufferkreise (z.B. /41 und All) auf, die durch eine einzige
Anwähleinheit gesteuert werden, wie dies nachstehend noch erläutert wird.
Bei diesem Ausführungsbeispiel sind 256 Hauptspeicher Cl, C2... C255 und C256 vorgesehen, wie
dies das in Fi g. 4 gezeigte Beispiel andeutet. Um den
Inhalt dieser Hauptspeicher anzuwählen, sind 10 Anwähleinheiten Su1, SU2... SU10 vorhanden.
Jede der Anwähleinheiten SUi bis SlZ10ISt mit einer
Gruppe von 12 Anschlüssen F, Registern J und K, einem Speicherwähler M, der z.B. einen Baum von
UND-Gattern aufweist, einem Zonenwähler T, der z. B. einen Baum von UND-Gattern aufweist, einem
UND-Gatter P und einem NAND-Kreis Q sowie Pufferspeichern Al und All ausgestattet. Die
Gruppe der 12 Anschlüsse F erhält das Zonenwähl-
Codesignal in einem 12-Einheiten-Code von einem Adressencodeverteiler X (Fig. 3) in ParaUelsignalfonn. Das Register J speichert vorübergehend das
Zonenanwähl-Codesignal von Parallelsignalform, das über die 12 Anschlüsse F während eines vollständigen
Zyklus des Hauptspeichers C zugeht. Das Register K speichert vorübergehend das Zonenwähl-Codesignal
das aus dem Register J infolge eines Vcrschiebungs impulses übergeben wurde, der im Augenblick de!
Überwechselns von einem vollständigen Zyklus dei
Hauptspeichers C auf den nächsten abgegeben wird Der Speicherwähler M wählt einen der Hauptspei
eher Cl bis C256 entsprechend eines Teiles des Zo nenanwähl-Codesignals, der über die Verbindungs
leitungen Kl bis KS zugegangen ist. Dadurch wird
einer der Hauptspeicher Cl bis C256 mit beiden Pufferspeichern Al und All verbunden. Der Zonenwähler T erzeugt ein Gate-Signal in Zeitabhängigkeit
von der Periode der gewünschten Speicherzone des angewählten Hauptspeichers Cl bis C256 entsprechend eines Teils des Zonenanwähl-Oodesignals, das
über die Verbindungsleitungen k9 bis fcl2 zugeführt
wird, wenn das Zonenanwähl-Codesignal auf den Verbindungsleitungen Λ9 bis kl2 mit einem Bezugssignal iv von vier-Einheiten-Parallelgestaltung zusammentrifft. Dieses Bezugssignal w wird von einem
Zehnstellenzähler (nicht dargestellt) erzeugt, der synchron mit den Übergangsaugenblicken zwischen benachbarten zwei Speicherzonen arbeitet, wenn die
Hauptspeicher Cl bis C2S6 zehn Speicherzonen aufweisen. Das Gate-Signal, das im Zonenwähler Γ erzeugt wird, gelangt auf je einen Eingang der beiden
Kreise P und Q. Auf die anderen beiden Eingangsklemmen der Kreise P und Q wird ein weiteres
Gate-Signal ν gegeben. Dieses Signal ν nimmt einen von zwei möglichen Zuständen an (»1« und »0«) oder
(» + « und » —«), die abwechselnd in Synchronismus mit einem vollen Zyklus des Hauptspeichers C geschaltet werden. So gelangen die Ausgangssignale der
Kreise P und Q abwechselnd auf die Pufferspeicher Al oder All synchron mit dem Gate-Signal vom Zonenwähler T, so daß der Inhalt der angewählten Speicherzone des angewählten Hauptspeichers Cl bis
C256 im Pufferspeicher Al oder All gespeichert
wird. Die Ausgangswerte der Pufferspeicher Al und All gelangen dann über die Verbindungsleitungen
al und al auf den Schaltkreis D.
Im Betrieb wird eines der Zonenanwähl-Codiersignale in das Register K synchron mit einem vollständigen Zyklus des Hauptspeichers C verschoben, um
eine gewünschte Speicherzone des Hauptspeichers Cl, Cl... C2S6des gerade angewählten vollständigen Zyklus auszuwählen, während ein anderes Zo-
nenanwählcodiersignal vorübergehend im Register J gespeichert wird, um eine gewünschte Speicherzone
des Hauptregisters Cl, Cl... oder C2S6 bei dem nächstfolgenden vollständigen Zyklus anzuwählen.
Wenn die in der gewünschten Speicherzone enthaltenen Informationen aus dem Hauptspeicher Cl, C2...
oder C2S6 in den Pufferspeicher Al während eines
vollständigen Zyklus des Hauptspeichers C übertragen wurden, werden die in der gewünschten Speicher-
zone des Hauptspeichers Cl, C2... oder C256 enthaltenen Informationen bei dem unmittelbar folgenden vollständigen Zyklus des Hauptspeichers C in den
Pufferspeicher All übertragen, was sich aus dem Aufbau der Anwähleinheit SU versteht. Wenn der
Schaltkreis D nacheinander die Verbindungsleitungen α,-,, aül2... α,.,0, α2 ,„, a2A, α2_2... und α210 anwählt, so kann der Inhalt der Pufferspeicher A,.. .A ,„,
An... A20 in ununterbrochener Reihenfolge der Kathoden-Strahlröhre CRTzugeführt werden. Wenn die
ao Anwahl der Verbindungsleitungen α,.,, a,.2...a,.w
durch den vollständigen Zyklus des Hauptspeichers C zeitgesteuert ist, wird die Auswahl der Verbindungsleitungen a2v O22... α2Λ0 durch den unmittelbar folgenden vollständigen Zyklus des Haupspeichers zeit-
»5 gesteuert.
Bei den soeben beschriebenen Ausführungsbeispielen sind die Hauptspeicher C und Pufferspeicher A umlaufende Speicher, die magnetostriktive
Verzögerungsketten verwenden, wie sie beispiels-
weise in Fi g. 5 gezeigt sind. Der Umlaufspeicher hat dann einen ersten Anschluß I, über den er ein Serieninformations-Signal erhält, einen zweiten Anschluß II,
über den ein Gate-Signal eingegeben wird, weiches zwei mögliche Zustände haben kann, einen dritten
Anschluß III, über den ein Serieninformations-Signal abgegeben wird, und unen vierten Anschluß TV, über
den ein Taktsignal eingegeben wird, das zum Einschreiben und Auslesen des Serieninformations-Signals benötigt wird
Claims (3)
1. Speicheranordnung mit freiem Zugriff, gekennzeichnet
durch die Kombination folgender Merkmale:
a) wenigstens einen drehbaren Hauptspeicher (C, C1, C2...) mit einer Anzahl η darauf
aufeinanderfolgend untergebrachter Speicherzonen,
b) eiiie Anzahl drehbarer Pufferspeicher (^1,
A2... /4?0), deren Speicherkapazität ein A-tel
der Speicherkapazität des Hauptspeichers (C, C,...) ist und die sich im selben Zeitrhyihmus
drehen wie dieser, wobei h eine ganze Zahl größer als 2 und kleiner oder
gleich η ist,
c) erste Auslesemittel (F, R, B) zum Auslesen von Gruppen binärer Informationen des
Hauptspeichers (C, C1...) und Einspeichern
in ausgewählte Pufferspeicher (Λ,,
A2... Ax^ durch Anwählen der entsprechenden
Speicherzone gemäß kodierten Zonenwahl-Signalen, und
d) zweite Auslesemittel(D) zum Auslesen des Inhalts gewünschter Speicherzonen des
Hauptspeichers (C, C,...) in gewünschter Ordnung durch Auswählen der Pufferspeicher
(Ax... A20) in einer Folge, die der gewünschten
Ordnung entspricht.
2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß mehrere umlaufende
Hauptspeicher (C1, C2...) vorgesehen sind und
die ersten Auslesemittel (F, R, B) die gewünschten Hauptspeicher (C1, C,...) anwählen.
3. Speicheranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Anzahl der Pufferspeicher
gleich der zweifachen Anzahl der Speicherzonen eines Hauptspeichers (C1, C2...) ist
und der Inhalt der gewünschten Speicherzonen der Hauptspeicher durch die ersten Auslesemittel (F,
R, B) abwechselnd in zwei Gruppen der Pufferspeicher ausgelesen werden, welche eine gleiche
Anzahl von Speichern enthalten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP44029647A JPS5022379B1 (de) | 1969-04-18 | 1969-04-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2017879A1 DE2017879A1 (de) | 1970-11-19 |
DE2017879B2 true DE2017879B2 (de) | 1974-10-24 |
DE2017879C3 DE2017879C3 (de) | 1975-07-31 |
Family
ID=12281879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2017879A Expired DE2017879C3 (de) | 1969-04-18 | 1970-04-14 | Speicheranordnung mit freiem Zugriff |
Country Status (4)
Country | Link |
---|---|
US (1) | US3789366A (de) |
JP (1) | JPS5022379B1 (de) |
DE (1) | DE2017879C3 (de) |
GB (1) | GB1311203A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3883854A (en) * | 1973-11-30 | 1975-05-13 | Ibm | Interleaved memory control signal and data handling apparatus using pipelining techniques |
US4030080A (en) * | 1974-01-07 | 1977-06-14 | Texas Instruments Incorporated | Variable module memory |
US4194245A (en) * | 1978-03-06 | 1980-03-18 | International Business Machines Corporation | System for randomly accessing a recirculating memory |
DE58901516D1 (de) * | 1988-03-15 | 1992-07-02 | Siemens Ag | Verfahren zur datenuebertragung und anordnung zur durchfuehrung des verfahrens. |
KR20160065468A (ko) * | 2014-12-01 | 2016-06-09 | 삼성전자주식회사 | 솔리드 스테이트 드라이브의 동작 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL210940A (de) * | 1953-01-23 | |||
US3013254A (en) * | 1957-01-23 | 1961-12-12 | Gen Electric | Information storage apparatus |
US3387281A (en) * | 1965-11-12 | 1968-06-04 | Bell Telephone Labor Inc | Information storage arrangement employing circulating memories |
US3623005A (en) * | 1967-08-01 | 1971-11-23 | Ultronic Systems Corp | Video display apparatus employing a combination of recirculating buffers |
US3587062A (en) * | 1969-09-11 | 1971-06-22 | Bunker Ramo | Read-write control system for a recirculating storage means |
US3711836A (en) * | 1970-09-10 | 1973-01-16 | Dirks Electronics Corp | Cyclic data handling systems |
-
1969
- 1969-04-18 JP JP44029647A patent/JPS5022379B1/ja active Pending
-
1970
- 1970-04-13 GB GB1734970A patent/GB1311203A/en not_active Expired
- 1970-04-14 DE DE2017879A patent/DE2017879C3/de not_active Expired
-
1972
- 1972-08-15 US US00280798A patent/US3789366A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2017879A1 (de) | 1970-11-19 |
DE2017879C3 (de) | 1975-07-31 |
GB1311203A (en) | 1973-03-28 |
US3789366A (en) | 1974-01-29 |
JPS5022379B1 (de) | 1975-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2703578C2 (de) | Videodatenspeicher | |
DE3782756T2 (de) | Direktzugriffspeichereinrichtung. | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE3342004C2 (de) | Vorrichtung zum Eingeben von Videosignalen in einen Digitalspeicher | |
DE2817946C2 (de) | Datensichtgerät | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE3230679A1 (de) | Bildzeilen-zwischenspeicher-vorrichtung | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE3233333A1 (de) | Treiberschaltung fuer eine fluessigkristall-anzeigevorrichtung | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE2652900C2 (de) | Steuerschaltung zur Bildwiederholung für ein Raster-Datensichtgerät | |
DE3248978C2 (de) | ||
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE3823921C2 (de) | Verfahren und Gerät zum Speichern digitaler Videosignale | |
DE2213953C3 (de) | Schaltungsanordnung zum Darstellen von Zeichen auf dem Bildschirm eines Sichtgerätes | |
DE2456540C2 (de) | Inkrementalwertkodierer | |
DE2744321A1 (de) | Bildschirmgeraet | |
DE68917670T2 (de) | Teletext-Decodierer. | |
DE1774053B2 (de) | Uebertragungssystem fuer digitale daten | |
DE2625840A1 (de) | Radaranzeigesystem | |
EP0006131A1 (de) | Verfahren zur Übertragung von Aufzeichnungen mit gemischtem Darstellungsinhalt auf einen Sichtanzeigeschirm, insbesondere in Fernsprechanlagen | |
DE2017879C3 (de) | Speicheranordnung mit freiem Zugriff | |
DE2419733C3 (de) | Schaltungsanordnung mit einem Zeichengenerator zur Wiedergabe von als mehrstellige Binärzahlen codierten Daten als alphanumerische Zeichen in Form einer 7x5Punkt-Matrix | |
DE1250489B (de) | I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |