DE2744321A1

DE2744321A1 - Bildschirmgeraet

Info

Publication number: DE2744321A1
Application number: DE19772744321
Authority: DE
Inventors: Ernest Paul Lee
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1976-10-04
Filing date: 1977-10-01
Publication date: 1978-04-06
Also published as: US4068225A; AU2909677A; JPS5391535A; GB1542756A; HK49281A; CA1088233A; FR2366644A1; FR2366644B1; AU508509B2

Description

Die Erfindung betrifft ein Bildschirmgerät zur nach Zeilen und Spalten geordneten Wiedergabe von Zeichen. Sie befaßt sich insbesondere mit der Eingabe und anschließenden Wiedergabe von Informationen.

Bisher wurde die auf dem Bildschirm einer Datenstation (terminal) wiederzugebende Information zunächst in einem Speicher der Datenstation gespeichert, anschließend nacheinander abgerufen und auf der Kathodenstrahlröhre wiedergegeben. Der aufeinanderfolgende Zugriff zum Speicher und die sich anschließende Wiedergabe auf der Kathodenstrahlröhre wird mit einer solch hohen Geschwindigkeit durchgeführt, daß der Betrachter den Eindruck eines stehenden Bildes hat. Dieses Bild erscheint üblicherweise als eine Anzahl von einander getrennter Zeichenzeilen, die sich über den Bildschirm erstrecken. Um ein kontinuierliches Bild zu erzielen, ist es üblich, neue Informationen in die unterste Zeile der Bilddarstellung einzugeben. Die zuvor dargestellten Zeichenzeilen werden gleichzeitig nach oben verschoben, so daß die zuvor in der letzten Zeile dargestellten Zeichen nunmehr in der vorletzten erscheinen usw. Auf diese Weise erscheint jede Zeile jeweils um eine Zeile weiter nach oben versetzt. Man bezeichnet dieses Verfahren vielfach als Bilddurchlauf oder "roll-over". Um diesen Bilddurchlauf zu vereinfachen, ist es üblich, die Informationszeilen innerhalb des Speichers der Datenstation abzulegen. Beim Bilddurchlauf wird die zunächst unterste Zeile aus dem Speicher gelöscht, damit die neue Information in diese Speicherplätze einrücken kann. Gleichzeitig wird jede der darüber befindlichen Zeilen gelöscht, um in diesen Speicherplätzen die nachfolgende Zeile aufzunehmen. Der gesamte Speicherinhalt wird somit um eine Zeile nach oben versetzt, wobei die oberste Zeile völlig gelöscht wird und sich damit nicht mehr im Speicher befindet. Da dieses Verfahren ein ständiges Umschichten des Speichers erfordert, wird hierfür beträchtliche Zeit benötigt, außerdem erfordert das Umspeichern entsprechende Logikschaltungen, die darüberhinaus für sehr lange Zeitspannen in Betrieb sind, wenn nämlich ständig neue Informationen zwecks späterer Darstellung in den Speicher einläuft.

8098U/0868

~⁷~ 27ΑΛ321

Aufgabe der Erfindung ist es folglich, bei einem Bildschirmgerät den Bilddurchlauf zu vereinfachen und insbesondere eine ständige Umschichtung der Information im Speicher zu vermeiden. Außerdem soll der für den Bilddurchlauf erforderliche Schaltungsaufwand verringert werden.

Diese Aufgabe wird gelöst durch die im Anspruch 1 gekennzeichnete Erfindung. Im Prinzip besteht diese darin, daß zur Aufnahme neuer Informationen nicht mehr der Speicherinhalt umgeschichtet, sondern die Adressierung der einzelnen Speicherzeilen geändert wird, ohne daß die Zeileninhalte in andere Speicherplätze übertragen werden. Diese Änderung der Adressierung erfolgt sowohl bei der Eingabe von Information in den Speicher als auch bei der Darstellung von Informationen auf delB Bildschirm. Dabei wird ein Zählstand entsprechen der Anzahl der bereits eingegebenen Informationszeilen aufrechterhalten. Dieser Zählstand wird anschließend zum Zeilenkennzeichnungsteil jeder zum Zugriff von Speicherplätzen innerhalb des Speichers benutzten Adresse addiert. Auf diese Weise wird die Zugriffsadresse selbsttätig bei jedem Eingang von Daten in den Speicher oder bei jeder Wiedergabe von Daten aus dem Speicher fortgeschrieben bzw. geändert. Im Falle einer Dateneingabeoperation wird diese Information bei der nächsten für neue Information vorgesehenen Adresse gespeichert. Im Fall einer Wiedergabeoperation wird die für den Zugriff zur gespeicherten Information benutzte Adresse um die Anzahl der Zeilen neuer Information korrigiert, welche in den Speicher eigegeben wurden. Damit wird die erfaßte Zeile auf dem Bildschirm um eine Entfernung nach oben verschoben, welche der Anzahl neu eingespeicherter Zeilen entspricht. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels erläutert. Darin zeigt

Fig. 1 eine mit einer Tastatur und einem Bildschirm ausgerüstete Datenstation;

80981 4/0888

Fig. 2 schematisch die Zeichendarstellung auf dem Bildschirm;

Fig. 3 den Aufbau eines einzelnen Zeichens;

Fig. 4 das Blockschaltbild der für die Bilddarstellung verwendetenLogikschaltung;

Fig. 5 Einzelheiten der in Fig. 4 als Block dargestellten Steuerlogik;

Fig. 6 Einzelheiten des in Fig. 4 vorgesehenen Adressen-Multiplexers;

Fig. 7 Einzelheiten der Adressierlogik gemäß Fig. 4; und

Fig. 8 das Adressierungsschema der Logikschaltung gemäß Fig. 7.

Fig. 1 zeigt eine Datenstation 10 mit einer Eingabetastatur 12 sowie einem Bildschirm 14. Auf letzterem können Informationen dargestellt werden, die entweder über die Tastatur 12 eingegeben oder von einer externen Datenquelle her zugeführt werden.

Fig. 2 zeigt den Bildschirm 14 mit dem Darstellungsschema für alphanumerische Zeichen. Diese sind in mehreren sich quer über den Bildschirm erstreckenden Zeilen 16 angeordnet und sind innerhalb der Zeile von links nach rechts aufgereiht. Somit entstehen in vertikaler Richtung Spalten 18, die zusammen mit den Zeilen eine Matrix 20 ergeben. Der Standort jedes Zeichens ist also durch eine Zeilennummer sowie durch eine Spaltennummer gekennzeichnet.

Fig. 3 zeigt in vergrößertem Maßstab die Darstellung eines Buchstaben "E", der aus einer Vielzahl von Leuchtpunkten besteht. Das Zeichen wird durch aufeinanderfolgendes Erregen von Leuchtpunkten längs einer Gruppe von horizontaler Reihen 0 bis 9 erzeugt, wobei mit der zweiten horizontalen Reihe begonnen wird. Innerhalb jeder Reihe beginnen die Leuchtpunkte jeweils an der zweiten Leuchtpunktstelle 1' und erstrecken sich bis zur sechsten Leuchtpunktstelle 5'. Die horizontalen Reihennummern sind von 0 bis 9 bezeichnet, während die vertikalen Stellennummern von 0' bis 6¹

8098U/0888

27U321

laufen. Die Leuchtpunkte beginnen bei 1' und erstrecken sich bis 5', während die Reihennummern von 1 bis 7 laufen. Die Reihen O, 8 und 9 bleiben frei von Leuchtpunkten. Gleiches gilt für die
Kolonnen O' und 6¹.

Nachdem die punktweise Erzeugung eines Zeichens in einer Zeichenzeile und die Darstellungzeichen für Zeichen auf dem Bildschirm erläutert wurde, kann anhand von Fig.4 die Schaltungslogik zur
Erzeugung der einzelnen Zeichen beschrieben werden. Die Schaltungslogik erhält Dateneingangssignale entweder von der Eingabetastatur 12 der Datenstation 10 oder von einer außerhalb der
Datenstation liegenden Signalquelle. Diese Dateneingangssignale werden in der Anzeigelogik gemäß Fig. 4 verarbeitet und verlassen diese als Video-Ausgangssignale,um von da aus die Bildröhre mit dem Bildschirm 14 anzusteuern. Die Dateneingangssignale stehen am Eingang 22 an und bestehen entweder aus einem seriellen Datenstrom über eine externe Verbindungsleitung oder aus einem parallelen Eingangssignal von der Tastatur 12. Jedes Zeichen ist bestimmt, wenn 7 Datenbits von einer der beiden genannten Quellen eingegangen sind. Die Datenbits sind vorzugsweise binär codiert in Übereinstimmung mit einem 7-Bit-Standardcode ASCII, wie er
beispielsweise in Fig. 1 der NBS Technical Note 478. vom Mai 1969 unter der Überschrift "Some Evolving Conventions and Standards
for Character Information Coded in Six, Seven and Eight Bits"
beschrieben ist. Dieser ASCII-Code sieht ein bestimmtes Codierschema vor, welches zwischen nachfolgend anzuzeigenden Zeichen und solchen Zeichen unterscheidet, welche für die interne
Steuerung der Datenstation 10 dienen. Diese Unterscheidung zwischen Steuerzeichen und Anzeigezeichen wird durch die Festsetzung erreicht, daß das sechsteund das siebente Bit eines 7 Bitzeichens "0" sind. Das Dateneingangssignal am Eingang 22 wird
einem asynchronen Einheitssignalumsetzer UART 24 zugeführt
ftlART = uniform asynchronous receiver transmitter). Der Umsetzer wandelt das Dateneingangssignal jedes Zeichens in ein 7-Bit-Parallelausgangssignal um. Umsetzer dieser Art sind bekannt. Das

8098 1 W0888

27U321

7-Bit-Parallelausgangssignal des Umsetzers 24 gelangt sowohl zur Steuerschaltung 26 als auch über die Leitung 30 zunSpeicher 28. Die Steuerschaltung 26 decodiert zunächst die sechsten und siebenten Bits jedes Eingangssignales, um festzustellen, ob das 7-Bitzeichen ein Steuerzeichen oder ein Anzeigezeichen ist. Handelt es sich um Anzeigezeichen wird ein Datenschreibsignal erzeugt und über die Leitung 3 4 der Speichersteuerung 32 zugeführt. Die Speichersteuerung 32 bereitet anschließend über die Leitung 3 5 den Speicher 28 auf den Empfang der 7-Bit-Zeichen über die Leitung 30 vor. Darüberhinaus erzeugt sie auf der Leitung 36.ein Signal, welches einen Spaltenvorschubzähler 38 fortschaltet. Dieser Zähler 38 hält einen Spaltenzählstand der neu in den Speicher 28 eingegebenen Information aufrecht. Aus der Beschreibung von Fig. 2 ging hervor, daß jedes Zeichen eine bestimmte Spal-. tqnposition innerhalb einer Zeile einnimmt und somit bei jedem Zugang eines neuen Zeichens der Spaltenzählstand fortgeschaltet werden muß.

Der Spaltenvorschubzähler 38 empfängt ferner von der Steuerschaltung 26 drei zusätzliche Signale, nämlich über die Leitung 40 ein Vorrücksignal, über die Leitung 42 ein Rücksetzsignal sowie über die Leitung 44 ein Zeilenrücklaufsignal. Jedes dieser Signade entspricht einem bestimmten Spaltenabstand, der innerhalb der betreffenden Zeile auftreten kann, jedes der Signale wird von der Steuerschaltung 26 durch Decodieren eines bestimmten Steuerzeichens erzeugt. Wird ein solches Steuerzeichen decodiert, so bleibt das Datenschreibsignal unwirksam und aktiviert somit die Speichersteuerung 32 nicht. Auf diese Weise werden Steuerzeichen niemals im Speicher 28 gespeichert.

Die Steuerschaltung 26 erzeugt aufgrund eines bestimmten Steuerzeichens ferner ein Zeilenvorschubsignal, welches über die Leitung 48 zu einem Zeilenvorschubzähler 46 gelangt. Dieser hält einen zyklischen Zeilenvorschubzählstand aufrecht, welcher der Anzahl der neu in das Bildschirmgerät eingegebenen Zeilen entspricht. Bei der bevorzugten Ausführungsform können maximal

8098U/088Ö

27U321

12 neu eingegebene Zeilen wiedergegeben werden. Dies liegt daran, daß beim Ausführungsbeispiel zu jeder beliebigen Zeit jeweils nur 12 Zeilen angezeigt werden können. Der Zeilenvorschubzähler läuft zwischen binär 0 und 11 um und der zyklische Zeilenvorschubzählstand wird über die Sammelschiene 52 einem Adressaddierer 50 zugeleitet.

Der Spaltenvorschubzähler 38 liefert ein Spaltenvorschubzählstandsignal über eine Leitung 54 an den Spaltenzählstandeingang 56 eines Adressenmultiplexers 58. Der Spalteneingang 56 des Adressenmultiplexers 58 empfängt ferner ein Video-Spaltenzählstandssignal vom Video-Spaltenzähler 60. Das Spaltenvorschubzählstandssignal und das Videspaltenzählstandssignal sind vorzugsweise zyklische 7-Bit-Zählstandssignale, welche einen 80-Zeilen-Zählstand entsprechend den 80-Zeichenpositionen in einer Zeile des Bildschirms 14bestimmen. Der Adressenmultiplexer 58 weist ferner eine Zeileneingangsklemme 62 auf, welche einen 4-Bit-Videozeilenzählstand vom Videozeilenzähler 64 sowie einen konstanten Eingangszeilenzählstand empfängt. In der bevorzugten Ausführungsform ist der konstante Eingangszeilenzählstand auf binär 11 festgelegt, welcher damit die zwölfte und damit untereste Zeile auf dem Bildschirm kennzeichnet. Dieser Eingangszeilenzählstand gewährleistet, daß die zuletzt in den Speicher 28 eingehende Information immer in der untersten Zeile des Bildschirms 14 wiedergegeben wird.

Der Adressenmultiplexer 58 schaltet selektiv entweder den Eingangszeilenzählstand und den Spaltenvorschubzählstand oder den Videozeilen- und Spaltenzählstand durch und zwar abhängig vom Videoreihenzählstand, den der Videoreihenzähler 66 liefert. Aus der Beschreibung von Fig. 3 ist erinnerlich, daß ein Zeichen niemals während der Videoreihenzählstände 8, 9 oder 0 geschrieben wird. Diese Zuordnung bestimmter Zeilenzählstände zum Adressenmultiplexer 58 ermöglicht das selektive Durchschalten des konstanten Zeileneingangszählstandes und des Spaltenvorschubzählstands. Hat der Videoreihenzählstand einen von 8, 9 und 0 verschiedenen Wert, so werden die Videozeilen-und Spaltenzähl-

8098U/0888

stände durch den Adressenmultiplexer 58 selektiv durchgeschaltet. Diese selektiv durchgeschalteten Zählstände bilden die Anfangsadresse, welche über die Leitung 68 zum Adressenaddierer 50 gelangt. Dieser addiert den über die Leitung 52 ankommenden Zeilenvorschubzählstand zum Zeilenkennzeichnungsteil, der auf der Leitung 68 ankommenden Adresse. Die sich hieraus ergebende Adresse verläßt den Addierer 50 über die Leitung 70 und wird der Speicheradressenschnittstelle 72 zugeführt. Diese formt die ankommende Adresse in eine zur Adressierung des Speichers 28 geeignete Adresse um. Sie gelangt über die Leitung 74 zum Speicher 28. Die umgeformte oder angepaßte Adresse bestimmt einen Speicherplatz innerhalb des Speichers 28^unzwar entweder für eine Speicheroperation oder eine Anzeigeoperation. Im Fall, daß eine Speicheroperation stattfinden soll, bestimmt diese Adresse den Speicherplatz im Speicher, in welchen das Zeichen eingegeben werden soll. Steht hingegen eine Anzeigeoperation bevor, so wird das Zeichen, welches in dem durch die genannte Adresse bezeichneten Speicherplatz abgelegt ist, dem Zeichengenerator 76 zur Verfügung gestellt. Dieser erzeugt die einzelnen Reihen des Punktmusters für das Zeichen. Die so entstandene Information wird aufgrund eines Zeilenzählstandssignales aus dem Videoreihenzähler 66 in ein Videoregister 80 geladen. Das gespeicherte Punktmuster für den betreffenden Reihenzählstand wird anschließend aufgrund des Stellenzählstandes aus dem Videopunktzähler 82 aus dem Videoregister 80 ausgegeben. Die Leuchtpunktinformation wird durch den Kathodenstrahl aufgezeichnet. Damit entsteht eine sichtbare Darstellung des Zeichens in der betreffenden Zeile und Spalte, wie sie durch die ursprünglichen Videozeilen und Spaltenzählstände bestimmt sind.

Die Strahlablenkung ist durch einen Haupttaktgeber gesteuert, der auch den Videopunktzähler 82 fortschaltet. Auf diese Weise wird die zeitliche Übereinstimmung zwischen den verschiedenen Videozählständen und der Strahlablenkung gewährleistet. Darüberhinaus besteht im gezeigten Ausführungsbeispiel eine bestimmte Beziehung zwischen den verschiedenen Videozählständen. Der Videospaltenzähler durchläuft während eines bestimmten Zeilenzählstandes jeweils 80 Spaltenzählstände. Gleichzeitig liefert der Video-

8098U/0888

reihenzähler 10 einzelne Reihenzählstände innerhalb jedes Spaltenzählstandes, während der Videoleuchtpunktzähler sieben getrennte Leuchtpunktzählstände innerhalb jedes Spaltenzählstandes abgibt. Der Reihenzählstand und die Leuchtpunktzählstände sind durch die Art des darzustellenden Zeichens entsprechend Fig. bestimmt, während die Zeilen- und Spaltenzählstände durch die Zeilen- und Spaltenanordnung gemäß Fig. 2 vorgegeben sind.

In Fig. 5 sind die Steuerschaltung 26, die Speichersteuerung 32, der Zeilenvorschubzähler 3 6 sowie der Spaltenvorschubzähler im einzelnen wiedergegeben. Sie sind mit den gleichen Bezugszeichen versehen, wie in Fig. 4.

Das 7-Bit-Zeichen vom Ausgang des Signalumsetzers 2 4 gelangt in Form der Bits B₁ bis B₇ an die Steuerschaltung 26. Diese Bits sind entsprechend dem ASCII-Code codiert. Die Bits 6 und 7 kennzeichnen ein Steuerzeichen, wenn beide Bits "0" sind und kennzeichnen in allen anderen Fällen ein Datenzeichen. Die Steuerschaltung 26 benutzt diese Unterscheidung, indem die Bits Bg und B- getrennt einem ODER-Gatter 84 zugeführt werden. Am Ausgang des Gatters steht ein Signal "1", wenn entweder das Bit B, oder das Bit B^ "1" sind. In diesem Fall wird ein Einzelimpulsgeber 86 innerhalb der Speichersteuerung 32 angestossen. Er liefert einen Impuls von der Länge T an den Speicher 28. Die Länge T ist derart gewählt, daß der Speicher 28 die zuvor von der Steuerschaltung als Datenzeichen identifizierten Bits B₁ bis B- speichern kann. Die Impulslänge T wird somit bestimmt durch die Ansprechzeit des Speichers 28, bei dem es sich im bevorzugten Ausführungsbeispiel um einen Metalloxyd-Halbleiterspeicher mit wahlfreiem Zugriff (MOS-RAM) mit einer Speicherkapazität von IK X 1 handelt. Ein solcher Speicherbaustein wird als Speicherchip 2102 mit einer Speicheransprechzeit von 500 ns im Intel Data Catalog 1976 der Firma Intel Corporation, Santa Clara, California angeboten.

Die Rückflanke des Ausgangsimpulses vom Einzelimpulsgeber 86 schaltet weiterhin einen zweiten Einzelimpulsgeber 87 innerhalb der Speichersteuerung 32. Der Ausgang dieses zweiten Einzelimpulsgebers 87 schaltet einen 4-Bit-Zähler 88 innerhalb des Spalten-

8098U/0888

- ^u - 27U321

Zählers 38 fort, um damit den Spaltenvorschubzählstand auf den neuen Stand zu bringen. Der Spaltenvorschubzählstand gibt nunmehr die unmittelbar vorangehende Speicherung des Datenzeichens innerhalb des Speichers 28 wieder.

Die Tätigkeit der Steuerschaltung 26 für ein Steuerzeichen beginnt, wenn das Ausgangssignal des UND-Gatters 84 den Wert "0" annimmt, weil die Bits B₆ und B₇ gleich "0" sind. Dieses Ausgangssignal "0" des UND-Gatters 84 aktiviert einen Decoder 90, der die ihm zugeführten Bits B₁ bis B₅ decodiert. Im bevorzugten Ausführungsbeispiel . sind die Bits B₁ bis B₅ entsprechend dem ASCII-Standardcode codiert, der folgende Zuordnung vorsieht:

	^B1	^B2	^B3	^B4	^B5
Vorrücken	0	1	0	0	1
Rücksetzen	0	0	0	1	0
Zeilenrücklauf	1	O	1	1	0
Zeilenvors chub	0	1	0	1	0

Diese 5-Bit-Gruppen werden in solcher Weise decodiert, daß das entsprechende Steuersignal den Wert "1" annimmt, wenn die Steueroperation vom Decoder 90 erkannt wird. Zeigen die Bits B₁ bis B₅ ein Vorrücken an, so wird das Vorrücksignal auf der Leitung 40 den Wert "1" annehmen und damit den 4-Bit-Zähler 88 innerhalb des Spaltenvorschubzählers 38 fortschalten. Dieser Zähler empfängt ferner über die Leitung 42 ein ähnliches Signal für das Rücksetzen sowie über die Leitung 44 für den Zeilenrücklauf. Der Zähler 88 weist drei getrennte Anschlüsse auf, die getrennt auf diese einzelnen Signale ansprechen. Die Vorrücksignale über die Leitungen 40 und 36 zu einem Aufwärtsschalteingang , während das Rücksetzsignal an einen Abwärtsschalteingang und das Zeilenrücklaufsignal zu einem Löscheingang geführt ist. Auf diese Weise wird der Zähler 88 entweder vorwärts oder rückwärts fortgeschaltet oder vollständig gelöscht.

Zur Einführung eines 80-Spaltenzählstands im Spaltenvorschubzähler 38 ist es erforderlich, einen zweiten 4-Bit-Zähler 92 an

8098U/0888

" ¹⁵ " 27U321

den ersten 4-Bit-Zähler 88 anzuschließen. Dies wird mit Hilfe von Rücktrag- und Ubertragleitungen 94 und 96 zwischen den beiden Zählern erreicht. Der 80-Spalten-Vorschubzählstand des Zählers 38 umfaßt die 4-Bit-Ausgangsleitungen C. bis C. des Zählers 88 sowie die ersten drei Bit-Ausgangsleitungen C^ bis C-des 4-Bit-Zählers 92. Geeignete Zähler werden beispielsweise mit der Bezeichnung 74LS161 von der Firma Texas Instruments, Dallas, Texas angeboten und sind in deren "The Integrated Circuit Catalog for Design Engineers", 1. Auflage beschrieben.

Das Zeilenvorschubsteuersignal wird einem 4-Bit-Zähler 98 innerhalb des Zeilenvorschubzählers 46 in der gleichen Weise zugeführt, wie dies zuvor in Bezug auf die Steuersignale für den Spaltenvorschubzähler 38 beschrieben wurde. Der Zähler 94 liefert einen zyklischen Zählstand 0 bis 11 über die 4-Bit-Ausgangsleitungen R₁ bis R.. Der Bit-Zählstand wird innerhalb des Zählers 94 jeweils dann fortgeschaltet, wenn das Zeilenvorschubsignal auf "1" schaltet und zwar in der gleichen Weise wie dies zuvor in Bezug auf die anderen Steuersignale des Decoders 90 beschrieben worden ist.

Nach der voranstehenden Erläuterung der Entwicklung der Zeilen- und Spaltenvorschubzählstände schließt sich eine Beschreibung des Adressenmultiplexers 58 anhand von Fig. 6 an. Dieser empfängt den Videospaltenzählstand sowie einen Videozeilenzählstand und darüberhinaus einen Spaltenvorschubzählstand und einen Konstanteneingangszeilenzählstand. Der Adressenmultiplexer wählt entweder die Videozählstände oder alternativ die Spaltenvorschub- und Eingangszeilenzählstände aus und zwar in Abhängigkeit vom betreffenden Reihenzählstand. Die Videoreihen- und Spaltenzählstände werden ausgewählt, wenn der Videoreihenzählstand einen von 8, 9 oder 0 verschiedenen Wert hat.

Dem Anschlußblock 56 wird ein aus den Zählständen C. bis C- bestehender Spaltenvorschubzählstand sowie ein aus den Zählständen C- bis C- bestehender Videospaltenzählstand zugeführt. Die

8098U/0888

Bit-Zählstände 5 bis 7 jedes dieser 7-Bit-Spaltenzählstände werden einem Multiplexer 100 zugeleitet, während die Bit-Zählstände 1 bis 4 an einen Multiplexer 102 gelangen. Diese Multiplexer schalten entweder die Videospaltenzählstandbits oder die Spaltenvorschubzählstandbits als Spaltenadressbits A₁ bis A-durch. Der Anschlußblock 62 empfängt einen konstanten Eingangszeilenzählstand, bestehend aus den Bit-Zählständen Cg bis C₁₁ sowie den Videozeilenzählstand, bestehend aus den Bit-Zählständen Cg bis C₁₁. Diese Bitzählstände gelangen zu einem Multiplexer 104, welcher selektiv entweder die Eingangszeilenzählstände oder die Videozeilenzählstände als Adressenbits Ag bis A₁₁ durchschaltet.

Bei den Multiplexern 100 bis 104 handelt es sich um bekannte Baueinheiten, beispielsweise kann hierfür der Multiplexschaltkreis 74LS157 der Firma Texas Instruments, Dallas, Texas Verwendung finden. Aufbau und Betriebsweise sind in dem oben bereits erwähnten Katalog dieser Firma beschrieben. Jeder Multiplexer enthält zwei getrennte 4-Biteingänge sowie einen 4-Bitausgang. Jeder der gruppenweise zusammengefaßten Eingänge wird selektiv durchgeschaltet in Abhängigkeit vom Videoreihenzäh1stand der aus den einem Decoder 106 zugeführten Bits L₁ bis L. besteht. Jeder der Ausgänge 0 bis 9 des Decoders 106 nimmt den Signalwert "1" an, wenn ein entsprechender Reihenzählständ vorhanden ist, wie er durch die Videoreihenbitzählstände L- bis L, bestimmt ist. Bei

ι 4

einem Reihenzählstand 8 wird das Flip-Flop 108 vom Ausgangssignal des Decoderausgangs 8 auf "1" gesetzt, wodurch über die Leitung 110 jeder der Multiplexer 100 bis 104 aktiviert wird. Dieses Aktivierungssignal auf der Leitung 110 bewirkt, daß die Multiplexer die Zählstände C₁ bis C₁₁ durchschalten. Diese Zählstände erscheinen solange als Adressenbits A₁ bis A₁₁ am Ausgang des Adressenmultiplexers, bis ein Videoreihenzählstand 1 erreicht ist. Ein solcher Videoreihenzählstand setzt das Flip-Flop 108 zurück und damit die Leitung 110 auf "0", wodurch die Multiplexer 100, 102 und 104 umgeschaltet werden. Sie schalten nunmehr die Videobitzählstände C₁ bis C₁₁ als Adressenbits A₁ bis A₁₁ selektiv durch.

8098U/0888

27U321

Auf diese Weise werden entweder der Videozählstand oder der konstante Eingangszeilen- sowie Spaltenvorschubzählstand selektiv als Adressbits A₁ bis A₁₁ durchgeschaltet. Die Spaltenadressbits A₁ bis A- sowie die Zeilenadressbits A„ bis A₁₁ stehen auf der Leitung 68 zur Verfügung.

Am Eingang von Fig. 7 stehen die zuvor genannten Adressbits A₁ bis A₁₁ und gelangen über die genannte Leitung 68 zum Adressenaddierer 50. Dieser besteht aus einem 4-Bit-Volladdierer 112, der die Zeilenadressbits Ag bis A₁₁ aufnimmt. 4-Bit-Volladdierer dieser Art werden beispielsweise von der Firma Texas Instruments unter der Bezeichnung Addierer 74LS283 angeboten und sind in dem zuvor genannten Katalog beschrieben. Die Zeilen-Adressbits A_g bis A₁₁ werden zu den Zeilenvorschubzählstandbits R₁ bis R^ hinzuaddiert, welche über die Leitung 52 vom Zeilenvorschubzähler eingegangen sind. Der Addierer 112 erzeugt eine5-Bit-Summenadresse, welche die Summenadressbits A'₈ bis A'₁₂ enthält. Diese 5-Bit-Summenadresse kann den Wert "0" haben für eine Zeilenadresse von 0. summiert mit einem Zeilenvorschubzählstand von 0»und kann andererseits den Wert 23 einnehmen, für den Fall einer Zeilenadresse von 11,summiert mit einem Zeilenvorschubzählstand 12. Es Es ist zu bemerken, daß die Adressbits A₁ bis A₇ innerhalb des Adressenaddierers 50 nicht verändert werden. Als Ergebnis verlassen die Spaltenadressbits A₁ bis A₇ den Addierer 50 unverändert, während die Spaltenadressbits nunmehr als summierte Spaltenadressbits A¹Q bis A¹.. - auftreten.

Die Spaltenadressbits A₁ bis A₇ ändern sich auch anschließend nicht, wenn sie die Speicheradresschnittstelle 72 durchlaufen. Andererseits werden bestimmte der summierten Spaltenadressbits Α'« bis A'.. - innerhalb der Speicheradresschnittstelle verarbeitet. Die Notwendigkeit einer solchen Verarbeitung läßt sich am besten dahingehend erläutern, daß die summierten Spaltenadressbits A¹ _Q bis A¹..2 eine 5-Bit-Adresse darstellen, welche in eine angepaßte 4-Bit-Spaltenadresse umgewandelt werden muß, die aus den Bits Α"« bis A¹^₁ besteht. Insoweit die Bits A'g bis A'₁₂ einen

80981 4/0888

möglichen Adressbereich von 0 bis 23 bestimmen, müssen sie auf einen zulässigen 4-Bit-Adressbereich für den Speicher 28 von O bis 11 reduziert werden. Diese Anpassung erfolgt wie in der nachfolgenden Tabelle angegeben.

Summierte Zeilenadressen aus dem Adressenaddierer 50 Korrigierte Zeilenadressen aus der Speicheradressenschnittstelle 72

i2

A¹

11

A* A¹

0	0	0	0	0
0	0	0	0	1
0	0	0	1	0
0	0	0	1	1
0	0	1	0	0
0	0	1	0	1
0	0	1	1	0
0	0	1	1	1
0	1	0	0	0
0	1	0	0	1
0	1	0	1	0
0	1	0	1	1
0	1	1	0	0
0	1	1	0	1
0	1	1	1	0
0	1	1	1	1
1	0	0	0	0
1	0	0	0	1
1	0	0	1	0
1	0	0	1	1
1	0	1	0	0
1	0	1	0	1
1	0	1	1	0
1	0	1	1	1

0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1

8098U/0888

Aus obigem ergibt sich, daß die summierten Spaltenadressbits A' und A¹Q unverändert bleiben, wenn sie aus der Speicheradressschnittstelle 72 als korrigierte Zeilenadressbits A"₈ und A"_g herauskommen. Andererseits erfordern die summierten Zeilenadressbits A¹ _1O und A^₁ manchmal eine weitere Verarbeitung, bevor sie als korrigierte Zeilenadressbits A" und A¹' die Schnittstelle 72 verlassen. Diese Verarbeitung erfolgt anhand der folgenden Regeln:

Regel 1

Regel 2

	Α	10	• ^A'	11 " ¹
dann	Λ	10	= ÄT
sofern	Α¹	12	« 1
dann	A"	10	« Ä"⁷	10
sofern	A	11	* A¹	10= ¹
dann	A"	11	= Ä⁷	11

Regel 3

Regel 4 sofern ^A'-j2 ^A'10 ^{= 1} dann ^A"iι ⁼ ^'ιι

Die Regeln 1 und 2 bestimmen, wann A-_Q invertiert werden muß,und die Regeln 3 und 4 bestimmen, wenn A¹-- zu invertieren ist. Diese Regeln sind in der Speicheradresschnittstelle 72 durch zwei Inversionsschaltwege für die summierten Zeilenadressbits A'_lo und A¹--dargestellt. Der erstgenannte Inversionsweg umfaßt einen ersten Inverter 114 und einen steuerbaren zweiten Inverter 116. Der letztgenannte hebt normalerweise die vom ersten Inverter vorgenommene Inversion auf und stellt somit das korrigierte Zeilenadressbit A"₁₀ auf den Wert gleich A'--. Ausnahmen von dieser Doppelinversion ergeben sich aus den Regeln 1 und 2, die in Form eines NAND-Gatters 118 und eines Inverters 120 realisiert sind. Das Ausgangssignal des NAND-Gatters 118 ist normalerweise "1", ausgenommen der Fall, wenn A¹^₁ und A'_1Q beide den Wert "1" haben. Der letzt-

8098U/0888

-20- 27U321

genannte Ausnahmezustand mit niedrigem Pegel am Ausgang des NAND-Gatters 118 durchläuft ein ODER-Gatter 122 und gelangt zum steuerbaren Inverter 116. Dieser verliert dann seine invertierende Eigenschaft, so daß das Ausgangssignal A⁷TT des Inverters 114 lediglich als Ausgangssignal A"_1o durchgeschaltet aber nicht invertiert wird. In ähnlicher Weise wird der steuerbare Inverter 116 inaktiv, wenn das Bit A'₁₂ den Wert "1" hat. Dies führt zu einem Signal "O" am Ausgang des Inverters 120, welches nach Durchlaufen des ODER-Gatters 122 den steuerbaren Inverter 116 unwirksam macht.

Der Inversionspfad für das summierte Zeilenadressbit A¹-- enthält einen ersten Inverter 124 gefolgt von einem steuerbaren zweiten Inverter 126. Letzterer hebt im Normalbetrieb die Inversion durch den ersten Inverter auf, so daß dann das korrigierte Zeilenadressbit A".... gleich A¹-- ist. Die Ausnahmen hiervon ergeben sich aus den Regeln 3 und 4, welche in Form der NAND-Gatter 128 und 130 realisiert sind. Die Ausgangssignale dieser NAND-Gatter haben normalerweise den Wert "1", ausgenommen den Fall, wenn entweder A'^ und A'_1O zusammen oder A¹..- und A'_1Q beide zusammen den Wert "1" haben. Diese Zustände niedrigen Signalpegels an den Ausgängen der NAND-Gatter gelangen zu einem ODER-Gatter 132 und von dort zu dem steuerbaren Inverter 126. Dieser wird von diesen Signalen als ein reines Durchschaltglied ohne Inversion umgeschaltet, so daß das Ausgangssignal A⁷TT des Inverters 124 geradewegs als A".. erscheint. Die aus der Speicheradressenschnittstelle 72 herauskommende Adresse besteht aus den Spaltenadressbits A₁ bis A- sowie den korrigierten Zeilenadressbits A"_g bis A"..... Dieses resultierende 11-Bit-Muster wird dem Speicher 28 zugeführt, der entweder in Abhängigkeit von der Speichersteuerung 28 Informationen im adressierten Speicherplatz speichert oder andernfalls Zugang zu an diesem Speicherplatz zuvor gespeicherte Informationen ermöglicht. Dieser Zugriff zu einer gespeicherten Information wird vom Zeichengenerator 76 dazu benutzt, um eine sichtbare Darstellung des Zeichens zu erzeugen, welches in dem dementsprechend adressierten Speicherplatz gespeichert wird. Diese sichtbare Darstellung wird anschließend auf dem Bildschirm 14 wiedergegeben.

8098U/0888

- 21 - 27AA321

Fig. 8 veranschaulicht die sich aus der Logikschaltung gemäß Fig. 7 ergebende Zeilenadressierung für den Speicher 28. Die linke Spalte zeigt die Zeilenadressenfolge aus dem Multiplexer 58, wie sie dem Addierer 50 zugeleitet wird. Eine solche Spaltenadressfolge aus dem Multiplexer 58 tritt als zeilenweise Darstellung gespeicherter Informationen auf dem Bildschirm 14 in Erscheinung. Die tatsächliche Zeilenadressfolge, die aus der Speicheradress-Schnittstelle .72 herauskommt und dem Speicher 28 zugeleitet wird, ergibt sich aus der rechten Darstellung in Fig.8. Jede Zeilenadressfolge für den Speicher 28 ergibt sich aus einem vorgegebenen Zeilenvorschubzählstand, der im Adressaddierer 50 mit der Zeilenadressfolge aus dem Multiplexer 58 kombiniert wurde. Die Zeilenvorschubzählstände wurden vom Zeilenvorschubzähler 46 aufgrund von Zeilenvorschubsignalen aus der Steuerschaltung 26 erzeugt. Ein Zeilenvorschubsignal tritt jedesmal dann auf, wenn eine neue Zeile von Informationen vollständig in die Datenstation 10 eingegangen ist. Wie sich aus Fig.8 ergibt, werden die Zeilenadressen aus dem Multiplexer 58 jeweils innerhalb einer bestimmten Zeilenadressfolge für den Speicher 28 durch den vorgegebenen Zeilenvorschubzählstand korrigiert. Jede Adressfolge für den Speicher 28 ist folglich durch die Speicheradressschnittstelle derart korrigiert worden, daß sie mit den tatsächlich adressierbaren Speicherplätzen im Speicher übereinstimmt.

Betrachtet man nunmehr die Zeilenadressfolge für einen Zeilen -vorschubzählstand 1, so zeigt sich, daß jede Zeilenadresse vom Multiplexer 58 um einen Schritt nach oben verschoben wurde. Die tatsächlichen Speicherplätze innerhalb des Speichers 28, welche die neue Informationszeile aufnehmen, sind also diejenigen mit der Zeilenadresse "0". Dies ergibt sich daraus, daß die neu eingegebene Information immer einen konstanten Zeileneingabezählstand von "11" für den Multiplexer 58 hat. Dieser Zählstand wird schließlich für bestimmte Videoreihenzählstände als vom Adressenmultiplexer 58 gelieferte Zeilenadresse gewählt. Die Zeilenadresse "11" wird anschließend "0", wenn ihr ein Zeilenvorschubzählstand von "1" hinzuaddiert wird. Es zeigt sich, daß die

8098 1 A/0888

27U321

Summe "12", welche sicli aus einer Addition eines Zeilenvorschubzahlstands von "1" zu einer Zeilenadresse von "11" ergibt, durch die Adressenschnittstelle 72 auf "0" korrigiert wird.

Zur gleichen Zeit erscheint die zuvor während des Zeilenvorschubzahlstands "0" in jene Speicherplätze mit der Zeilenadresse "11" eingegangene Information in der elften Wiedergabeposition der Spaltenadressenfolge, die während eines Zeilenvorschubzahlstands "1" auftritt. Die neue in denjenigen Speicherplätzen mit einer Zeilenadresse "0" abgelegte Informationszeile befindet sich nun in der zwölften aufeinanderfolgenden Wiedergabeposition. Somit erscheint die zuvor eingegebene Informationszeile in der elften Zeile auf dem Bildschirm 14, während die neue Informationszeile in der zwölften Zeile sichtbar wird.

Für einen Zellenvorschubzählstand von 11 erscheint die ursprüngliche Informationszeile, welche während eines Zeilenvorschubzähl-Stands von "0" in jene Speicherplatze mit einer Zeilenadresse "11" eingegangen war, nunmehr in der obersten Wiedergabeposition. Zehn zusätzliche Informationszeilen sind eingelaufen und an den adressierbaren Speicherplätzen 0 bis 9 abgelegt worden. Der übrigbleibende Speicherplatz "10" nimmt die neueste Informationszeile auf, welche anschließend als unterste Wiedergabezeile auf dem Bildschirm 14 erscheint.

Es zeigt sich also, daß derjenige Speicherplatz, welcher die neueste Informationszeile aufnimmt, zuvor die älteste Informationszeile enthalten hat. Da diese älteste Informationszeile nicht länger für die Darstellung benötigt wird, wird dieser Speicherplatz jeweils für die Aufnahme der neuesten Informationszeile freigemacht. Dadurch bedarf es keiner Umschichtung der übrigen Informationszeilen im Speicher. Dies läßt sich durch überprüfen einer vorherigen Zeilenadressfolge für den Speicher 28 erkennen, wobei . die *ⁿ ^er ersten Adressposition auftretende Speicheradresse die älteste Information enthalten hat. Diese Speicher-

8098U/0888

" ²³ " 27U321

adresse erscheint anschließend in der untersten Position der folgenden Zeilenadressfolge. Jeder schrittweise Bilddurchlauf führt lediglich zu einem Löschen der ältesten Information im Speicher 28. Alle übrigen Informationen bleiben nicht nur erhalten, sondern auch an ihrem bisherigen Speicherplatz. Die Wiedergabelogik gemäß den Figuren 4 bis 7 kann im Rahmen der Erfindung auch anders ausgestaltet werden. Beispielsweise ist das Format von 80 Spalten mal 12 Zeilen willkürlich gewählt. Die Erfindung ist auch bei beliebigen Wiedergabeanordnungen mit m-Spalten und η-Zeilen mit gleichem Erfolg einsetzbar.

80981 A/0888

Claims

HONEYiVELL INFORMATION SYSTEMS INC. 27A4321 29, Sep. 1977 Smith Street 5101595 Ge

Waltham, Mass., USA

Bildschirmgerät

Patentansprüche:

Λ j Bildschirmgerät zur nach Zeilen und Spalten geordneten !Wiedergabe von Zeichen, gekennzeichnet durch eine Einrichtung zum Erzeugen von Bildzeilen- und Bildspalten-Zählstandssignalen, welche die zu aktivierende Stelle des Bildschirms bestimmen;

einen Speicher mit mehreren adressierbaren Speicherplätzen zum Speichern der wiederzugebenden Zeichen; eine Einrichtung zum Erzeugen eines Zeilenvorschubzählstandes sowie eines Spaltenvorschubzählstandes, sobald ein neues Zeichen in einen adressierbaren Speicherplatz des Speichers eingespeichert wird;

eine Einrichtung zum Erzeugen eines Zeileneingabezählstandes zur Angabe, wo ein neues Zeichen auf dem Bildschirm wiederzugeben ist;

eine Zugriffseinrichtung zu den adressierbaren Speicherplätzen, aus denen ein Zeichen zur Anzeige gebracht oder in die ein Zeichen eingespeichert wird, mit einer Einrichtung zum selektiven Durchschalten^e5ildzeilen- und Bildspalten-Zählstände im Falle der Zeichenwiedergabe bzw. der Zeileneingabe- und Spaltenzählstände im Falle der Zeicheneinspeicherung, wobei die Durchschalteinrichtung selektiv zusammengesetzte Zeilen und Spaltenzählstände erzeugt und die Zugriffseinrichtung ferner eine EinrichtunoKcmbinieren der Zeileneingabezählstände mit den selektiv durchgeschalteten Zeilen- und Spaltenzählständen aufweist.

B098U/0888
2. Bildschirmgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zur Erzeugung der Zeilen und Spaltenvorschubzählstände einen ersten zyklischen Zähler für die Anzahl der Zeilen neuer Zeichen aufweist, welche in den Speicher eingegeben wurden, sowie einen zweiten zyklischen Zähler für die Anzahl der Zeichen, die in der jüngsten Zeichenzeile gespeichert sind.
3. Bildschirmgerät nach Anspruch 2, dadurch gekennzeichnet, daß der Zeileneingabezählstand während aller Wiedergabe- und Speicheroperationen konstant bleibt.
4. Bildschirmgerät nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Stellen auf dem Bildschirm als eine Anzahl diskreter von 0 bis η numerierter Zeilen bestimmt sind und der erste zyklische Zähler mehrere

. Binärausgänge aufweist, welche die Zeilenvorschubzählstände von 0 bis η bestimmen.
5. Bildschirmgerät nach Anspruch 4, dadurch gekennzeichnet, daß die Kombinationseinrichtung einen Volladdierer zum Addieren des Zeileneingabezählstandes zum selektiv durchgeschalteten Zeilenzählstand aufweist und kombinierte Zeilenzählstände von 0 bis 2n erzeugt.
6. Bildschirmgerät nach einem der Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Zugriffseinrichtung eine Speicheraddressierungsschnittstelle umfaßt, welche die kombinierten Zeilenzählstände in Speicheradressen umwandelt.
7. Bildschirmgerät nach Anspruch 5 und 6, gekennzeichnet durch eine Speicheradressierungsschnittstelle, welche die kombinierten Zeilenzählstände von 0 bis 2n des Volladdierers in Speicherzeilenadressen von 0 bis η umwandelt.

8098U/0889
8. Bildschirmgerät nach Anspruch 3 und 7, dadurch gekenn ze i chnet, daß der Zeileneingabezählstand während aller Wiedergabe- und Speicheroperationen gleich η ist.
9. Bildschirmgerät nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine Steuereinrichtung, welche feststellt, wenn eine Speicher- oder Wiedergabeoperation anlaufen soll, und dann den Speicher einschaltet.
10. Bildschirmgerät nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Durchschalteinrichtung einen Zeitgeber enthält, der bestimmt, wann eineSpeicher- oder Wiedergabeoperation anläuft.
11. Bildschirmgerät nach Anspruch 1 oder einem folgenden mit einem Speicher, der in seinen adressierbaren Speicherplätzen Zeichenzeilen speichern kann, gekennzeichnet durch eine Einrichtung zur Aufrechterhaltung eines Speicherzeilenzählstandes der gespeicherten Anzahl von Zeichenzeilen;

eine Einrichtung zum Aufrechterhalten eines Wiedergabe-Zeilenzählstandes, der die Stellung innerhalb einer geordneten Anordnung von Wiedergabezeilen angibt; eine Einrichtung zum Kombinieren des Anzeigezeilenzählstandes mit dem Speicherzeilenzählstand zwecks Bestimmung eines kombinierten Zeilenanzeigezählstandes; eine hierauf ansprechende Zugriffseinrichtung zum gespeicherten Inhalt der adressierbaren Speicherplätze; und eine Einrichtung zum Erzeugen von Darstellungen., des gespeicherten Inhalts dieser Speicherplätze.
12. Bildschirmgerät nach Anspruch 11, dadurch gekennzeichnet, daß die Anzahl der zur Anzeige geordneten Zeilen n+1 beträgt und die Einrichtung zur Aufrecht-

8 0 9 8 1 4/0888

erhaltung des Speicherzeilenzählstandes einen zyklischen Zähler aufweist, der einen zyklischen Speicherzeilenzählstand von O bic η aufrechterhält.
13. Bildschirmgerät nach Anspruch 6, 7 oder 12, dadurch gekennzeichnet, daß die Kombinationseinrichtung einen Addierer zum addieren des Anzeigezeilenzählstandes zum zyklischen Speicherzeilenzählstand aufweist und einen kombinierten Anzeigezeilenzählstand von 0 bis 2n liefert.
14. Bildschirmgerät nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß der Zeichenspeicher eine Einrichtung zum Aufrechterhalten eines neuen Zeilenzählstandes enthält, welcher angibt, wo eine neue Zeichenzeile zuerst wiedergegeben werden kann; ferner eine Einrichtung zum Kombinieren des neuen mit dem gespeicherten Zeilenzählstand aufweist; und schließlich eine auf den kombinierten Zeilenspeicherzählstand ansprechende Einrichtung umfaßt, welche Speicherplätze zum Einspeichern von Zeichenzeilen adressiert.
15. Bildschirmgerät nach Anspruch 14, dadurch gekennzeichnet, daß die Speichereinrichtung einen Wandler zum Umwandeln des kombinierten Zeilenspeicherzählstandes in eine Speicherzeilenadresse enthält.
16. Bildschirmgerät nach Anspruch 15, dadurch gekennzeichnet, daß die Wiedergabezeichenzeilen die Zeilennummern 0 bis η belegen und der Zählstand einer neuen Zeichenzeile konstant gleich η ist; daß zum Aufrechterhalten des Zählstandes der gespeicherten Zeichenzeilen ein zyklischer Zähler für Zählstand von O bis η vorgesehen ist;

8098U/088Ö

21

Ut/

daß ein Addierer den Neuzeilenzähistand η zum zyklischen Speicherzähistand von O bis η addiert und kombinierte Zeilenspeicherzählstände 0 bis 2n erzeugt; und daß letztere in Speicherzeilenadressen von 0 bis η umgewandelt werden.

80981 W0888 ORIGINAL INSPECTED