DE2822896C2

DE2822896C2 -

Info

Publication number: DE2822896C2
Application number: DE2822896A
Authority: DE
Inventors: George Aneurin Bishop's Stortford Hertfordshire Gb Howells; Roger Maurice Harlow Essex Gb Hochreutiner
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1977-05-26
Filing date: 1978-05-26
Publication date: 1987-08-20
Also published as: CH634189A5; US4154986A; ES470107A1; SE7805783L; DE2822896A1; BE867510A; NL7805543A; FR2392554A1; GB1542764A

Description

Die Erfindung betrifft eine digitale Zeitvielfach-Koppeleinrichtung nach dem Oberbegriff des Patentanspruchs 1. Solche Koppeleinrichtungen werden in der Fernmeldetechnik sowohl für die reine Zeitvielfach-Durchschaltung als auch in Verbindung mit Raumvielfach-Koppelstufen verwendet.

Die Erfindung macht dabei von dem Grundprinzip Gebrauch, daß um eine Verbindung zwischen zwei PCM-Kanälen X und Y einer Zeitvielfachleitung herstellen zu können, ein in dem Kanal X zu dem Zeitpunkt t _x ankommendes Bit bis zu dem dem Kanal Y entsprechenden Zeitpunkt t _y verzögert werden muß. Entsprechendes gilt, in einem Duplexsystem in umgekehrter Reihenfolge für auf dem Kanal Y ankommende Bits. Ein solcher Durchschaltvorgang ist in Fig. 1 der Zeichnung in schematischer Weise dargestellt.

Grundsätzlich kann diese Durchschaltung mit Hilfe von zwei in entgegengesetzter Richtung durchschiebenden Schieberegistern verwirklicht werden, wie sie in Fig. 2 der Zeichnung schematisch dargestellt sind. Die ankommende Vielfachleitung führt die Signale einem Eingangs-Schieberegister IR zu, und der abgehenden Vielfachleitung werden die Signale von einem Ausgangs-Schieberegister OR zugeführt.

Jedes Schieberegister weist ein Gesamtfassungsvermögen von n/2 Bits auf, wenn die Vielfachleitungen n-Bit-Multiplexkanäle aufweisen. Die Speicherzellen der beiden Schieberegister sind durch n/2 parallele Übertragungsgatter TG miteinander verbunden. Der dargestellte einfachste Schaltungsaufbau ergibt Mehrfach-Verzögerungen von mindestens zwei Einheiten (Bit-Perioden). So wird ein von der Speicherzelle IR (1) zu der Speicherzelle OR (1) übertragenes Bit um zwei Einheiten verzögert, ein von IR (2) zu OR (2) übertragenes Bit um vier Einheiten usw. Um Verzögerungen um eine Einheit verwirklichen zu können, ist es erforderlich, die Schiebezeitpunkte oder -takte der Register gegenseitig zu verschachteln oder zu verschieben, wie in Fig. 3 dargestellt ist. Es sei angenommen, daß die Speicherzellen IR (1) und OR (1) miteinander ausgerichtet sind, nachdem das Schieberegister IR 1 um eine Bitstellung geschoben worden ist (Fig. 3a). Dann wird, nachdem IR geschoben worden ist, IR (1) mit OR (2) ausgerichtet sein (Fig. 3b). Nach der nächsten Schiebung von OR wird IR (1) mit OR (3) ausgerichtet sein (Fig. 3c). Nach der nächsten IR-Schiebung wird IR (1) mit OR (4) ausgerichtet sein (Fig. 3d) usw.

Der Erfindung liegt die Aufgabe zugrunde, eine nach dem vorstehend beschriebenen Prinzip arbeitende digitale Zeitvielfach- Koppeleinrichtung und die hierzu erforderliche Steuerung zu schaffen.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung werden im folgenden anhand der Fig. 4 bis 13 der Zeichnung beschrieben. Es zeigt

Fig. 4 eine erste Steuerung für eine erfindungsgemäße digitale Zeitvielfach-Koppeleinrichtung,

Fig. 5 eine zweite Steuerung für eine erfindungsgemäße digitale Zeitvielfach-Koppeleinrichtung,

Fig. 6 eine Raum-Zeit-Raum-Koppelanordnung,

Fig. 7 eine Zeit-Raum-Zeit-Koppelanordnung,

Fig. 8 eine spezielle Zeit-Raum-Zeit-Koppelanordnung,

Fig. 9 ein Zeitdiagramm für eine an eine Raumvielfach-Koppeleinrichtung angeschlossene digitale Zeitvielfach-Koppeleinrichtung,

Fig. 10 eine an eine Raumvielfach-Koppeleinrichtung anzuschließende Duplex-Zeitvielfach-Koppelanordnung,

Fig. 11 ein Zeitdiagramm für eine an eine Raumvielfach-Koppeleinrichtung angeschlossene digitale Duplex-Zeitvielfach- Koppeleinrichtung,

Fig. 12 ein anderes Ausführungsbeispiel einer an eine Raumvielfach- Koppeleinrichtung anzuschließende Duplex-Zeitvielfach- Koppeleinrichtung und

Fig. 13 ein Schieberegister für eine Zeitvielfach-Koppelanordnung, welches in CCD - (charge coupled device) - oder Ladungskopplungs-Technologie ausgeführt ist.

Für den praktischen Einsatz einer Übertragungs- oder Übermittlungseinrichtung, wie sie anhand von Fig. 3 erläutert worden ist, in einer Fernmeldevermittlungsstelle, ist eine Steuerung für die Übertragungsgatter erforderlich, durch die das bzw. die geeigneten Gatter während jeder halben Register-Schiebeperiode durchgeschaltet oder freigegeben werden. Eine mögliche Steuerung ist aus Fig. 4 ersichtlich. Jedem der n/2 Übertragungsgatter TG ist eine binäre Adresse zugeordnet, die in einem Übertragungsgatter-Adressenspeicher TGAM fest eingespeichert ist. Die Übertragungsgatter werden mittels eines Umlauf-Verbindungsspeichers gesteuert, der im folgenden als Zeitadressenspeicher TAM bezeichnet wird und der n Wörter mit log₂ n Bits aufweist, die in Phase mit IR verschoben werden. Der Inhalt der (log₂ n-1) höchstwertigen Bits eines jeden Wortes einer Hälfte des Zeitadressenspeichers TAM wird während jeder Schiebetaktzeit mit dem entsprechenden Inhalt des Adressenspeichers TGAM verglichen, und zwar durch eine Vergleichsschaltung CL. Übertragungen finden an denjenigen Stellen statt, an denen eine Identität besteht, und in der relevanten Hälfte derjenigen IR-Schiebetaktzeit, die durch das niedrigstwertige Bit des Zeitadressenspeicher- Wortes festgelegt wird. Die (log₂ n-1) höchstwertigen Bits in jedem Wort können zweimal in dem Zeitadressenspeicher TAM erscheinen, und zwar einmal mit einem niedrigstwertigen Bit, um eine Übertragung in der ersten Hälfte der IR-Schiebetaktzeit anzuzeigen und einmal mit einem niedrigstwertigen Bit, um eine Übertragung in der zweiten Hälfte der IR-Schiebetaktzeit anzuzeigen. Ein TAM-Wort kann auch mehr als zweimal erscheinen, wenn ein bestimmtes Gatter für Verbindungen in mehr als einer IR-Schiebetaktzeit verwendet wird.

Die Wirkungsweise der Schaltung ist anhand einer Vielfachleitung mit Bit-Verschachtelung beschrieben worden. Die Anordnung und Wirkungsweise ist in etwa dieselbe, wenn PCM- Bytes mit acht Bit parallel durchgeschaltet werden, nur sind dann acht Registerpaare und acht Gruppen von parallelen Übertragungsgattern vorhanden. Übertragen wird in zusammenhängenden Gruppen von acht Bits.

Das Durchschalten einer Verbindung, d. h., das Markieren wird durchgeführt, indem eine geeignete Adresse in den Zeitadressenspeicher TAM in eine Stelle eingeschrieben wird, die jedem der acht miteinander zu verbindenden Kanäle entspricht. Zum Verbinden der Kanäle X und Y werden folgende Adressen benötigt:

Hierin sind n die Gesamtzahl der Kanäle in der Vielfachleitung und nx und ny die Adressen der zu verbindenden Kanäle ny <nx). Der ganzzahlige Teil des Quotienten wird mit den (log₂ n-1) höchstwertigen Bits und der Rest (z. B. 0 oder 0,5) wird mit dem niedrigstwertigen Bit zusammengefaßt.

Diese Zahlen werden dann einfach in den Zeitadressenspeicher TAM eingeschrieben sowie dieser durchschiebt. So wird z. B. der dem Bruch entsprechende Wert zu der Zeit t _x eingeschrieben, während der Inhalt des Zeitadressenspeichers TAM in Umlauf gebracht wird.

Eine andere Steuerungsmöglichkeit besteht darin, einen Vielfachrahmen- Kanalzähler FCC für eine Vielfachleitung als Zeitgeber zum Steuern der verschiedenen Übertragungen zwischen dem Eingangs- und dem Ausgangsschieberegister zu verwenden, wie aus Fig. 5 ersichtlich ist. Der Zeitadressenspeicher TAM enthält nun die Übertragungszeit für die entsprechenden Kanäle der Eingangs-Vielfachleitung.

Der Rahmenkanalzähler FCC zählt die Vielfachleitung-Kanalzeiten in jedem Rahmen. Die Pro-Kanal-Inhalte des Zeitadressenspeichers TAM werden in jeder Grundschiebetaktzeit des Eingangsregisters IR mit dem Zählerstand verglichen. Wenn die Vergleichsschaltung CL eine Übereinstimmung feststellt, so wird eine Übertragung zwischen dem Eingangsregister IR und dem Ausgangsregister OR durchgeführt. Auch hier zeigt das niedrigstwertigste Bit in dem Zeitadressenspeicher TAM an, in welcher Hälfte der IR-Schiebeperiode die Übertragung stattzufinden hat.

Für eine Verbindung zwischen den Kanälen X und Y muß der Zeitadressenspeicher folgende Inhalte aufweisen:

Der ganzzahlige Teil des Quotienten und der Rest haben die vorstehend erläuterte Bedeutung.

Die Grundanordnungen nach den Fig. 4 und 5 stellen im wesentlichen eine einfache Zeitvielfach-Koppeleinrichtung dar. Indem diese mit geeigneten Raumvielfach-Koppelanordnungen zusammengefaßt wird, lassen sich entweder Raum-Zeit-Raum- Koppelanordnungen oder Zeit-Raum-Zeit-Koppelanordnungen aufbauen. Beispiele hierfür sind aus den Fig. 6 bzw. 7 ersichtlich. Mit TS ist eine Zeit-Koppeleinrichtung der in Fig. 4 oder 5 dargestellten Art bezeichnet, während die Raumvielfach-Koppeleinrichtungen herkömmlicher Bauart sind. Die Raum-Zeit-Raum-Anordnung (STS) von Fig. 6 kann im einfachsten Fall mit einer einzigen Zeitvielfach-Koppeleinrichtung realisiert werden, wobei es erforderlich ist, daß zwei Sprechpfade (einer in abgehender und einer ankommender Richtung) in der Zeitvielfach-Koppeleinrichtung markiert werden müssen. Dagegen sind in der Zeit-Raum-Zeit- Vielfach-Anordnung (TST) nach Fig. 7 mindestens zwei Grund- Zeitvielfach-Koppeleinrichtungen TS pro im Zeitvielfach- Duplexbetrieb durchzuschaltender Vielfachleitung erforderlich. So müssen also mindestens vier Zeitadressenspeicher TAM markiert werden, um irgendeine mögliche Verbindung unter Verwendung der Raumvielfach-Koppeleinrichtung herzustellen.

Anhand von Fig. 8 wird ein Ausführungsbeispiel einer Zeit-Raum-Zeit-Koppelanordnung ausführlicher erläutert. Ein gemeinsamer Zeitadressenspeicher TAM wird sowohl für Eingangs- als auch für Ausgangs-Durchschaltfunktionen verwendet. Die Koppelanordnung benutzt gemeinsam angeordnete Eingangs- und Ausgangssprachspeicher für jede Sprechrichtung. Auf dem Kanal X ankommende Sprachbits werden in dem Sprachspeicher 1 empfangen und die Adresse Z _{x in} der (das Wort aufnehmenden) Speicherselle in die Stelle X eines Zeitadressenspeichers 5 eingeschrieben. In entsprechender Weise werden die von dem Kanal Y ankommenden Sprachbits in einen Sprachspeicher 2 eingeschrieben und die Adresse Z _{y in} der entsprechenden Speicherstelle in die Stelle Y eines Zeitadressenspeichers 6 eingeschrieben. Zu dem Übertragungszeitpunkt werden die Sprachspeicher 1 und 3 durch die Zeitvielfach- Koppeleinrichtung miteinander verbunden, wobei diese durch die Sprachadressenspeicher 7 und 8 und die Sprachspeicher 2 und 4 gesteuert wird.

Der Inhalt der Speicherstellen Z _{x in} und Z _{y in} wird - gesteuert durch die Zeitadressenspeicher 5 und 6 - auf die Speicherstellen Z _{y out} bzw. Z _{x out} übertragen, wonach der Inhalt dieser Speicherstellen in die abgehenden Leitungen ausgelesen werden kann. Wenn aber Verbindungen zwischen zwei Kanälen innerhalb derselben Duplex-Vielfachleitung herzustellen sind, so werden die Raumvielfach-Koppelbereiche der Schaltungsanordnung nicht benutzt. Solche Verbindungen werden unter Durchbrechung der üblichen Betriebsweise durchgeschaltet. Dabei werden die Eingangs- und Ausgangs-Sprachspeicher einer der beiden miteinander zu verbindenen Kanäle vertauscht.

Die Funktion einer Zeit-Raum-Zeit-Koppelanordnung, die mit einer der anhand der Fig. 4 oder 5 erläuterten Grund-Zeitvielfach- Koppeleinrichtungen versehen ist, wird nun anhand des Zeitdiagramms nach Fig. 9 erläutert. Es sei festgehalten, daß die Summe der Zeitverzögerungen, die erforderlich sind, um die Kanäle X und Y in beiden Richtungen miteinander zu verbinden, gleich einer Rahmenzeitdauer ist. Aufgrund der Betriebsweise der erfindungsgemäßen Koppeleinrichtung liegen die Übertragungszeitpunkte für die Sprachdurchschaltung in der Mitte zwischen den Zeitpunkten t _x und t _y in der einen Sprechrichtung und zwischen den Zeitpukten t _y und t _x in der anderen Sprechrichtung. Somit beträgt das Zeitintervall zwischen den beiden Übertragungen eine halbe Rahmenzeitdauer.

Aus Fig. 10 ist ein erfindungsgemäßes Ausführungsbeispiel der Zeit-Raum-Zeit-Koppelanordnung nach Fig. 8 ersichtlich. Es sind zwei Paar Schieberegister IR 1, OR 1 und IR 2, OR 2 vorhanden, wovon jedes in einer Betriebsrichtung verwendet wird. Die Funktion der beiden Paare von Schieberegistern entspricht genau der der anhand der Fig. 4 und 5 erläuterten Grundanordnungen, wobei sie aber einen gemeinsamen Zeitadressenspeicher TAM und einen Übertragungsgatter-Adressenspeicher TGAM benutzen. Es sind zwei verschiedene Verfahren zum Steuern der Übertragungsgatter möglich.

Für eines der Verfahren wird eine Erweiterung TAME des Zeitadressenspeichers TAM und eine zweite Gruppe Vergleichsschaltungen CL 2 verwendet. Die TGAM-Speicher-Ausgänge nach CL 1 werden hinsichtlich CL 2 dupliziert, und der Speichererweiterung TAME werden Nachrichten von dem Mittelpunkt des Speichers TAM zugeführt, womit die erforderliche Zeitverzögerung zwischen den Übertragungszeitpunkten der beiden Paare Schieberegister um eine halbe Rahmenzeit eingeführt ist.

Bei dem zweiten Verfahren werden der Speicher TGAM und die Vergleichsschaltung CL 1 allein verwendet, um die beiden Gruppen von Übertragungsgattern zu steuern, während eine Verzögerung um eine halbe Rahmenzeitdauer D in den Eingang vom IR 2 eingegeben wird. Bei beiden Verfahren kann der Speicher TGAM wie oben beschrieben durch einen Rahmenkanalzähler ersetzt werden. Aus dem Zeitdiagramm nach Fig. 11 ist ersichtlich, daß diese Art der gemeinsamen Steuerung sowohl für die Übertragungen zwischen IE 1 und OE 1 als auch für die Übertragungen zwischen IR 2 und OR 2 verwendet werden kann. Der Preis für diese Vereinfachung der Schaltungsanordnung liegt in der zusätzlichen Verzögerung um eine halbe Rahmenzeitdauer in jeder Sprechrichtung der Verbindung (bei einer vollständigen Zeit-Raum-Zeit-Koppelanordnung sind zwei der aus Fig. 10 ersichtlichen Anordnungen erforderlich). Allerdings kann jede Zeitverzögerung bei der dazwischenliegenden Raumvielfach- Durchschaltung bequem in dieser Teilverzögerung um eine halbe Rahmenperiode untergebracht werden. Internverbindungen zwischen zwei an dieselbe Zeitvielfach-Koppeleinrichtung angeschlossenen Kanälen können auch dann über die Raum-Vielfach-Koppeleinrichtung hergestellt werden, wenn nur ein TAM-Speicher daran beteiligt ist, woraus sich die Möglichkeit einer gewissen Steuervereinfachung für die gesamte Zeit-Raum-Zeit-Koppelanordnung ergibt.

Eine andere Anwendungsmöglichkeit für die Erfindung liegt in einer Mehrfach-Zeitvielfach-Koppeleinrichtung, die an eine gemeinsame Simplex- oder Duplex-Vielfachleitung mit höherer Kapazität angeschlossen ist, z. B. bei n Zeitvielfach- Koppeleinrichtungen mit 32 Kanälen, die an eine Simplex- oder Duplex-Zietvielfachleitung mit 256 Kanälen angeschlossen sind, in der auch Internverbindungen hergestellt werden müssen. Die vorstehend beschriebenen Verfahren der Zeitvielfachübertragung ergeben dabei die einfachsten Lösungen. Die aus Fig. 12 ersichtliche Koppeleinrichtung enthält lediglich eine Koppelanordnung. Den eingehenden und ausgehenden 32-Kanal-Vielfachleitungen zugeordnete Zeitvielfach- Koppelregister IR und OR weisen eine einem vollständigen Zeitrahmen entsprechende Länge auf (im Gegensatz zu den Registern mit einer halben Rahmenzeitlänge nach den Fig. 4 und 5). Um Internverbindungen innerhalb der Zeitvielfach-Koppeleinrichtung herzustellen sind lediglich Übertragungsgatter zwischen den entsprechenden Hälften von IR und OR erforderlich. Für Verbindungen über die Raum-Vielfach-Koppeleinrichtung benötigt jedes Register eine vollständige Gruppe von 32 Übertragungsgattern. Übertragungen zwischen den Registern und der Raumvielfach-Koppeleinrichtung werden über Eingangs- und Ausgangs-Pufferspeicher BSI und BSO der Vielfachleitung hergestellt. Die Übertragungen werden durch einen 32-Kanal- Zeitadressenspeicher gesteuert, der synchron mit der 32- Kanal-Eingangsvielfachleitung umläuft. Die Übertragungen finden zu einem durch den Inhalt einer geeigneten Speicherstelle in dem Zeitadressenspeicher festgelegten Zeitpunkt statt. Die Festlegung der durchzuführenden Übertragungsart, d. h., ob eine Interverbindung oder eine Verbindung zu der gemeinsamen Vielfachleitung hergestellt werden muß, erfolgt durch ein besonderes Zusatzbit in dem Zeitadressenspeicher. Zu beachten ist, daß die IR- und OR-Register mit einer Geschwindigkeit durchschieben, die durch der dem Eingang und dem Ausgang zugeordneten 32-Kanal-Vielfachleitung bestimmt wird, während der 256-Kanalzähler (Rahmenkanalzähler) mit der Kanalgeschwindigkeit auf der gemeinsamen Vielfachleitung zählt.

Die vorstehend beschriebenen Schaltungsanordnungen eignen sich für eine einfache Realisierung mit der sogenannten CCD oder Ladungskopplung-Technologie. Diese Technologie ist unter anderem beschrieben in dem Beitrag "Charged Coupled Devices in Signal Processing Systems", Vol. 1, Digital Processing TRW, July 1974, Contract N0014- 74-C-0068; ebenfalls in "International conference Technology and Applications of CCD", University of Edingburgh, 25-27, September 1974.

Summarisch sei hierzu folgendes gesagt. Im Gegensatz zu den üblichen integrierten Schaltungen, die den Stromfluß steuern, beeinflussen die Ladungskopplungs-Einrichtungen "Ladungspakete", die unter der Wirkung geeignet ausgebildeter und zeitgesteuerter Elektroden verschoben werden. Die Gestalt und/oder die Zeitsteuerung dieser Elektroden gewährleistet, daß diese Ladungspakete in einer Richtung fließen. Eine Ladungsdiffusion ist somit lediglich in den sogenannten Ladungsgeneratoren und Ladungsverdichtern erforderlich.

Die Ladungen können zerstörend und zerstörungsfrei gefühlt oder festgestellt werden. Die zerstörungsfreie Feststellung ist von großer Bedeutung, da sie es ermöglicht, den Inhalt von Schieberegistern auszulesen ohne ihn zu löschen, und außerdem eine Verstärkung mittels sogenannter "distributed floating gate amplifiers" durchzuführen.

Außer der Schieberegisterfunktion, die man als "naturgegebene" Betriebsweise der CCD-Technologie bezeichnen könnte, ist mit ihr eine weitere Funktion in einfacher Weise zu realisieren, und zwar die Zählfunktion bis zu einem Teilungsverhältnis von 7 oder einem Vielfachen hiervon. UND/ODER- Gatter, NAND/NOR-Gatter, Multiplikatoren usw. können eben falls hergestellt werden.

Die Abmessungen einer CCD-Schieberegisterzelle betragen etwa 800 bis 1600 (µm)² (1,25 bis 2,5 mil²) verglichen mit 12 900 bis 19 400 (µm²) (20 bis 30 mil²) bei vergleichbaren n-Kanal-Silicium-Gattern. Eine durch 5 dividierende Schaltung benötigt nur etwa 6500 bis 9700 (µm)² (10 bis 15 mil²) ver glichen mit 38 700 bis 51 600 (µm)² (60 bis 80 mil²) bei einem n-Kanal-Silicium-Gatter. Der Energieverlust ist extrem niedrig. Ein einfaches Gatter weist beispielsweise die geringe Dissipationsleistung von 15 µW bei einem 1 MHz auf. Eine Einrichtung der hier beschriebenen Art ist schon mit 4 MHz betrieben worden, und es ist zu erwarten, daß die Grenzfrequenz bis zu 10 MHz und darüber hinaus erhöht werden kann.

Neue Einrichtungen und Technologien auf dem vorliegenden Gebiet haben sich schon für Freqenzen bis zu 100 oder 200 MHz geeignet erwiesen.

Vorteile der CCD-Technologie kommen insbesondere bei Schaltungsanordnungen zum Tragen, die - wie die vorstehend beschriebenen - überwiegend aus Schieberegistern und Zählern bestehen und deren grundsätzliche Funktionsweise darin liegt, daß eine beliebige Zeitlage innerhalb eines PCM- Zeitrahmens in eine beliebige andere Zeitlage umgesetzt werden kann, indem sie mittels Schieberegister um eine geeignete Zeitspanne verzögert wird. Die derzeitig verfügbare CCD-Technologie arbeitet bei Frequenzen bis zu 4 MHz und wird in absehbarer Zeit 10 MHz erreichen. Wie bei hochdichten LSI-Schaltungen wird die maximale Wirkungsdichte durch die Vermaschungs- oder Verbindungsdichte definiert, welche ihrerseits von der Anzahl miteinander zu verbindender Niveaus und von der für diese Verbindungen minimal möglichen geometrischen Abmessungen abhängt. Die derzeitige Technologie ermöglicht vier miteinander zu verbindende Lagen, insbesondere eine Diffusions-, zwei Polysition- und eine Metall-Lage. Die Diffuisons- Verbindung ist wegen der Kapazität gegenüber dem Substrat nicht bevorzugt. Die minimalen Abmessungen des geometrischen Musters betragen 8 µm bzw. 0,3 mils. Ein Beispiel einer für Zeitvielfach-Koppelanordnungen der beschriebenen Art geeigneten Schaltungsanordnung ist aus Fig. 13 ersichtlich.

Bezüglich der Abmessungen im allgemeinen sei angenommen, daß pro vollständiger Bitschiebestufe etwa 970 (µm)² (1,5 mil²) benötigt werden, wozu mit Verdrahtung etwa 1940 (µm)² (3 mil²) Silicium erforderlich sind. Hierfür geeignet sind Elektroden mit einer Länge von 25,4 µm (1 mil) quer zu dem Ladungspfad sowie 10 µm breite Elektroden, welche aufgrund der Überlappung 8 µm Silicium aufweisen. Damit beträgt die tatsächliche minimale Zellenabmessung etwa 800 (µm)² (1,25 mil²).

Die aus Fig. 13 ersichtliche Schaltungsanordnung stellt ein Paar in entgegengesetzter Richtung schiebender, in Gegenphase getakteter Schieberegister mit einem Ein-Elektroden- Übertragungsgatter dar. Die Zeitgeberimpulse Φ und werden über Metalleiter an die Polysilicium-Niveaus Poly 1 und Poly 2 eines jedes Schieberegisters übermittelt. Die Übertragungselektroden empfangen die getakteten Übertragungssignale von der Vergleichsschaltung über Metalleiter 3, 4. Die Übertragungselektrode wird, falls erforderlich, in Phase (oder geringfügig verzögert) mit dem Ausgangsschieberegistertakt zeitgesteuert. Für sich kann jede Übertragung in Abhängigkeit von dem verwendeten Taktgeber entweder von rechts nach links oder von links nach rechts stattfinden. Jedes Übertragungsgatter kann unabhängig zeitgesteuert werden.

Claims

1. Digitale Zeitvielfach-Koppeleinrichtung mit mindestens zwei einander ähnlichen Schieberegistern, von denen eines für die ankommende und eines für die abgehende Richtung vorgesehen ist, die parallel zueinander liegen und in zueinander entgegengesetzter Richtung durchschieben, mit durch eine Steuereinrichtung gesteuerten Übertragungs-Gattern, durch die der Inhalt der ankommenden Schieberegisterzellen wahlweise auf die abgehenden Schieberegisterzellen übertragen wird, sowie mit einem die Schieberegister mit derselben Geschwindigkeit taktenden Zeitgeber, dadurch gekennzeichnet, daß die Steuereinrichtung aufweist:
(a) einen synchron mit dem ankommenden Schieberegister (IR) umlaufenden Umlaufspeicher (TAM), in den Nachrichten bezüglich der Übertragungszeiten der einzelnen Gatter (TG) eingeschrieben werden,
(b) eine die Gatter (TG) identifizierende Kennzeichen abgebende Quelle (TGAM) sowie (c) eine im Falle der Übereinstimmung der Übertragungszeit eines Gatters (TG) mit einem Gatter- Kennzeichen ein Steuersignal für das jeweilige Gatter (TG) erzeugende Schaltungseinrichtung (CL).

2. Koppeleinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitgabe für die Schieberegister (IR, OR) abwechselnd erfolgt, daß der Umlaufspeicher (TAM) n Speicherstellen mit je zwei Teilen aufweist, von denen einer das ein Gatter (TG) identifizierende Kennzeichen und der andere eine Nachricht bezüglich einer Übertragungszeitgabe durch dieses Gatter (TG) - entweder in dem Intervall zwischen der Taktgabe für das ankommende Register (IR) und der nachfolgenden Taktgabe für das abgerundete Register (OR) oder in dem Intervall zwischen der Taktgabe für das abgehende Register (OR) und der nachfolgenden Taktgabe für das ankommende Register (IR) - enthält, und daß die Steuersignale erzeugende Schaltungseinrichtung eine Vergleichsschaltung (CL) aufweist, durch die n/2 aufeinanderfolgende Stellungen des Umlaufspeichers (TAM) und der Quelle (TGAM) miteinander verglichen werden.

3. Koppeleinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Quelle einen n/2 Speicherstellen enthaltenden statischen Speicher (TGAM) aufweist und daß jede dieser Speicherstellen das eines der Gatter (TG) identifizierende Kennzeichen aufnimmt.

4. Koppeleinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Quelle einen Zähler (FCC) aufweist, durch den in einer sich wiederholenden, dem Zeitrahmen entsprechende Reihenfolge in den Kanälen einer das ankommende Register (IR) speisenden Eingangs-Vielfachleitung auftretende Ereignisse gezählt werden.

5. Koppeleinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie mit mindestens zwei weiteren, den ersen Schieberegistern (IR 1, OR 1) entsprechenden zweiten Schieberegistern (IR 2, OR 2) versehen ist, zwischen denen jeweils entsprechende Übertragungs- Gatter angeordnet sind, und daß die gleichzeitigen Übertragungen zwischen den Speicherzellen in jedem der beiden Schieberegister-Paare (IR 1, OR 1; IR 2, OR 2) mittels ein- und desselben Umlaufspeichers (TAM) und derselben Identifizierungskennzeichen-Quelle (TGAM) gesteuert werden.

6. Koppeleinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß ein n/2 Speicherstellen aufweisendes zusätzliches Schieberegister (TAME), dem die in dem Umlaufspeicher (TAM) enthaltenen Nachrichten von einem vorgegebenen Punkt dieses Umlaufspeichers (TAM) aus zugeführt werden, sowie eine zweite, Steuersignale erzeugende Schaltungseinrichtung (CL 2) vorgesehen sind. 7. Koppeleinrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Gatter zwischen den zweiten Schieberegistern (IR 2, OR 2) durch dieselben Steuersignale wie die Gatter zwischen den ersten Schieberegistern (IR 1, OR 1) gesteuert werden. 8. Koppeleinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß eine Einrichtung (D) vorgesehen ist, durch die die Eingangssignale des ankommenden Schieberegisters IR 2) eines der Schieberegisterpaare um eine halbe Rahmenzeitdauer verzögert werden. 9. Koppeleinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister (IR, OR) ein vergrößteres Fassungsvermögen von jeweils n Zahlen aufweisen, daß zusätzliche parallele Übertragungs-Gatter zwischen sämtlichen Speicherzellen des ankommenden Registers (IR) und einer seriellen Ausgangs-Vielfachleitung sowie zwischen sämtlichen Speicherzellen des abgehenden Registers (OR) und einer seriellen Eingangs-Vielfachleitung vorgesehen sind, daß von der Steuereinrichtung Steuersignale für alle Gatter erzeugt werden, wodurch Signale über die zusätzlichen Gatter von der Eingangs-Vielfachleitung zu dem abgehenden Register (OR) und von dem ankommenden Register (IR) zu der Ausgangs-Vielfachleitung sowie über die ersten Gatter (TG) von den ankommenden Register (IR) auf das abgehende Register (OR) wahlweise übertragen werden.