CH634189A5 - Digitale zeitdurchschalte-einrichtung fuer pulscodemodulierte netzwerke. - Google Patents

Description

Die vorliegende Erfindung betrifft eine digitale Zeitdurchschalte-Einrichtung für pulscodemodulierte Netzwerke. Eine derartige Einrichtung kann entweder lediglich zur Zeitdurchschaltung oder dann in Verbindung mit Raumdurchschalte-Ein-heiten verwendet werden.

Die Erfindungsidee basiert auf der Tatsache, dass es zur Verbindung von pulscodemodulierten (im weitern als PCM bezeichnet) Kanälen X und Y auf einer Multiplex-Vielfachleitung nötig ist, ein über den Kanal X zum Zeitpunkt tx ankommendes Bit bis zum Zeitpunkt ty, der dem Auftreten des Kanals Y entspricht, zu verzögern; dasselbe gilt natürlich auch für Bits, die über den Kanal Y in einem Duplexsystem ankommen. Der erwähnte Vorgang ist graphisch in Figur 1 dargestellt.

Um dies zustandezubringen, müssen grundsätzlich zwei Schieberegister, deren Inhalte, bzw. deren Zellen, sich in entgegengesetzter Richtung verschieben, verwendet werden - siehe Fig.2. Die ankommende Vielfachleitung ist mit einem Eingangs-Schieberegister IR, die abgehende Vielfachleitung mit einem Ausgangs-Schieberegister OR verbunden.

Jedes Schieberegister weist eine Gesamtkapazität von n/2 Bits auf, wobei n Kanäle in Bitmultiplex auf den Vielfachleitungen vorhanden sind; hierbei ist «n» eine gerade natürliche Zahl. Die Zellen in den zwei Schieberegistern sind durch n/2 parallelgeschaltete Übertragungstore TG verbunden. Wie gezeigt, ergeben sich aus der einfachsten Zusammenstellung Verzögerungen von mindestens zwei Einheiten (Bitperioden). Ein aus der Zelle IR (1) zur Zelle OR (1) übertragenes Bit wird um zwei Einheiten verzögert, von IR (2) an OR (2) um vier Einheiten, usw. Um Verzögerungen von einer Einheit zu erhalten, ist es nötig, die Schiebezeiten der Register zu verschachteln, siehe Fig.3. Vorausgesetzt, dass nach der Verschiebung von OR um eine Bitlage IR (1) mit OR(l) verbunden sind (Figur 3a), dann wird nach der Verschiebung von IR das Register IR (1) mit dem Register OR (2) verbunden sein, siehe Fig.3b. Nach der weitern Verschiebung von OR wird IR (1) mit OR (3) verbunden sein, siehe Fig.3c und nach der nächsten IR-Verschiebung wird IR (1) mit OR (4) verbunden sein (siehe Fig.3d) usw.

Die vorliegende Erfindung befasst sich u. a. auch mit Steuermitteln, welche bei den erwähnten Übertragungsmechanismen von Zeitdurchschalte-Einrichtungen für digitale Multiplexnetz-werke verwendet werden.

Die kennzeichnenden Merkmale der Erfindung sind dem Wortlaut des Patentanspruchs 1 zu entnehmen.

Ausführungsbeispiele der Erfindung sollen nun anhand der Zeichnung näher erläutert werden. Es zeigen:

Figur 4 eine erste Steuermethode für eine digitale Zeitdurchschalte-Einrichtung gemäss der Erfindung,

Figur 5 eine zweite Steuermethode für die erwähnte Zeitdurchschalte-Einrichtung,

Figuren 6 und 7 Raum/Zeit/Raum- und Zeit/Raum/Zeit-Durchschalte-Einrichtungen,

Figur 8 eine besondere Zeit/Raum/Zeit-Durchschalte-Ein-richtung,

Figur 9 ein Zeitdiagramm für eine digitale Zeitdurchschalte-Einrichtung, die mit einer Raumdurchschalte-Einrich-tung verbunden ist,

Figur 10 eine Duplex-Zeitdurchschalte-Einrichtung, die mit einer Raumdurchschalte-Einrichtung verbindbar ist,

Figur 11 ein Zeitdiagramm für eine digitale Duplex-Zeit-durchschalte-Einrichtung, die an eine Raumdurchschalte-Einrichtung angeschlossen ist,

Figur 12 eine weitere Ausführungsform einer Duplex-Zeit-durchschalte-Einrichtung zum Verbinden mit einer Raumdurchschalte-Einrichtung, und schliesslich

Figur 13 ein Schieberegister der Zeitdurchschalte-Einrich-tung hergestellt in der Technologie der Ladungsverschiebung (ausführlicher wird diese Technologie in nachfolgendem Beschreibungstext erläutert).

Um einen Verschiebungsmechanismus gemäss Figur 3 in der Praxis verwenden zu können, müssen Steuermittel für die Übertragungstore vorhanden sein, welche das entsprechende

2

5

10

15

20

25

30

35

40

45

50

55

60

65

Tor oder die entsprechenden Tore während jeder Hälfte einer Register-Schiebeperiode leitend machen. Ein solcher Vorgang ist beispielsweise in Figur 4 angegeben. Jedes der n/2-Übertra-gungstore TG weist eine ihm zugeordnete Binäradresse auf, die permanent im Adressenspeicher TGAM der Übertragungstore gespeichert ist. Die Steuerung der Übertragungstore erfolgt durch einen Umlauf-Verbindungsspeicher, hier Zeitadressenspeicher TAM genannt, der n Worte, enthaltend (log2n) Bits, aufweist, die sich in Phase mit IR verschieben. Der Inhalt der [(log2n)-1] höchstwertigen Bits jedes Wortes für eine Hälfte des TAM werden mit dem entsprechenden Inhalt von TGAM während jeder Verschiebungsperiode durch eine Vergleichslogik CL verglichen. Übertragungen finden an jenen Stellen statt, wo eine Identität der Adressen festgestellt wird und in der entsprechenden Hälfte der Schiebeperiode des IR, welches durch das niedrigstwertigste Bit des TAM-Worts bezeichnet wurde. Die [(log2n)— 1] höchstwertigen Bits in jedem Wort können im TAM zweimal auftreten, nämlich einmal in einem Zustand des niedrigstwertigen Bits, welcher die Übertragung in der ersten Hälfte der IR-Schiebeperiode angibt und einmal in jenem Zustand des niedrigstwertigen Bits, welcher die Übertragung in der zweiten Hälfte der IR-Schiebeperiode angibt. Dasselbe TAM-Wort kann öfter als zweimal auftreten, wenn dasselbe Tor zur Verbindung in mehr als einer IR-Schiebeperiode verwendet wird.

Die bisher beschriebene Arbeitsweise bezieht sich auf eine bitweise multiplexverbundene Vielfachleitung. Dasselbe gilt jedoch auch für parallelgeschaltete PCM-Bytes enthaltend acht Bits, ausser dass nun Registerpaare und acht Sätze von Übertragungstoren vorhanden sind. Die Übertragung findet in Stös-sen von acht Bits statt.

Um eine Verbindung, das heisst eine Markierung, herzustellen, wird eine entsprechende Adresse in eine Lage im TAM eingefügt, die jedem der zu verbindenden Kanäle entspricht. Die nötigen Adressen zur Verbindung der Kanäle X und Y sind:

ny - nx X 2

v nx + n - ny

2

wo n die Gesamtanzahl der Kanäle in der Vielfachleitung und nx und ny die Adressen der zu verbindenden Kanäle angibt, wobei ny > nx ist. Der ganzzahlige Teil des Quotienten ist den [(log2n)-1] höchstwertigen Bits zugeordnet und der Rest (d.h. 0 oder 0,5) dem letzten höchstwertigen Bit.

Diese Anzahlen werden in den TAM Speicher während seines Weiterschiebens eingeschrieben. So zum Beispiel wird das Äquivalent von ny - nx/2 zu einer Zeit tx während des Umlau-fens des Inhalts von Speicher TAM durch die Tore an diesen übertragen.

Bei einer weitern Steuermethode wird ein Zähler FCC zum Zählen von Kanälen eines Rahmens auf einer Multiplex-Vielfachleitung als Taktgeber zum Takten der verschiedenen Übertragungen zwischen dem Eingangs- und dem Ausgangs-Schieberegister verwendet, siehe Figur 5. Der Speicher TAM enthält nun die Übertragungszeiten für die entsprechenden Kanäle der Eingangs-Vielfachleitung.

Wie bereits erwähnt, zählt der Zähler FCC die Kanalzeiten in jedem Rahmen auf der Vielfachleitung. Der Speicherinhalt pro Kanal wird laufend mit dem Zählstand des Zählers in jeder Grund-Schiebeperiode des Register IR verglichen. Stellt die Vergleichslogik CL eine Identität fest, findet eine Übertragung zwischen IR und OR statt. Wieder gibt der Zustand des niedrigstwertigen Bits im Speicher TAM an, in welcher Schiebeperioden-Hälfte von IR die Übertragung stattfindet.

Der zu einer Verbindung zwischen den Kanälen X und Y führende Inhalt des Speichers TAM wird wie folgt ermittelt:

634189

nx + n - ny nx = ny + n . Y 5 *• . ny . 5

Der ganzzahlige Teil sowie der Rest des Quotienten haben dieselbe Bedeutung, wie bereits vorher erwähnt wurde.

Die Figuren 4 und 5 bilden grundsätzlich eine einzige Zeit-durchschalte-Einrichtung. Durch Hinzufügen einer entsprechenden Raumdurchschalte-Einrichtung kann entweder eine Raum/Zeit/Raum- oder eine Zeit/Raum/Zeit-Durchschalte-Ein-heit gebildet werden, wie dies zum Beispiel aus den Figuren 6 bzw. 7 ersichtlich ist. TS ist eine Zeitdurchschalte-Einrichtung aus den Figuren 4 oder 5, während die Raumschalte-Einrichtun-gen herkömmlicher Art sind. Während die Raum/Zeit/Raum-Einheit (STS) in der Figur 6 sogar aus einer einzigen Zeitdurch-schalte-Einheit gebildet werden kann, mit der Auflage, dass zwei Pfade (ein abgehender und ein ankommender) in der Zeit-durchschalte-Einrichtung markiert werden müssen, benötigt die Zeit/Raum/Zeit-Einheit (TST) aus Figur 7 mindestens zwei Zeitdurchschalte-Einheiten TS pro zeitdurchgeschaltete Duplex-Vielfachleitung. Es müssen also mindestens vier TAM-Speicher markiert werden, um eine mögliche Verbindung unter Verwendung der Zeitdurchschalte-Einheit durchzuführen.

Figur 8 zeigt ausführlicher eine TST-Einheit. Ein gemeinsamer Zeitadressenspeicher TAM wird sowohl für die Eingangs-ais auch die Ausgangs-Durchschaltefunktionen verwendet. Für jede Übertragungsrichtung werden gemeinsam untergebrachte Eingangs- und Ausgangs-Sprachspeicher eingesetzt. Sprechbits vom Kanal X werden im Sprachspeicher 1 empfangen, wobei die Adresse Z xin dieser Speicherstelle (dieses Worts) am Ort X des Zeitadressenspeichers 5 gespeichert wird. Ähnlich werden die Sprechbits vom Kanal Y in einen Sprachspeicher 2 eingefügt und die Adresse Zyjn dieser Stelle wird am Ort Y des Zeitadressenspeichers 6 notiert. Beim Auftreten der Übertragungszeit sind die Sprachspeicher 1 und 3 durch die Raumdurchschalte-Einrichtung unter der Steuerung der Raumadressenspeicher 7 und 8 untereinander verbunden; dasselbe gilt für die Speicher 2 und 4. Die Inhalte der Stellen Zxin und Zyin werden an die Stellen Zyout bzw. Zxout, gesteuert durch die Zeitadressenspeicher 5 und 6, übertragen und die Inhalte dieser Stellen nachfolgend an die ausgehenden Leitungen ausgelesen. Sollen jedoch zwei Kanäle innerhalb derselben Duplex-Viel-fachleitung hergestellt werden, wird die Raumdurchschalte-Einrichtung der Einheit nicht verwendet. Derartige Verbindungen werden eigentlich unter Verletzung des normalen Betriebs hergestellt. Für derartige interne Verbindungen wird die Arbeitsweise der Eingangs- und der Ausgangs-Sprachspeicher für einen der zwei zu verbindenden Kanäle ausgetauscht. Beide Verfahren werden in Figur 8 angedeutet.

Figur 9 zeigt ein Zeitdiagramm einer TST-Einheit, bei welcher die Zeitdurchschalte-Einrichtung gemäss den Figuren 4 oder 5 verwendet wurde. Die Summe der für eine Verbindung der Kanäle X und Y in beiden Richtungen benötigten Verzögerungen gleicht der Periode eines Rahmens. Angesichts der Arbeitsweise befinden sich die Übertragungszeiten für jede Richtung ungfähr in der Mitte zwischen den Zeiten tx und ty für eine Richtung und zwischen ty und tx für die andere Richtung. Das Zeitintervall zwischen den zwei Übertragungen beträgt folglich die Hälfte einer Rahmenperiode.

Figur 10 zeigt, wie die vorliegende Erfindung bei einer TST-Einheit gemäss Figur 8 anwendbar ist. Es werden zwei Paare von Schieberegistern, nämlich IR1, ORI und IR2, OR2 verwendet, je eines für jede Richtung. Jedes Schieberegisterpaar arbeitet gemäss den Erläuterungen der Figuren 4 oder 5 mit dem Unterschied, dass jedem Paar ein Zeitadressenspeicher TAM und ein Adressenspeicher TGAM der Übertragungstore

3

5

10

15

20

25

30

35

40

45

50

55

60

65

634189 4

gemeinsam ist. Die Übertragungstore können auf zwei ver- dungsgemässen Idee benötigten Anordnungen in der sog.

schiedene Arten gesteuert werden. Technologie der Ladungsverschiebung (englisch: CCD-Tech-

Die eine Art verwendet eine Erweiterung TAME des Zeit- nology, Charge coupled dievice technology) durchgeführt,

adressenspeichers TAM mit einer zweiten Vergleichslogik Über diese Technologie unterrichten unter anderem folgende

CL2. Die Ausgänge von TGAM werden beiden Vergleichs- 5 Literaturquellen: «Charge Coupled Devices in Signal Proces-schaltungen CL1 und CL2 zugeführt. Die Zeitadressenspeicher- sing Systems», Band 1, Digital Processing TRW, Juli 1974;

Erweiterung TAME wird vom Mittelpunkt des Speichers TAM «International conference Technology and Applications of mit Informationen gespeist, wodurch die gewünschte Verzöge- CCD», Universität von Edinburgh 25-27, September 1974; und rung von einer halben Rahmenperiode zwischen den Übertra- weitere andere.

gungszeiten der zwei Schieberegisterpaare eintritt. i o Summarisch kann über diese CCD-Technologie folgendes

Bei der zweiten Art von Steuerung werden TGAM und gesagt werden: Im Gegensatz zu üblichen integrierten Schal-

CL1 lediglich zur Steuerung beider Sätze von Übertragungs- tungen, welche den Stromfluss steuern, verwendet man bei die-

toren eingesetzt. Es wird jedoch eine Verzögerungsperiode D Ser Technologie sog. «Ladungspakete», welche, gesteuert eines halben Rahmens am Eingang zur IR2 eingeführt. Bei durch entsprechend ausgelegte und getaktete Elektroden, ver-

jeder Steuerart kann TGAM durch einen bereits erwähnten 15 schiebbar sind. Die Form und/oder die Taktfrequenz dieser

Kanalzähler ersetzt werden. Aus dem Zeitdiagramm in Fig. 11 Elektroden sichert einen Fluss der Ladungspakete in einer geht hervor, dass diese Form der gemeinsamen Steuerung für Richtung. Die CCD-Technologie erfordert folglich keine Diffu-

die Übertragungen zwischen IR1 und ORI und auch zwischen sion ausser bei Ladungs-Generatoren und -Vernichtern.

IR2 und OR2 verwendbar ist. Der Preis, welcher für diese Ver- Diese Ladungen können auf eine destruktive und eine nicht einfachung zu zahlen ist, beträgt eine Verzögerung von einer 20 destruktive Art festgestellt werden. Insbesondere die zweite halben Periode in jeder Verbindungsrichtung (bei einer vollaus- Art ist sehr wichtig, da sich die nicht destruktive Auslesungen gebauten TST-Einheit sind bekanntlich zwei Anordnungen aus den Schieberegisterspeichern und eine Verstärkung durch gem. Fig. 10 vorhanden). Es kann jedoch irgend eine Zeitverzö- sog. «Verstärker mit schwimmenden, d. h. mit potentialfreien,

gerung in der einsetzenden Raumdurchschalte-Operation wäh- Gattern» gestattet (englische: «Distributed floating gate ampli-

rend dieser Verzögerung von einer halben Rahmenperiode 25 fiers»),

untergebracht werden. Interne Verbindungen zwischen zwei Ausser der Schieberegisterfunktion, welche eine «natür-

an dieselbe Zeitdurchschalte-Einrichtung angeschlossenen liehe» Funktion der CCD-Technologie darstellt, steht noch eine

Kanälen können über die Raumdurchschalte-Einrichtung erfol- weitere Funktion zur Verfügung, nämlich die Zählerfunktion gen, auch wenn lediglich der Speicher TAM beteiligt ist, was zu bis zu, sagen wir, einem Teilungsverhältnis von 7 oder einem einer möglichen Vereinfachung der Steuerung der gesamten 30 Vielfachen dieser Zahl. UND/ODER-, NAND/NOR-Tore, Ver-

TST-Einheit führen kann. vielfacher usw. sind in dieser Technologie auch herstellbar.

Die Erfindung kann auch in einer Mehrfach-Zeitdurch- Die Grösse einer in CCD-Technologie hergestellten Schieschalte-Einrichtung verwendet werden, welche an eine gemein- beregisterzelle beträgt ungefähr 800-1000 (im2 im Vergleich zu same, eine grössere Kapazität aufweisende Simplex- oder 13 000-19 000 |im2 für ein äquivalentes, n Kanäle aufweisendes Duplex-Vielfachleitung angeschlossen ist. Es kann sich z. B. um 35 Silicium-Tor. Ein Teiler durch 5 ist lediglich 6500-10 000 (im2 einen Fall handeln, bei welchem n 32 Kanäle aufweisende Zeit- gross verglichen mit einem n-Kanal-Silicium-Tor, welches die durchschalte-Einrichtungen an eine Simplex- oder Duplex-Viel- Fläche von ungefähr 40 000-50 000 (im2 aufweist. Die Verlustfachleitung mit 256 Zeitmultiplex-Kanälen angeschlossen sind, leistung kann extrem niedrig sein, wobei es sich lediglich um in welcher Vielfachleitung auch interne Verbindungen j ene des Taktgebers handelt. Ein einfaches Tor z. B. verbraucht gewünscht werden. Die oben beschriebenen Steuerarten füh- 40 nur 1,5 jxW bei 1 MHz. Bisher wurden Betriebsfrequenzen ren zu den einfachsten Lösungen. Fig. 12 zeigt eine derartige von 4 MHz erreicht, es ist jedoch zu erwarten, dass diese Anordnung. Die den ankommenden und abgehenden, 32 Grenze bis auf 10 MHz erhöht wird. N eue Konstruktionen und Kanäle aufweisenden Vielfachleitungen zugeordneten Register Technologien in diesem Bereiche ermöglichten sogar die Erhö-IR und OR der Zeitdurchschalte-Einrichtungen weisen in die- hung der Frequenz auf 100-200 MHz.

sem Falle eine volle Rahmenlänge auf (im Vergleich zu einer 45 Die Vorteile der CCD-Technologie erwiesen sich insbeson-halben Rahmenlänge der Register gem. den Fig. 4 und 5). Für dere bei Schieberegistern und Zählern, wie sie in der bisherigen interne Verbindungen innerhalb der Zeidurchschalte-Einrich- Beschreibung erwähnt wurden. Prinzipiell handelt es sich um tung werden Übertragungstore lediglich zwischen den entspre- die Verwendung von Schieberegistern als Verzögerungsmittel, chenden Hälften von IR und OR benötigt. Für Übertragungen welche die Verlegung eines Zeitschlitzes eines PCM-Rahmens über die Raumdurchschalte-Einrichtung benötigt jedes Regi- 50 in einen andern Zeitschlitz durch eine bestimmte Verzögerung ster volle 32 Übertragungstore. Die Übertragungen zwischen ermöglichen. Wie bereits erwähnt, können CCD-Einrichtungen den Registern und der Raumdurchschalte-Einrichtung erfolgen bis zu einer Frequenz von 4, möglicherweise j edoch bis zu über Pufferspeicher BSI und BSO am Eingang bzw. am Aus- 10 MHz betrieben werden. Wie bei andern hochintegrierten gang der Vielfachleitung. Die Steuerung der Übertragungen Schaltungen von grosser Dichte (LSI) ist die maximale Funkwird durch den 32 Kanäle aufweisenden Speicher TAM durch- 55 tionsdichte durch die Verbindungsdichte definiert, welche geführt, der in Synchronismus mit der 32 Kanäle aufweisenden ihrerseits eine Funktion der Anzahl von Verbindungsebenen Eingangs-Vielfachleitüng umläuft. Die Zeit für die Übertragun- und der minimalen zugelassenen Geometrie für diese Verträgen wird durch den Inhalt der entsprechenden Stelle im Spei- düngen ist. Die heutige Technologie lässt vier Verbindungscher TAM bestimmt. Die Auswahl des Übertragungstyps, d. h. ebenen zu, nämlich eine Diffusion, zwei Polysilicium-Ebenen die interne Verbindung oder die Verbindung zur gemeinsamen eo und eine Metallschicht als vierte Ebene. Die Diffusionsebene ist Vielfachleitung, erfolgt durch ein spezielles, zusätzliches Bit im wegen der Kapazität zum Substrat nicht bevorzugt. Die mini-TAM. Die Register IR und OR verschieben sich mit einer malen Dimensionen des geometrischen Musters betragen 8 Geschwindigkeit, die durch die 32 Kanäle aufweisenden Ein- |_im. Fig. 13 zeigt ein Beispiel eines Aufbaus, wie er für eine Zeit-gangs- und Ausgangs-Vielfachleitungen gesteuert ist, während durchschalte-Einrichtung verwendet werden könnte.

der 256 Kanäle enthaltende Zähler FCC (der bereits erwähnte es Was die Dimensionen im allgemeinen anbelangt, wird vor-

Kanalzähler) mit der Kanalfrequenz der gemeinsamen Viel- ausgesetzt, dass 1000 um2 pro volle Bit-Schiebestufe benötigt fachleitung zählt. werden, d. h. mit der «Verdrahtung» eine Siliciumfläche von

Vorteilhafterweise werden die zur Durchführung der erfin- ungefähr 2000 um2. Diese Angaben stimmen mit der Länge von

25 um der sich über dem Ladungspfad erstreckenden Elektroden überein und auch mit ihrer Breite von 10 (im; wegen der Überlappung wird ein 8 (im breiter Siliciumstreifen verwendet. Die wirkliche Minimalgrösse der erwähnten Zelle ist 800 um2.

Die erwähnte Fig. 13 zeigt ein Schieberegister-Paar, welches sich in entgegengesetzten Richtungen verschiebt. Es wird in Antiphase mit einem eine einzige Elektrode aufweisenden Übertragungstor getaktet. Die Taktimpulse 0 und d) werden über Metall-Leiter an die Polysilicium-Ebenen Poly 1 und Poly 2

5 634189

jedes Schieberegisters angelegt. Die Übertragungselektroden erhalten die getakteten Übertragungssignale von der Vergleichslogik über Metall-Leiter 3 und 4. Die Übertragungselektrode wird, wenn nötig, in Phase (oder leicht verzögert) mit 5 dem ursprünglichen Schieberegistertakt getaktet. Als solche kann die Übertragung entweder von rechts nach links oder von links nach rechts erfolgen in Abhängigkeit vom verwendeten Takt, jedes Übertragungstor kann unabhängig getaktet werden.

6 Blatt Zeichnungen

Claims (6)

634189 PATENTANSPRÜCHE

1. Digitale Zeitdurchschalte-Einrichtung für pulscodemodu-lierte Netzwerke, gekennzeichnet durch mindestens ein Paar jeweils parallelgeschalteter, in bezug aufeinander in entgegengesetzter Richtung schiebender Schieberegister, bestehend aus je einem ankommenden (IR) und einem abgehenden (OR) Register, wobei jedes Register eine Kapazität von mindestens n/2 Bits aufweist, wo n eine gerade, natürliche Zahl ist; durch einen Satz von Übertragungstoren (TG) zur Übertragung des Inhalts der Zellen (1,2,3,... (n/2) - l,n/2) des ankommenden Schieberegisters an die Zellen (n/2, (n/2-1,... 3,2,1) des abgehenden Registers, dessen Zellen durch Steuermittel gesteuert sind; durch Taktmittel zum Takten der Schieberegister mit ein und derselben Frequenz; durch einen in den Steuermitteln enthaltenen Umlaufspeicher (TAM), der in Synchronismus mit dem ankommenden Register (IR) umläuft und für jedes Übertragungstor Informationen, nämlich Toridentifizierung und Übertragungszeitpunkt, speichert; durch eine Quelle (TGAM, FCC) von Informationen zur Identifizierung der Übertragungstore; und schliesslich durch Mittel (CL) zur Erzeugung eines Steuersignals zur Betätigung des betreffenden der Übertragungstore, wenn eine Koinzidenz der Identifizierungsinformation des betreffenden Tores mit der im Umlaufspeicher (TAM) umlaufenden Information auftritt.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Schieberegister (IR, OR) abwechselnd getaktet werden, dass der Umlaufspeicher (TAM) n Speicherstellen aufweist, welche je in zwei Teile aufgeteilt sind, dass in einem Teil jeder Speicherstelle die Identifikation eines Übertragungstores und im anderen Teil eine Information betreffend den Zeitpunkt der vom Tor durchzuführenden Übertragung gespeichert ist (Fig.4), und zwar im Intervall zwischen einem Takt des ankommenden und dem nachfolgenden Takt des abgehenden Registers, und dass die Mittel zur Erzeugung eines Steuersignales eine Vergleichslogik (CL) aufweisen, welche den Inhalt nach-einanderfolgender Stellen im Umlaufspeicher (TAM) mit den in der Quelle (TGAM) enthaltenen Identifikationsinformation der Übertragungstore vergleicht.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Quelle der Übertragungstor-Identifikationen ein statischer Speicher (TGAM) mit n/2 Speicherstellen ist, welche je die Identifikations-Information eines Übertragungstores beinhalten.

4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Quelle der Übertragungstor-Identifikationen ein Zähler (FCC) ist.

5. Einrichtung nach Anspruch 1 mit mindestens zwei Paaren von Schieberegistern (IR1, ORI ; IR2, OR2) mit je einem Satz von Übertragungstoren, dadurch gekennzeichnet, dass der Umlaufspeicher (TAM) und die Quelle (TGAM) von Informationen zur Identifizierung der Übertragungstore in den Steuermitteln zur Steuerung der gleichzeitigen Übertragung der Zelleninhalte beider Registerpaare ausgelegt sind (Fig.10).

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, dass ein zusätzlicher Umlaufspeicher (TAME) mit n/2 Speicherstellen vorgesehen ist und zusätzliche Mittel (CL2) zur Erzeugung von Steuersignalen, wobei der zusätzliche Umlaufspeicher (TAME) die im ersterwähnten Umlaufsspeicher (TAM) umlaufenden Informationen ab einem am ersterwähnten Speicher (TAM) vorhandenen Abgriff bezieht (Fig.10).