DE3221872A1 - Informations-speicheranordnung - Google Patents

Informations-speicheranordnung

Info

Publication number
DE3221872A1
DE3221872A1 DE19823221872 DE3221872A DE3221872A1 DE 3221872 A1 DE3221872 A1 DE 3221872A1 DE 19823221872 DE19823221872 DE 19823221872 DE 3221872 A DE3221872 A DE 3221872A DE 3221872 A1 DE3221872 A1 DE 3221872A1
Authority
DE
Germany
Prior art keywords
address information
information
memory
external
designed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823221872
Other languages
English (en)
Other versions
DE3221872C2 (de
Inventor
Norio Higashiyamato Tokyo Miyahara
Tadanobu Katsushika Tokyo Nikaido
Kanji Nerima Tokyo Tawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph & Telephone Public Corp Tokyo
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph & Telephone Public Corp Tokyo, Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph & Telephone Public Corp Tokyo
Publication of DE3221872A1 publication Critical patent/DE3221872A1/de
Application granted granted Critical
Publication of DE3221872C2 publication Critical patent/DE3221872C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Memory System (AREA)

Description

(W.VI K, HAl,LMAS1K4 Λ. PAR
Kl IHsi MAlIVfS Ι·Λ'Kyi Tl]! f Wk(.U'i AV |·Λ11ΝΊ"(.ι*ςΐ^ I
Kiti,iiiiii|;ci Sii.ilx- KlIi li(tOi) Mum lien W) ■ It In. m O (IK ("lh 07 Jl-34 -ΊοΙί-χ. 5 -2H) TU. twjji· ά -!«-!«•{•i.iiiuri li,)ycy|).ili'nt -It-Ic-kopicitt üH'JSfaO731 Brn'i<iiiM>ini!-r'i>stiatheoü329 · HCK)O Müncht'n 86
u.Z.: Pat 129/10-82E München, den
9. Juni 1982 vS/6/js
NIPPON TELEGRAPH & TELEPHONE PUBLIC CORPORATION
Tokyo/Japan
"Informations-Speicheranordnung"
Beanspruchte Priorität:
Datum: 9. Juni 1981
Land: Japan
Λ/.: 88375/'81
GLYtR, HA
■JEMANN.& PA«T>!€R ."..".
«iNJAiwAÖE. : : ;Γ: · :": ,X 3221872
VLS BUiJR[«>Ht I L'r*r>l*L/;rs PATLr?? OMlCt ■
PROrfSSIONAL RIPRLSENTATIVLS B*EiiJR[.>Ht 1 iWji'LAri'pATLfl? (StVCl
lsmaninger Straße-108 · 8000 München 80 ·Telefon D 089·'980731-34 -Telex 5-216136 hag«· d -Telegramm rwgiypau-nt -Tvlekopierei Ο8')'!)ΗΟ731
Briefanschrift:Postfach 860 329 · 8000 München 86
Nippon Telegraph & Telephone München, den
Public Corporation, Tokyo 9. Juni 1982
u.Z.: Pat 129/10-82E vS/6/js
Informations-Speicheranordnung
Die Erfindung bezieht sich auf eine Informations-Speicheranordnung der im Oberbegriff des Anspruchs 1 angegebenen Gattung. Insbesondere bezieht sich die Erfindung auf eine Informations-Speicheranordnung, bei welcher externe Speicherinformationen sequentiell und wahlfrei in Speicheradressen gespeichert und die gespeicherten Informationen wahlfrei und sequentiell aus diesen Adressen ausgelesen werden, wobei die Adressen jeweils über Adresseninformationen festgelegt werden.
Bei einer bekannten gattungsgemäßen Informations-Speicheranordnung werden von außen zugeführte Informationen sequentiell in den Speicheradressen einer Speicherzellenanordnung gespeichert und hierbei die Speicheradressen aufgrund externer Adresseninformationen festgelegt. Alternativ können auch die mittels der Adresseninformationen in den genannten Speicherzellen gespeicherten Informationen aufgrund externer Adresseninformationen wieder ausgelesen werden. Als Beispiel einer solchen Informations-Speicheranordnung sei ein Sprechkanalschalter einer digitalen Telefonvermittlung genannt, beispielsweise ein Zeitschalter
-6-
in welchem ein Sprechkanalspeicher mit mehreren Speicherzellen dazu verwendet wird, die im Zeitteilungsbetrieb eingehenden Daten einer eingehenden Vielfachleitung in vorgegebener Reihenfolge den Zeitschlitzen bzw. Arbeitstakten einer ausgehenden Vielfachleitung zuzuordnen.
Gewöhnlich werden einer derartigen Informations-Speicheranordnung von einer externen Adresseninformationsquelle unabhängig voneinander Adresseninformationen zum Einlesen von Informationen in den Speicher und Adresseninformationen zum Auslesen der gespeicherten Informationen zugeführt. Beispielsweise werden bei dem vorgenannten Zeitschalter die während der Arbeitstakte zugeführten Daten einer eingehenden Vielfachleitung wahlfrei an vorgegebenen Positionen eines Sprechkanalspeichers abgelegt und zwar entsprechend den Adresseninformationen eines extern angeordneten Schaltersteuerspeichers. Beim Auslesen der gespeicherten Informationen zum Zwecke der Zuordnung zu den Arbeitstakten einer vom Sprechkanalspeicher ausgehenden Vielfachleitung werden die gespeicherten Informationen sequentiell aus den vorgegebenen Speicherpositionen des Sprechkanalspeichers ausgelesen, wobei als Adresseninformationen die Zählausgangssignale eines externen Zählers verwendet werden. Gewöhnlich werden hierbei die Ausgangssignale des Schaltersteuerspeichers und des Zählers wahlweise durch Verwendung zweier Schalter übertragen, so daß abwechselnd im Schreib- und im Lesebetrieb gearbeitet werden kann. Ein Beispiel für eine derartige Speicherkonstruktion ist in "Review of the Electrical Communication Laboratories, Bd. 27, Nr. 9 - 10, September - Oktober 1979, S. 758-772, "A time division switching network based on time switches", K. Tawara et al , beschrieben worden. Daraus ergibt
NTT -7-
Pat 129/10-82E
sich, daß üblicherweise die externen Adresseninformationen der Speicheranordnung während einer Arbeitsperiode mit vorgegebener konstanter Zsittoleranz (time margin) bzw. Zeitrandbereich zugeführt werden.
Will man jedoch den Arbeitszyklus bzw. die Betriebsgeschwindigkeit der Speicheranordnung, d.h. die Speicherzugriffszeit verkürzen, darf die genannte Zeittoleranz nicht vernachlässigt werden. Vielmehr muß zur Erzielung einer hohen Arbeitsgeschwindigkeit die infolge der Zeittoleranzen bedingte Speicherzugriffszeit verkürzt werden.
Zur Fernsprechvermittlung zwischen Vielfachleitungen mit jeweils 1024 Sprechkanälen mit einer Geschwindigkeit von 8M Bits/sec mittels eines Zeitschalters benötigt der vorbeschriebene Zeitschalter eine Zugriffszeit von 30 Nanosekunden. Arbeitet man jedoch mit derartig kurzen Zugriffszeiten, dann ist es unmöglich, die Dichte der integrierten Schaltkreise zu erhöhen, mit der Folge, daß derartige Zeitschalter nur unter großen Schwierigkeiten als LSI-Chips hergestellt werden können.
Ausgehend von vorstehend geschilderter Problematik liegt der Erfindung die Aufgabe zugrunde, die gattungsgemäße Informations-Spedc her anordnung unter weitestgehender Beibehaltung ihrer bisherigen Vorteile zu verbessern, insbesondere deren Arbeitsgeschwindigkeit zu erhöhen, ohne daß hierbei eine Toleranz (margin) für die Zykluszeit der Speicheranordnung vorgesehen werden müsste.
Diese Aufgabe wird durch eine gattungsgemäße Informationsspeicheranordnung, d.h. Speicheranordnung zum
NTT -8-
Pat 129/10-82E
-δ-sequentiellen Einspeichern und Auslesen von Informationen in bzw. aus den mittels Adresseninformationen adressierten Speicherzellen einer Speicherzellenanordnung gelöst, die zusätzlich einen internen Adresseninforma- · tionsgenerator zur Erzeugung interner Adressen informationen, einen Adresseninformations-Wähler zur Auswahl entweder der internen Adresseninformation oder einer von außen zugeführten externen Adresseninformation als - einer Speichereinheit zugeführte - Adresseninformation . aufweist, wobei die Speichereinheit zur Einspeicherung einer Speicherinformation an einer mittels der Adresseninformation vorgegebenen Position und zum Auslesen der an der vorgegebenen Position gespeicherten Information ausgelegt ist, aufweist.
Die erfindungsgemäße Speicheranordnung hat den Vorteil, daß sie bequem in einem LSI-Chip eingebaut werden kann.
Mit der Infonrations-Speicheranordnuhg gemäß Anspruch 2 · können in einfacher Weise dem internen
Adresseninformationsgenerator Taktimpulse, dem Adresseninformations-Wähler Steuerimpulse zur Auswahl einer geeigneten Adresseninformation und einem Schalter Schreib-/Lese-Signale zugeführt und damit die
Arbeitsmoden der Speicheranordnung gesteuert werden. 25
In Weiterbildung des Gegenstandes gemäß Anspruch 2 ist nach Anspruch 3 eine externe Steuersignal-Eingabeeinrichtung vorgesehen und mit steuerbaren Schaltungs-,,„ oinlio.it on des Steuersignal generators verbunden, derart, daß zwischen unterschiedlichen Betriebsarten der Informationsspeicheranordnung bequem hin- und hergeschaltet werden kann.
NTT -9-
Pat 129/10-82E
Die Informationsspeicheranordnung gemäß Anspruch 4 hat den Vorteil einer besonders einfachen und gut steuerbaren Ausbildung des internen Adresseninformationsgenerators.
Der in Anspruch 5 bezeichnete Gegenstand der Erfindung erlaubt den Einsatz des Speichers als Adressseninformationsspeicher.
Nachstehend wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten schematischen Zeichnungen noch näher erläutert.
In den" Zeichnungen zeigen:
Fig* 1 ein Blockschaltbild einer Grundkonstruktion eines ersten Ausführungsbeispiels der Erfindung;
Fig. 2A - 2F Wellenformen zur Erläuterung der Betriebsweise des in Fig. 1 dargestellten_Steuersignalgenerators ;
Fig. 3A - 3J Wellenformen zur Erläuterung der Arbeitsweise des in Fig. 1 dargestellten Ausführungs-. beispiels;
Fig. 4 ein Ausführungsbeispiel der äußeren Erscheinungsform eines als LSI-Chip aufgebauten Zeitschalters;
Fig. 5 ein Blockdiagramm eines weiteren Ausführungsbeispiels der Erfindung und
NTT -10-
Pat 129/10-82E
Fig. 6A - 6C Wellenformen zur Erläuterung der Arbeitsweise des in Fig. 4 gezeigten LSI-Chips im Vergleich zu den in den Fig. 3A - 3J gezeig
ten Wellenformen.
Fig. 1 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Informations-Speicheranordnung. Das gezeigte jQ Ausführungsbeispiel dient zur Verwendung als Zeitschalter einer im Zeitteilungsbetrieb .. arbeitenden Fernsprechvermittlung. Die Informations-Speicheranordnung 10 weist eine Informations-Eingabeeinrichtung 11 zur externen Eingabe von zu speichernden Informationen D j5 auf. Die Informationen D sind Arbeitstakten zugeordnet, die gemeinsam einen Aussch.nitt von beispielsweise 125 Mikrosekunden bilden und mehreren Teilnehmerleitungen zugeordnet sind. Die Informations-Eingabeeinrichtung kann eine Dateneingabestation oder eine eingehende Vielfachleitung eines Zeitschalters selbst sein. Die Informations-Speicheranordnung 10 weist ferner eine externe Adresseninformations-Eingabeeinrichtung 12 auf, die mit externen Adresseninformationen.AO beschickt wird. Diese legen fest, ob die externe Speicherinformation in den Zellen einer (noch zu beschreibenden) Speicherzellenanordnung 15A gespeichert werden soll, beispielsweise in den Zellen jeder Wortleitung, mittels welcher die Speicherzellenanordnung 15A aufgebaut ist. Die Adresseninformations-Eingabeeinrichtung 12 entspricht einem Schaltersteuerspeicher, der von einer (nicht gezeigten) zentralen Verarbeitungseinheit (CPÜ) gesteuert wird und dazu dient, die Informationen (in noch zu beschreibender Weise) aus der Speicherzellen-, anordnung 15A auszulesen; ferner dazu, die ausgelesenen Informationen einer ausgehenden Vielfachleitung zuzuordnen, beispielsweise mehreren Arbeitstakten eines
NTT -1T-
Pat 129/10-82E
Ausschnittes mit einer Dauer, von 125 Mikrosekunden. Ein derartiger Schaltersteuerspeicher ist an sich ausreichend bekannt, so daß es dessen Beschreibung hier nicht bedarf. Die Adresseninformations-Eingabeeinrichtung 12 kann eine Adresseneingabestation sein. Die Informations-Speicheranordnung 10 weist auch einen internen Adressengenerator 13 auf, der interne Adresseninformationen AI erzeugt und im wesentlichen aus einem Universalzähler aufgebaut ist. Dieser zählt sequentiell ihm zugeführte Taktimpulse CP1 und gibt sein Ausgangssignal parallel als interne Adresseninformation AI ab.
Die Informations-Speicheranordnung 10 weist auch einen Adresseninformations-Wähler 14 auf, dem die Ausgangssignale der externen Adresseninformations-Eingabeeinrichtung 12 und des internen Adressengenerators 13 zugeführt werden, also die externe Adresseninformation AO und die interne Adresseninformation AI. Der Adresseninformations-Wähler 14 wird mittels eines Adresseninformations-Wählimpulses SE von einem (noch zu beschreibenden) Steuersignalgenerator 17-gesteuert. Entsprechend dem Adresseninformations-Wählimpuls SE gibt der Adresseninformations-Wähler 14 eine der beiden ihm zugeführten externen oder internen Adresseninformationen AO oder AI als Adresseninformation G in Datenflußrichtung weiter. Beim dargestellten Ausführungsbeispiel wird die interne Adresseninformation AI als Adresseninformation im Schreib-Modus verwendet - als Schreib-Modus wird die Betriebsart der Informations-Speicheranordnung bezeichnet, in welcher Informationen in den Datenspeicher eingespeichert werden -,* während die externe Adresseninformation AO als Adresseninformation im Lese-Modus dient.
-12-Pat 129/10-82E
Die Informations-Speicheranordnung 10 weist auch eine Speichereinheit 15 auf, die als Sprechkanalspeicher eines Zeitschalters eines im Zeitteilungsbetrieb arbeitenden Sprechkanals dient. Bekanntlich weist eine derartige Speichereinheit 15 folgende Untereinheiten auf: die bereits genannte Speicherzellenanordnung 15A mit mehreren matrixartig angeordneten Speicherzellen,
jQ einen Adressendecoder 15B, welcher entsprechend der Adresseninformation G Adressen der Speicherzellenanordnung 15A ansteuert, einen Schalter 15C, welcher die von der Informations-Eingabeeinrichtung 11 abgegebene Speicherinformation D in den durch das Ausgangssignal des Adressendecoders 15B vorgegebenen Speicherzellen der Speicherzellenanordnung 15A ablegt, falls ein ihm zugeführter Schreib-/Lese-Impuls WE den Schreib-Modus angibt, und schließlich einen Leseverstärker 15D, der im Lese-Modus, also wenn der Schreib-/ Lese-Impuls WE den Lese-Modus angibt, die gespeicherte Information als Ausgangsinformation D1 entsprechend dem Ausgangssignal des Adressendecoders 15B ausliest. Die am Ausgang des Leseverstärkers 15D anstehende Information wird einem von mehreren Arbeitstakten, die einen Ausschnitt von 125 Mikrosekunden bilden, zugeordnet und dann einer Informations-Ausgabeeinrichtung 16 zugeführt. Die Informations-Ausgabeeinrichtung 16 kann eine Datenausgangsstation oder die ausgehende Vielfachleitung eines Zeitschalters selbst sein.
Die Informations-Speicheranordnung 10 weist ferner den Steuersignalgenerator 17 auf. Dieser erzeugt die Taktimpulse CP1, den Adresseninformations-Wählimpuls SE und den Schreib-/Lese-Impuls WE. Der Steuersignalgenerator 17 ist aus zwei JK-Flip-Flops 17A und 17B, einem ODER-Glied 17C und einem Inverter 17D aufgebaut.
NTT -13-
Pat 129/10-82E
-13-
Dem Steuersignalgenerator 17 wird von einer Taktimpuls-Eingabeeinrichtung 18 der in Fig. 2A gezeigte Taktimpuls CPO zugeführt. Der Taktimpuls CPO hat eine Periode von 60 Nanosekunden. Nachstehend wird die Arbeitsweise des Steuersignalgenerators 17 bei Beaufschlagung mit dem Taktimpuls CPO zur Erzeugung der bereits genannten Impulse CP1, SE und WE beschrieben.
Der Taktimpuls CPO wird einer Klemme C des JK-Flip-Flop 17A," auch JK FF 1 genannt, zugeführt. Im Zeitpunkt ti ändern sich die Zustände an dessen Ausgängen gemäß den Darstellungen in den Fig. 2B und 2C, d.h. der Q1-Ausgang gelangt in den "1"-Zustand und der Q1 -Ausgang in den "0"-Zustand. Die an denQ1- und Q1 -Ausgängen anstehenden Signale werden den J- bzw. K-Klemmen des JK-Flip-Flops 17B, auch JK FF 2 genannt, zugeführt. Eine Halbperiode des Taktimpulses CPO später, d.h. zum Zeitpunkt t2 ändert sich der Pegel des Taktimpulses CPO (er fällt ab). Das den Pegelwechsel repräsentierende Signal wird über den Inverter 17D der C-Klemme des JK-Flip-Flops 17B zugeführt. Demgemäß ändert das JK-Flip-Flop 17B seinen Zustand entsprechend den Darstellungen in den Fig. 2D und 2E. Da die Q1- und Q1-Ausgänge des JK-Flip-Flops 17A mit den J- und K-Eingängen des JK-Flip-Flops 17B verbunden sind, gelangt dessen Q2-Ausgang in den "1 "-Zustand und dessen Q2-Ausgang in den 11O"-Zustand. Die an den Q2- und Q2-Ausgängen anstehenden Signale werden wieder zu der K- bzw. J-Klemme des JK-Flip-Flops 17A zurückgeführt. Zum Zeitpunkt t3 steigt der Pegel des Taktimpulses CPO wieder an. Demgemäß ändert das JK-Flip-Flop 17A wieder seinen Zustand, so daß nunmehr an dessen Q1-Ausgang die "0" und an dessen Q1-Ausgang die "1" ansteht.
NTT -14-
Pat 129/10-82E
Da zum Zeitpunkt t3 der Klemme C des JK-Flip-Flops 17B ein positiver Impuls zugeführt wird, ändert dieser seinen Zustand nicht. Erst wenn der Taktimpuls CPO bei t 4 wieder abfällt, wird der Klemme C des JK-Flip-Flops 17B wieder eine "1" zugeführt, so daß das JK-Flip-Flop 17B erst dann wieder seinen Zustand ändert und an seinem Q2-Ausgang die "0" und an seinem Q2-Ausgang die "1" ansteht. Das JK-Flip-Flop 17A ändert seinen Zustand zu diesem Zeitpunkt jedoch nicht. Vorstehend beschriebene Arbeitsweise des Steuersignalgenerators 17 wiederholt sich dauernd bei jedem Pegelwechsel des Taktimpulses CPO. Aus vorstehender Beschreibung ergibt sich, daß das ODER-Glied 17C seinen Zustand zwischen den Zeitpunkten ti und t2 ändert und demgemäß das in Fig. 2F dargestellte Signal als Taktimpuls CP1 dem internen Adressengenerator 13 zuführt. Das am Q1-Ausgang des JK-Flip-Flops 17A anstehende Signal wird dem Adresseninformations-Wähler 14 als Adresseninformations-Wählimpuls SE und dem Schalter 15C der Speichereinheit 15 als Schreib-/Lese-Impuls WE zugeführt.
Die Arbeitsweise des in Fig. 1 dargestellten Ausführungsbeispiels wird anhand der Fig. 3A bis 3J erläutert Hierbei entsprechen die Fig. 3A der Fig. 2A, die Fig. 3B der Fig. 2F und die Fig. 3D und 3E der Fig. 2C.
Wenn der Steuersignalgenerator 17 mit dem in Fig. 3A gezeigten Taktimpuls CPO durch die Taktimpuls-Eingabeeinrichtung 18 angesteuert wird, gibt er die in den Fig. 3B, 3D und 3E dargestellten Impulse CP1, SE bzw. WE an den internen Adressengenerator 13, den Adresseninformations-Wähler 14 bzw. den Schalter 15C der Speichereinheit 15 ab. Im dargestellten Ausführungsbeispiel hat der Impuls CPO ein Arbeits- bzw.
NTT -15-
Pat 129/10-82E
Tastverhältnis von 50% und eine Periode von T Sekunden, Der Taktimpuls CP1 ist zum Taktimpuls CPO synchronisiert, hat eine Periode von2TSekunden und ein Tastverhältnis von 75%. Der Taktimpuls CP1 hat lediglich während jeder zweiten positiven Halbwelle des Taktimpulses CPO einen "0"-Pegel.
iQ Der interne Adressengenerator 13 weist einen Zähler auf, der die ihm zugeführten Taktimpulse CP1 sequentiell zählt und das Zählergebnis als interne Adresseninformation AI in Form binär kodierter Signale AU , AI2, AI3 ...-entsprechend den Dezimalzahlen 1, 2, 3 pro Periode 2T abgibt.
Wird der Adresseninformations-Wähler 14 vom Steuersignalgenerator 17 mit dem Adresseninformations-Wählimpuls SE beaufschlagt - letzterer ist in Fig. 3D gezeigt und hat eine Periode von 2T Sekunden und ein Tastverhältnis von 50% -, dann wählt er die externe Adresseninformation AO als Adresseninformation G während desjenigen Zeitintervalles T (t10 -_t12) aus, in welchem der Impuls SE einen "0"-Pegel hat. Im darauf folgenden Zeitintervall T (t12 - t14) hingegen wählt der Adresseninformations-Wähler 14 die interne Adresseninformation AI als weiterzugebende Adresseninformation G aus. Insgesamt besteht die an die Speichereinheit 15 weitergegebene Adresseninformation G aus einer alternierenden Kombination der externen Adresseninformationen AO1, AO2 ... und der internen Adresseninformationen AU, AI2 ... pro Periode T. Die Adresseninformation G wird dem Adressendecoder 15B zugeführt, dort decodiert und in ein Wortbestimmungssignal für die Speicherzellenanordnung 15A überführt.
NTT -16-
129/10-82E
Der Schalter 15C der Speichereinheit 15 wird mit dem in Fig. 3E gezeigten und vom Steuersignalgenerator 17 g abgegebenen Schreib-/Leseimpuls WE beaufschlagt. Die Schreib-/Lese-Impulse WE und Adresseninformations-Wählimpulse SE sind identisch und bringen die Speichereinheit 15 während eines Zeitintervalls t10 - t12, in welchem der Schreib-/Lese-Impuls WE den "0"-Pegel
,Q hat/ in den Lese-Modus, und während eines Zeitintervalls t12 - t14, in welchem der Impulspegel = "1" ist, in den Schreib-Modus. Demgemäß führt der Schalter 15C sequentiell die Informationen D1, D2, D3 ... entsprechend dem in Fig. 31 gezeigten Zeitmuster in die
,,- Speicherzellenanordnung 15A ein bzw. speichert sie dort. Die genannten Informationen stellen die in Fig. 3H gezeigte und von der Informations-Eingabeeinrichtung 11 gelieferte Speicherinformation während eines Zeitintervalls T von t12 - t14 dar. Die so in den Schalter 15C eingegebenen Speicherinformationen werden sequentiell in denjenigen Speicherzellen der Speicherzellenanordnung 15A abgelegt, die mittels der internen Adresseninformationen AU, AI2, AI3 ... desAdressendecoders 15B hierfür bestimmt sind.
Während desjenigen Zeitintervalls, in welchem der Schreib-/Lese-Impuls WE den "O"-Pegel hat, beispielsweise während des in Fig. 3E gezeigten Zeitintervalls t10 - t12, nimmt der Schalter 15C keine Informationen von der Informations-Eingabeeinrichtung 11 an. Während dieses Intervalls werden die externen Adresseninformationen AO1 , A02 ..., also die Wortbestimmungssignale des Adressendecoders 15B sequentiell der Speicherzellenanordnung 15A zugeführt. Während dieses Intervalles werden die gespeicherten Informationen D1', D21, D31, d.h. die Inhalte der adressierten Speicherzellen
NTT ' -17-
Pat 129/10-82E
sequentiell an die Informations-Ausgabeeinrichtung 16 über den Leseverstärker 15D ausgegeben, und zwar entsprechend dem in Fig. 3J gezeigten Zeitmuster.
Gemäß dem vorstehend beschriebenen Ausführungsbeispiel der Erfindung werden die Speicheradressen nicht nur mittels einer von außen zugeführten externen Adresseninformation festgelegt, sondern auch mittels interner Adresseninformationen, die von einem internen, d.h. innerhalb der Speicheranordnung vorgesehenen internen Adressengenerator erzeugt werden. Die Periode, in welcher die externen Adresseninformationen eingegeben werden, wird doppelt so groß wie die Arbeitsperiode des Speichers. Hierdurch werden die Zeittoleranzen aufgefangen. Demgemäß kann die erfindungsgemäße Speicheranordnung mit einer Betriebszeit arbeiten, die durch die jeweilige Arbeit des Speichers selbst bestimmt wird, ohne daß die mit der Speicheranordnung zusammenhängenden Zeittoleranzen deren Arbeitsweise beeinträchtigen..
Anstelle einer alternierenden Erzeugung einer externen Adresseninformation für ein Lesen und einer internen Adresseninformation für ein Schreiben mittels eines Übertragungsschalters kann nach der Erfindung auch die Arbeitsgeschwindigkeit bei einem üblichen Speicheraufbau verdoppelt werden. Denn ein Ausschnitt eines Intervalles, das keine Abweichung von der externen Adresseninformation enthält und ein den erstgenannten Ausschnitt nicht überlappender Ausschnitt der internen Adresseninformation werden von einem Wähler ausgewählt. Dies stellt ein wesentliches Merkmal der Erfindung dar. Wird nun die erfindungsgemäße Speicheranordnung in Form eines LSI-Chips hergestellt, dann kann
NTT -18-
Pat 129/10-82E
322Ί872
die Arbeitsgeschwindigkeit bei gleicher Speicherabmessung gegenüber bekannten Speichern verdoppelt werden. Darüber hinaus ist zur Erhöhung der Arbeitsgeschwindigkeit die Vorwendung eines speziellen Hochgeschwjndigkeits-Schaltelementes nicht erforderlich. Dies hat zur Folge, daß ein Element mit geringem Leistungsverbrauch verwendet und außerdem die . . jQ Packungsdichte des integrierten Schaltkreises erhöht werden kann. Wird die erfindungsgemäße Lehre auf einen Zeitschalter für eine im Zeitteilungsbetrieb arbeitende Fernsprechvermittlung angewendet, dann kann bei Verwendung von n-MOS'en der Integrationsgrad JP5 auf 16 k Bit gesteigert werden. Mit anderen Worten können eine Speichereinheit und ein Zähler entsprechend 1024 Kanälen auf einem LSI-Chip installiert werden. Gegenüber einem bekannten Zeitschalter mit 1024 gemultip.loxten Sprechkanälen ist es mittels eines erfindungsgemäßen Zeitschalters möglich, die Zahl der integrierten Schaltungen auf 1/40 und den Leistungsverbrauch auf 1/9 zu reduzieren. Bei der erfindungsgemäßen Informa.tions-Speicheranordnung verhält sich die von der Speicherzellenanordnung eingenommene Fläche zu der von ^em peripheren Anpassglied und der Adressensteuerschaltung, die als Schnittstelle zwischen der Speichereinheit und den logischen Schaltelementen dienen, eingenommene Fläche bzw. zu der von den logischen Schaltelementen in Form des der Speicherzellenanordnung zugeordneten Schalters und Leseverstärkers eingenommenen Fläche wie 6:3:1. Die vom Steuersignalgenerator eingenommene Fläche beträgt lediglich 2% der Gesamtfläche. Dies entspricht der Fläche üblicher Speicher LSI's, so daß es nicht immer notwendig ist, die Fläche der Speicherzellenanordnung wesentlich zu vergrößern.
NTT -19-
129/10-82E
Fig. 4 ; schematisch das äußere Erscheinungsbild eines LSI-Chips 100 sowie den von einem erfindungsgemäßen Zeitschalter eingenommenen Flächenbereich.
Jedes Chip hat eine Größe von 3,9 mm χ 6,35 mm. Das in Fig. 4 dargestellte LSI-Chip 100 weist Verbindungselektroden 102, Adressensteuerschaltungen 104, von denen jede dem Adressengenerator 13 und dem Adresseninforma-
2Q tions-Wähler 14 entspricht, eine Speicherzellenanordnung 106 mit einer Kapazität von 11 k Bits (128 χ 4 8 + 128 χ 40), einen Zeilendecoder 107 sowie Spaltendecoder 108, die dem in Fig. 1 gezeigten Adressendecoder 15B entsprechen, auf. Ferner sind vorgesehen eine Datenein-
^p- gangs-/Ausgangsschaltung mit dem Schalter 1 5C, dem Leseverstärker 15D (vgl. Fig. 1) und einem Schnittstellenpuffer zwischen dem LSI-Chip und den externen Schaltkreisen sowie eine Schaltungseinheit mit einem Schaltkreis zur Erzeugung der Taktimpulse CPO bei Ansteuerung durch die externen Taktimpulse und dem Steuersignalgenerator 17, der die Impulse CP1, SE und WE bei Ansteuerung durch die Taktimpulse CPO erzeugt.
In Fig. 5 ist ein weiteres Ausführungsbeispiel der erfindungsgemäßen Informations-Speicheranordnung veranschaulicht. In den Fig. 1 und 5 sind jeweils (funktionell) gleiche Elemente bzw. Teile mit den gleichen Bezugszeichen versehen. Dem in Fig. 5 gezeigten Steuersignalgenerator 17 werden die Signale M1 und M2 von einer ersten Steuersignal-Eingabeeinrichtung 21 und einer zweiten Steuersignal-Eingabeeinrichtung 22 zugeführt; zusätzlich noch die Taktimpulse CPO der Taktimpuls-Eingabeeinrichtung 18. Der Steuersignalgenerator 17 überträgt die gewünschten Betriebsmoden der Speichereinheit 15 entsprechend einer Wertekomblnation der ersten und zweiten Steuersignale M1 und M2.
NTT ' ~20~
Pat 129/10-82E
Sind beispielsweise beide Steuersignale M1 und M2 auf "O"-Pegel, d.h. in einem zweiten Schaltmodus, dann steht am Ausgang eines Verknüpfungsglieds 24A eines Decoders 24 eine "1" an, während an den Ausgängen der beiden übrigen Verknüpfungsglieder 24B und 24C jeweils eine "0" steht. Als Folge hiervon werden in dem Decoder 24 nachgeschalteten Wählern 26 und 27 vorgesehene UND-Glieder 26A und 27A freigeschaltet derart,daß das am Q1-Ausgang des JK-Flip-Flops 17A anstehende Signal über - ebenfalls in den Wählern 26 bzw. 27 - vorgesehene ODER-Glieder 26D bzw. 27D als Adresseninformations-Wählimpuls SE bzw. Schreib-/Lese-Impuls WE vom
,p- Steuersignalgenerator 17 abgegeben wird. Diese Betriebsart stimmt mit der Betriebsart des in Fig. 1 dargestellten Ausführungsbeispiels überein.
Als erster Schaltmodus wird derjenige Schaltmodus bezeichnet, bei welchem das erste Steuersignal M1 = "1" und das zweite Steuersignal M2 = "0" ist. In diesem Fall gibt Verknüpfungsglied 24B des Decoders 24 eine "1" ab, während die Ausgänge der Verknüpfungsglieder 24A und 24C auf "0" stehen. Demgemäß gehen in den Wählern 26 und 27 vorgesehene UND-Glieder 26B und 27B in den leitenden Zustand, so daß an deren Ausgängen das Ausgangssignal des Ausgangs Q1 als Adresseninformations-Wählimpuls SE bzw. das Ausgangssignal des Ausgangs Q1 als Schreib-ZLese-Impuls WE ansteht und über das ODER-Glied 26D bzw. 27D vom Steuersignalgenerator 17 abgegeben wird. Diese Betriebsart entspricht einer um 180° gegenüber dem zweiten Schaltungsmodus, in welchem das erste und das zweite Steuersignal ._ M1 und M2 gleich 11O" sind, verschobenen Betriebsart. Der hierbei vom Steuersignalgenerator 17 abgegebene Schreib-/Lese-Impuls
NTT -21-
Pat 129/10-82E
WE wechselt gemäß dem in Fig. 6A dargestellten Zeitverlauf zwischen den Zuständen "1" und "0". Der Adresseninformations-Wählimpuls SE stimmt in diesem Fall mit dem in Fig. 3D gezeigten Adresseninformations-Wählimpuls SE überein.
Aufgrund dieser Phasenverschiebung der Adressenfestlegung kann mit der externen Adresseninformation AO ■ geschrieben und mit der internen Adresseninformation AI gelesen werden. Ein Primärschalter mit T-S-T-Aufbau kann für den Fall verwendet werden, daß sowohl das erste als auch das zweite Steuersignal M1 und M2 = 1 ist (ein Modus in welchem der Schaltersteuerspeicher arbeitet). In diesem Fall werden das Ausgangssignal des Verknüpfungsgliedes 24C des Decoders 24 gleich"1" und die Ausgangssignale der Verknüfungsglieder 24A und 24B gleich "0". Dies hat zur Folge, daß die UND-Glieder 26C und 27C der Wähler 26 und 27 freigegeben werden und das UND-Glied 26C eine "1" (s. Fig. 6B) als Adresseninformations-Wählimpuls SE über das ODER-Glied 26D zum Adresseninformations-Wähler 14 sendet. In diesem Fall wählt der Adresseninformations-Wähler lediglich die interne Adresseninformation AI aus und gibt diese Information kontinuierlich als Adressenin-
2^ formation G an die Speichereinheit 15 ab.
•Gleichzeitig (s. Fig. 6C) gibt das UND-Glied 27C eine "0" als Schreib-/Lese-Impuls WE über das ODER-Glied 27D auf den Schalter 15C und schließt diesen hierdurch.
Folglich wird die Speichereinheit 15 in den Lese-Modus geschaltet, wenn sowohl das erste als auch das zweite ' Steuersignal M1 und M2 = "1" ist. In diesem Modus wird der Inhalt der Speicherzellenanordnung 15A entsprechend (Jen internen Adresseninformationen AI sequentiell ausgelesen und über den Leseverstärker 15D als Ausgangsinformation D der Informations-Ausgabeeinrichtung 16 zugeführt.
NTT
Pat 129/10-82E
Aus der vorstehenden Beschreibung folgt, daß mit dem in Fig. 4 gezeigten Schaltungsaufbau Informationen mit c hoher Geschwindigkeit eingelesen und ausgelesen werden können, und zwar in unterschiedlichen Arbeitsmoden, die ihrerseits von der Wertekombination des ersten und des zweiten Steuersignals M1 und M2 abhängen.
,Q Selbstverständlich ist die erfindungsgemäße Lehre nicht nur auf die vorstehend speziell beschriebenen Ausführungsbeispiele beschränkt. Vielmehr umfaßt sie auch weitere in den Schutzbereich der erfindungsgemäßen Lehre fallende Modifikationen vorgenannter Aus-
•jK führungsbeispiele.
Beispielsweise kann der vorstehend beschriebene Speicher so geändert werden, daß Speicherinformationen mit mehr Bits als die Adressenirformätionen . AO und AI eingelesen und/oder ausgelesen werden können. In diesem Fall ist es möglich, die Speicherzellenanordnung als Speicherschaltung für Adresseninformationen zu verwenden. Soll der Speicher auch als Schaltersteuerspeicher verwendet werden, muß der Bitzahl der Speicherinformation wesentliche Beachtung geschenkt werden. Bei einem gewöhnlichen Schaltersteuerspeicher wird mit sequentiellen Adressen gelesen und mit wahlfreien. Adressen geschrieben, jedoch nur, wenn diese entsprechend bezeichnet sind. Demgemäß wird mit den Steuer-Signalen M1 = "1" und M2 = "0" gelesen und wenn die Bezeichnung M1 = "1" und M2 = "0" durchgeführt ist, wird mit wahlfreien Adressen (externen Adressen) zu dieser Zeit geschrieben.und das Lesen mit sequentiellen Adressen fortgesetzt. Demgemäß wird ein Schreiben in den Schaltsteuerspeicher selbst nur dann durchgeführt, wenn das Schaltsteuersignal M2 markiert bzw. designiert ist.
NTT ' -23-
Pat 129/10-82E
In den vorangehenden Ausführungsbeispielen können auch der Steuersignalgenerator 17 fortgelassen und die Taktimpulse CPO sowie die Adresseninformations-Wählimpulse SE und die Schreib-ZLese-Impulse WE von externen Quellen der Informations-Speicheranordnung 10 zugeführt werden.
NTT
Pat 129/10-82E
Leer sei te

Claims (5)

  1. CiLYl R, MACtMAN^. & PARTbALR .-·,.*-. - --
    ΡΛΠΝϊΛί\νΛ,Kr. ■ : ;**. . .**- -* T ? ? 1 Q 7
    PKOHSSIONAL RFt'Kt.SlNlAllVlS lrt.F.CTKl.ini f 0KtH'CÄN*l'AHN1 OTHCI 3 L L IO / Z
    lsmaninger Straße 108 · 8000 München 80 -Telefon O 089/980731-34 -Tolcx 5-210136 hage d -Ti-lfgwrnm hageypatenl · Telpkopierw 0H9'9»0731
    Bripfanschrift:Postfdch 860 329 ■ 8000 München 86
    Nippon Telegraph & Telephone München, den
    Public Corporation, Tokyo 9. Juni 1982
    u.Z. Pat 129/10-82E vS/6/js
    PATENTAN SPRÜCHE
    , 1. Informations-Speicheranordnung (10; 100) zum sequentiellen Einspeichern und Auslesen von Informationen in bzw. aus den mittels Adresseninformationen (G) adressierten Speicherzellen einer Speicherzellenanordnung (15A; 106) ,
    gekennzeichnet durch
    a) einen zur Erzeugung interner Adresseninformationen (AI) ausgelegten internen Adressengenerator (13; 104),
    b) einen zur Auswahl entweder der internen Ädresseninformation (AI) oder einer von außen zugeführten externen Adresseninformation (AO) als Adresseninformation (G) ausgelegten Adresseninformations-Wähler (14; 104) und
    c) eine zur Einspeicherung einer Speicherinformation (D) an einer mittels der Adresseninformation (G) vorgegebenen Position sowie zum Auslesen der an der vorgegebenen Position gespeicherten Information (D1) ausgelegte Informations-Speichereinheit (15).
    -2-
  2. 2. Speicheranordnung (10; 100) nach Anspruch 1
    gekennzeichnet durch einen Steuersignalgenerator (17), der ausgelegt ist zur Abgabe
    - ontwoder eines Schreib-/Ijese-Signals (WE) zur Steuerung des Einspeicherns oder Auslesens der Speicherinformationen (D, D')
    - oder eines Adresseninformations-Wählsignals (SE) zur
    Steuerung des Adresseninformations-Wählers (14; 104) hinsichtlich dessen Auswahl entweder der externen oder der internen Adresseninformation (AO, AI)
    - oder aber beider vorgenannter Signale (WE, SE).
  3. 3. Speicheranordnung (10; 100) nach Anspruch 2, dadurch gekennzeichnet, daß eine externe zum Empfang von von außen kommender externer Steuersignale (CPO; M1, M2) ausgelegte Steuersignal-Eingabeeinrichtung (18; 21, 22) vorgesehen ist und der Steuersignalgenerator
    (17) zur Ansteuerung mittels der externen Steuersignal-Eingabeeinrichtung (18; 21, 22) ausgelegt ist, derart, daß er entsprechend den ihm zugeführten Steuersignalen(CPO; M1, M2) die Adresseninformations-Wählsignale (SE) und die Schreib-/Lese-Signale (WE) erzeugt.
  4. 4. Speicheranordnung (10; 100) nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der interne Adressengenerator (13; 104) einen Zähler aufweist, der zur Bildung der internen Adresseninformation (AI) Taktimpulse (CP1) zählt.
  5. 5. Speicheranordnung (10; 100) nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Speichereinheit (15; 106) zum Einspeichern oder Auslesen von Speicherinformationen (D, D')
    NTT -3-
    Pat 129/10-82E
    mit größerer Bitzahl als die Mresseninformation (G) ausgelegt ist. 5
DE19823221872 1981-06-09 1982-06-09 Informations-speicheranordnung Granted DE3221872A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56088375A JPS57203276A (en) 1981-06-09 1981-06-09 Information storage device

Publications (2)

Publication Number Publication Date
DE3221872A1 true DE3221872A1 (de) 1983-03-03
DE3221872C2 DE3221872C2 (de) 1987-02-19

Family

ID=13941040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823221872 Granted DE3221872A1 (de) 1981-06-09 1982-06-09 Informations-speicheranordnung

Country Status (8)

Country Link
US (1) US4564926A (de)
JP (1) JPS57203276A (de)
CA (1) CA1188425A (de)
DE (1) DE3221872A1 (de)
FR (1) FR2507372B1 (de)
GB (1) GB2101372B (de)
NL (1) NL8202302A (de)
SE (1) SE451914B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137391A (ja) * 1982-02-10 1983-08-15 Fujitsu Ltd 時間スイツチ回路
JPS59180871A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置
GB2138230B (en) * 1983-04-12 1986-12-03 Sony Corp Dynamic random access memory arrangements
FR2554952B1 (fr) * 1983-11-15 1989-04-28 Telecommunications Sa Procede et systeme d'adressage pour memoire dynamique
JPH0642263B2 (ja) * 1984-11-26 1994-06-01 株式会社日立製作所 デ−タ処理装置
US4742474A (en) * 1985-04-05 1988-05-03 Tektronix, Inc. Variable access frame buffer memory
US4685084A (en) * 1985-06-07 1987-08-04 Intel Corporation Apparatus for selecting alternate addressing mode and read-only memory
US4815033A (en) * 1985-12-10 1989-03-21 Advanced Micro Devices, Inc. Method and apparatus for accessing a color palette synchronously during refreshing of a monitor and asynchronously during updating of the palette
JPH0779514B2 (ja) * 1986-01-24 1995-08-23 日本電気株式会社 時分割時間スイツチ制御方式
US5133062A (en) * 1986-03-06 1992-07-21 Advanced Micro Devices, Inc. RAM buffer controller for providing simulated first-in-first-out (FIFO) buffers in a random access memory
US4949301A (en) * 1986-03-06 1990-08-14 Advanced Micro Devices, Inc. Improved pointer FIFO controller for converting a standard RAM into a simulated dual FIFO by controlling the RAM's address inputs
JPH0221490A (ja) * 1988-07-07 1990-01-24 Oki Electric Ind Co Ltd ダイナミック・ランダム・アクセス・メモリ
US5005157A (en) * 1989-11-13 1991-04-02 Chips & Technologies, Inc. Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
US5923604A (en) * 1997-12-23 1999-07-13 Micron Technology, Inc. Method and apparatus for anticipatory selection of external or internal addresses in a synchronous memory device
TW430815B (en) * 1998-06-03 2001-04-21 Fujitsu Ltd Semiconductor integrated circuit memory and, bus control method
US7917825B2 (en) * 2006-12-15 2011-03-29 Joo-Sang Lee Method and apparatus for selectively utilizing information within a semiconductor device
CN107979127B (zh) * 2017-11-21 2021-11-02 深圳艾斯特创新科技有限公司 一种基于单线通信的智能电池实现多电池并联通信的方案

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638199A (en) * 1969-12-19 1972-01-25 Ibm Data-processing system with a storage having a plurality of simultaneously accessible locations
US3798617A (en) * 1970-11-04 1974-03-19 Gen Instrument Corp Permanent storage memory and means for addressing
GB1458526A (en) * 1973-07-26 1976-12-15 Gen Electric Co Ltd Telecommunications switching networks
US3956593B2 (en) * 1974-10-15 1993-05-25 Time space time(tst)switch with combined and distributed state store and control store
FR2341999A1 (fr) * 1976-02-17 1977-09-16 Thomson Csf Matrice temporelle symetrique, et autocommutateur muni d'une telle matrice
US4099256A (en) * 1976-11-16 1978-07-04 Bell Telephone Laboratories, Incorporated Method and apparatus for establishing, reading, and rapidly clearing a translation table memory
US4207618A (en) * 1978-06-26 1980-06-10 Texas Instruments Incorporated On-chip refresh for dynamic memory
FR2447660A1 (fr) * 1979-01-26 1980-08-22 Cit Alcatel Dispositif commande de repartition de trafic pour un reseau de commutation temporelle
US4347589A (en) * 1979-05-15 1982-08-31 Mostek Corporation Refresh counter test
DE3009872C2 (de) * 1980-03-14 1984-05-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Regenerieren von in einem dynamischen MOS-Speicher gespeicherten Daten unter Berücksichtigung von Schreib- und Lesezyklen und Schaltungsanordnung zur Durchführung des Verfahrens
JPS57212677A (en) * 1981-06-24 1982-12-27 Nec Corp Storage element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Review of the Electrical Communication Laboratories, Vol. 27, Nos. 9-10, September- October, 1979, S. 758 - 772 *

Also Published As

Publication number Publication date
GB2101372B (en) 1985-03-27
SE451914B (sv) 1987-11-02
CA1188425A (en) 1985-06-04
JPS57203276A (en) 1982-12-13
DE3221872C2 (de) 1987-02-19
FR2507372A1 (fr) 1982-12-10
SE8203553L (sv) 1982-12-10
NL8202302A (nl) 1983-01-03
FR2507372B1 (fr) 1987-04-24
GB2101372A (en) 1983-01-12
US4564926A (en) 1986-01-14

Similar Documents

Publication Publication Date Title
DE4439817C2 (de) Selbstauffrischungsvorrichtung für eine verborgene Selbstauffrischung in einem synchronen dynamischen Direktzugriffsspeicher
DE3221872A1 (de) Informations-speicheranordnung
DE2828698C2 (de) Monolithische integrierte Schaltungsvorrichtung mit einem Speicher
DE2948159A1 (de) Integrierter speicherbaustein mit waehlbaren betriebsfunktionen
DE3207210A1 (de) Monolithische speichervorrichtung
EP0184774A2 (de) Speicheranordnung und eine Speicheranordnung enthaltende Koppelstufe zum Herstellen von dynamisch zugeordneten Verbindungswegen
DE2703578A1 (de) Videospeicher
DE3232600C2 (de)
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE2325151A1 (de) Anordnung zum erzeugen von zahlenfolgen fuer pruefzwecke bei integrierten schaltungen
EP0393436B1 (de) Statischer Speicher mit Pipelineregistern
DE2432684B2 (de)
DE3200880A1 (de) Halbleiterspeicher
DE2415600C2 (de)
DE2833850A1 (de) Verzoegerungsschaltung
EP0186051B1 (de) Integrierter Halbleiterspeicher
DE2025102B2 (de) Dreistufiges koppelfeld fuer eine pcm-vermittlungsanlage
DE3104880A1 (de) &#34;speicher fuer wahlfreien zugriff&#34;
DE2822896A1 (de) Digitale zeitvielfach-koppeleinrichtung
DE2836696A1 (de) Digitale signalsyntheseschaltung
DE4233249A1 (de) Dualportspeicher
DE2121490A1 (de) Orthogonaler Datenspeicher
EP0214508A2 (de) Integrierter Halbleiterspeicher
DE2437287A1 (de) Schaltungsanordnung zur steuerung der ueberlappungszeit zweier sich ueberlappender, auf getrennten kanaelen zu uebertragender impulse
DE3105147A1 (de) Integrierte digitale halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: GEYER, W., DIPL.-ING. DR.-ING. HAGEMANN, H., DIPL.

8125 Change of the main classification

Ipc: G11C 8/00

8127 New person/name/address of the applicant

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: HAGEMANN, H., DIPL.-CHEM. DR.RER.NAT. KEHL, G., DIPL.-PHYS., PAT.-ANWAELTE, 8000 MUENCHEN

8328 Change in the person/name/address of the agent

Free format text: KEHL, G., DIPL.-PHYS., PAT.-ANW., 81679 MUENCHEN