DE2803989A1 - Wahlfreie zugriffsspeichervorrichtung fuer digitale daten - Google Patents
Wahlfreie zugriffsspeichervorrichtung fuer digitale datenInfo
- Publication number
- DE2803989A1 DE2803989A1 DE19782803989 DE2803989A DE2803989A1 DE 2803989 A1 DE2803989 A1 DE 2803989A1 DE 19782803989 DE19782803989 DE 19782803989 DE 2803989 A DE2803989 A DE 2803989A DE 2803989 A1 DE2803989 A1 DE 2803989A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- output
- output register
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/007—Digital input from or digital output to memories of the shift register type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Databases & Information Systems (AREA)
- Static Random-Access Memory (AREA)
- Memory System (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Description
-A-
Die Erfindung betrifft eine Speichervorrichtung mit wahlfreiem Zugriff zum Speichern von digitalen Daten
in Form von elektrischen Ladungen mit Adressierungsmitteln zum Ansteuern von ausgewählten Zellen in einer Speichermatrix.
Die Erfindung bezieht sich besonders auf Speichervorrichtungen mit wahlfreiem Zugriff, in denen
zu speichernde Daten in Form von elektrischen Ladungen gespeichert werden. Solche Speichervorrichtungen weisen
beispielsweise Metalloxidhalbleiterelemente (MOS) auf, die als Speicherzellen dienen. Vorzugsweise werden alle
MOS-Elemente eines solchen Speichers auf einem einzigen
Halbleiterplättchen hergestellt, das eine einzige integrierte Vielfachanschlußanordnung bildet. MOS-Speicher
mit wahlfreiem Zugriff weisen bestimmte Vorteile auf, verglichen mit anderen Arten von Speichern
mit wahlfreiem Zugriff, wie solche, in denen Bipolartransistoren als Speicherelemente verwendet werden, da
die erstgenannten verhältnismäßig billig mit einer hohen Packungsdichte hergestellt werden können. Andererseits
weisen die eingangs genannten Speichervorrichtungen den Nachteil auf, daß die Zugriffszeit zu den gespeicherten
Daten verhältnismäßig groß ist.
Es ist die Aufgabe der vorliegenden Erfindung, eine Speichervorrichtung mit wahlfreiem Zugriff der
obengenannten Art so auszubilden, daß die Zugriffszeit verringert wird.
Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Patentanspruchs 1 gelöst. Weitere vorteilhafte
Ausgestaltungen der erfindungsgemäßen Speichervorrichtung sind in den Unteransprüchen enthalten.
26. Januar 1978
809831 /0936
Ein wesentlicher Vorteil der gemäß der Erfindung aufgebauten Speichervorrichtung liegt darin, daß das
genannte Ausgangsregister und die zugeordneten Selektionsmittel so aufgebaut werden können, daß, obwohl der Zugriff
zu den in der Matrix gespeicherten Daten mit einer verhältnismäßig langsamen Rate erfolgt, die zuvor in das
Ausgangsregister eingegebenen Daten mit einer verhältnismäßig hohen Geschwindigkeitsrate gelesen werden können.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen beschrieben, wobei Bezug auf die
beiliegenden Zeichnungen genommen wird. In diesen zeigen
Fig. 1 eine schematische Darstellung eines Speichers mit wahlfreiem Zugriff gemäß der Erfindung;
Fig. 2 eine schematische Darstellung eines Teils einer Speichermatrix, die in der Vorrichtung
gemäß Fig. 1 verwendet wird und
Fig. 3 eine schematische Darstellung einer weiteren Ausführungsform einer Speichermatrix, die in
einem Speicher gemäß der Erfindung verwendet werden kann.
Aus Gründen der Übersicht ist die Speichervorrichtung in Fig. 1 in schematischer Form dreidimensional
dargestellt. Es wird jedoch darauf hingewiesen, daß die bevorzugte Ausführungsform des Speichers gemäß der
Erfindung einschließlich der Eingangs- und Ausgangsschaltkreise auf einem einzigen Halbleiterchip in dem
Fachmann allgemein bekannter Weise hergestellt wird.
Die in den Fig. 1 und 2 dargestellte Speichervorrichtung enthält eine Speichermatrix 10 mit einer
Vielzahl von gleichzeitig adressierbaren Teilen 12. Die Matrix 10 besteht aus in herkömmlicher Weise hergestellten
26. Januar 1978
809831/0936
Metalloxidhalbleiterelementen (MOS), die so aufgebaut sind, daß in diesen Daten in Form von elektrischen
Ladungen gespeichert werden können. Des weiteren enthält die Speichervorrichtung einen Vorrangadressendecodierungskreis
14 und einen Niederrangadressendecodierungskreis 16, die in konventioneller Weise
aufgebaut sind. Weitere wesentliche Komponenten des Speichers enthalten ein Register 18 und einen
Ausgangsmultiplexer 20. Das Register 18 ist triggerbar und kann beispielsweise aus "D"-Typ Flipflops
aufgebaut sein.
Jeder der Speicherteile 12 der Matrix weist eine Ausgangsleitung 46 auf, durch die der
jeweilige Speicherteil mit dem Register 18 verbunden wird. Das Register 18 dient als zeitlicher Pufferspeicher,
aus dem Daten mit einer hohen Geschwindigkeit ausgelesen werden können, wobei gleichzeitig aus den
Speicherteilen 12 Daten mit niedriger Geschwindigkeit ausgelesen werden können. Aus Gründen der Übersichtlichkeit
wurde die Speichermatrix 10 in acht Teile 12 unterteilt und dem Ausgangsregister 18 acht Datenspeicherelemente
zugeordnet. Die Speichermatrix 10 kann jedoch auch in eine größere oder kleinere Anzahl
von Teilen mit einer entsprechenden größeren oder kleineren Anzahl von Speicherplätzen im Register
unterteilt werden.
Alle Teile 12 der Speichermatrix 10 können gleichzeitig über den Vorrangadressendecodierkreis
adressiert werden. Die Speichermatrix 10 kann beispielsweise 4096 Speicherzellen enthalten, wobei jeder Speicherteil
12 512 Zellen enthalten kann. Um jeweils eine dieser
26. Januar 1978
809831/0936
28Ü3989
Zellen in einem jeden Speicherteil 12 der Matrix 10 zu
adressieren, wird ein 9-Bit binär codiertes Adressensignal von dem Vorrangadressendecodierungskreis 14 über
die Leitungen 24 angelegt. Im folgenden wird im einzelnen auf Fig. 2 Bezug genommen, in der die genannte binär
codierte Adresseninformation X-und Y-Informationen für
die Matrix enthält. Dabei wird beispielsweise angenommen, daß fünf Bits der Adresseninformation als X-Information
von dem X-Adressendecodierungskreis 32 decodiert werden, so daß eine der 32 X-Adressenleitungen 34 der Speichermatrix
im Teil 12" aktiviert wird. Die anderen vier Bits der binär codierten Adresseninformation werden
einem Y-Adressendecodierungskreis 36 zugeleitet und in diesem in der Weise decodiert, daß eine der 16 Y-Leitungen
38 im Teil 12' der Speichermatrix aktiviert wird. Der Schnittpunkt der aktivierten X- und Y-Adressenleitungen
definiert die ausgewählte Speicherzelle im Teil 12' der Speichermatrix 10. über eine Leitung 42 wird ein Lese-/
Schreibsteuersignal an die Matrix 10 angelegt, durch das in herkömmlicher Weise bestimmt wird, ob Daten auf einer
Dateneingangsleitung 44, die mit allen Zellen der Speichermatrix 10 verbunden ist, in die ausgewählte
Speicherzelle eingeschrieben werden soll oder ob die Information aus der ausgewählten Zelle an die entsprechende
Ausgangsleitung 46 geliefert werden soll.
Da die Vorrangadressendecodierungsinformation über einen Adressenbus 22 an alle Teile 12 der Speichermatrix
10 angelegt wird, kann eine bestimmte Zelle (gleiche Stelle) in jedem der acht Teile 12 der Speichermatrix
10 adressiert werden. Zum Einschreiben von Daten in eine dieser Stellen wird ein Schreibsignal über die
Lese-/Schreibsteuerleitung 42 angelegt. Dieses Signal
26. Januar 1978
809831/0936
bewirkt zusammen mit dem Niederrangadressensteuersignal, das über den Niederrangdecodierungskreis 16 und die
Adressenleitungen 24 angelegt wird, daß in einen ausgewählten Teil 12 der Speichermatrix 10 Daten eingeschrieben
werden. Genauer gesagt, decodiert der Niederrangdecodierungskreis 16 die drei Bits (als Beispiel) der Niederrangadresseninformation
und aktiviert eine der drei Niederrangadressenleitungen 52. Jede der genannten Adressenleitungen
52 ist mit einem der acht Teile 12 der Speichermatrix 10 über ein UND-Glied 54 verbunden. Die spezielle durch den
Niederrangadressendecodierungskreis 16 aktivierte Niederrangadressenleitung bewirkt zusammen mit dem über die
Leitung 42 angelegten Lese-/Schreibsignal, daß eines der UND-Glieder 54 leitend wird. Dadurch wird die an den
Speicher angelegte Information in eine diskrete Zelle in den Speicherteil 12 eingeschrieben, der durch die
kombinierte Wirkung der vorangehend beschriebenen Vorrang- und Niederrangadresseninformation bestimmt wird.
In dieser Weise können in jede der Zellen der Speichermatrix 10 Informationen eingeschrieben werden.
Zum Auslesen von Informationen aus der Speichermatrix 10 werden an den Vorrangadressendecodierungskreis
Vorrangadresseninformationen angelegt, wodurch wiederum eine Zelle in jedem der Speicherteile 12 ausgewählt wird.
Die in den ausgewählten Zellen gespeicherte Information wird durch einen jeweils in den Matrixteilen 12 enthaltenen
Leseverstärker festgestellt. Die Leseverstärker erzeugen "Vollpegellogiksignale" auf den diesen zugeordneten Ausgangsleitungen
46, die mit dem Ausgangsregister 18 verbunden sind. Zum Lesen der Information in der Speichermatrix
10 wird die für MOS-Speicher mit wahlfreiem Zugriff
26. Januar 1978
809831/0936
erforderliche Zeit benötigt. Dies ist ein verhältnismäßig langsamer Vorgang, für den üblicherweise etwa 400 Nanosekunden
benötigt werden. Der Grund dafür ist die in den Speicherzellen gespeicherte geringe Ladung, für die zum
Feststellen von deren Abwesenheit oder Anwesenheit eine verhältnismäßig lange Zeit benötigt wird. Beim Auftreten
eines Steuersignals, z. B. eines Taktsignals, das über die Leitung 62 an das Register 18 angelegt wird, kann
die aus der Speichermatrix ausgelesene Digitalinformation, die auf den Ausgangsleitungen 46 vorhanden ist, gleichzeitig
(parallel) in die acht Datenspeicherelemente des Ausgangsregisters 18 eingeschrieben werden. Jedes der
Datenspeicherelemente des Ausgangsregisters 18 ist mit
dem Ausgangsmultiplexer 20 verbunden. Mit dem Ausgangsmultiplexer sind des weiteren die Niederrangadressenleitungen
52 verbunden. Die aktivierten Adressenleitungen 52 bestimmen das spezielle Datenspeicherelement im
Ausgangsregister 18, das durch den Multiplexer 20 ausgewählt wird. Durch das Auftreten eines Steuersignals,
z. B. eines Aktivierungssignals, auf der Leitung 64 am Ausgangsmultiplexer wird das Datenspeicherelement,
das durch die Niederrangadressenleitung 52 bestimmt wurde, mit einem nicht gezeigten Datenausgangskreis über
die Leitung 66 verbunden, wodurch bewirkt wird, daß die in dem Datenspeicherelement vorhandene Information als
Ausgangsinformation des Speichers an die Ausgangsschaltung angelegt wird.
Durch diese Anordnung kann die in dem Ausgangsregister 18 vorhandene Information selektiv
mit einer hohen Geschwindigkeitsrate gelesen werden, während gleichzeitig eine neue Gruppe von Speicherzellen
in der Speichermatrix 10 mit einer verhältnis-
26. Januar 1978
809831/0936
mäßig niederen Geschwindigkeitsrate adressiert werden. Die Zugriffszeit zu der Speichermatrix 10 ist relativ groß,
da Speichervorrichtungen primär hinsichtlich einer möglichst großen Speicherstellenzahl auf der Oberfläche eines Halbleiterchips
konzipiert werden. Dadurch wird notwendigerweise die Fläche einer Zelle und somit die in einer
Zelle speicherbare Ladung sehr klein. Zur Feststellung einer derartig kleinen Ladung in einer ausgewählten Zelle
werden Differenzverstärker und Taktgeneratoren benötigt, so daß die Arbeitsgeschwindigkeit solcher Schaltungen
verhältnismäßig niedrig ist. Im Gegensatz dazu ist die Arbeitsgeschwindigkeit des Ausgangsregisters verhältnismäßig
hoch, da es lediglich "Vollpegellogiksignale" enthält und nur wenige logische Elemente aufweist.
Beispielsweise liegt die Zugriffszeit zu einem typischen MOS-Speicher mit wahlfreiem Zugriff bei etwa 400 Nanosekunden.
In dieser Zeit werden die kleinen Ladungen in den Speicherzellen durch Leseverstärker festgestellt
und gültige Daten auf den Ausgangsleitungen 46 erzeugt, nachdem Vorrangadressendecodierinformationen an den
Vorrangadressendecodierkreis 14 angelegt wurden. Im Vergleich dazu können die Daten von dem Ausgangsregister
18 über den Multiplexer 20 zu der Ausgangsleitung 66 mit einer wesentlich höheren Geschwindigkeit, beispielsweise
mit 40 Nanosekunden, übertragen werden. Zur wirksamsten Verwendung des Speichers wird deshalb nach der Eingabe
der aus der Matrix gelesenen Information in das Ausgangsregister 18 die nächste Vorrangadresseninformation am
Vorrangadressendecodierungskreis 14 vorhanden sein. Die nun in dem Register 18 vorhandenen Daten können selektiv
durch den Multiplexer 20 an die Ausgangsleitung 66 unter Steuerung durch den Niederrangadressendecodierungskreis
16 angelegt werden, während gleichzeitig durch die Vor-
26. Januar 1978
809831/0936
rangadresseninformation ein neuer Datensatz in der Speichermatrix 10 ausgewählt wird. Nach dem selektiven
Übertragen der in dem Ausgangsregister 18 gespeicherten
Information sind die Einschwingvorgänge in den Leseverstärkern abgeklungen und der nächste auf der Ausgangsleitung
46 vorhandene Datensatz steht zur Eingabe in das Ausgangsregister bereit, wobei die Eingabe durch
die an die Leitung 62 angelegten Taktsignale erfolgt.
Aus der vorangehenden Beschreibung geht
hervor, daß beim Einschreiben von Daten in die Speichermatrix 10 Vorrangadressen und Niederrangadressen zur
Bestimmung von bestimmten Speicherplätzen in der Speichermatrix verwendet werden, wohingegen beim Lesen
von Daten aus der Speichermatrix die Vorrangadresseninformation über das verlängerte Zeitintervall an die
Speichermatrix 10 angelegt wird, während die Niederrangadresseninformation zur Adressierung der in dem
Ausgangsregister 18 gespeicherten Information nur
während einer verhältnismäßig kurzen Periode an den Multiplexer 20 angelegt wird.
Die Ausfuhrungsform gemäß der Erfindung ist
besonders geeignet, wenn eine schnelle Folge in einer Zugriffsversion durch Auswahl von in einem Speicher
mit wahlfreiem Zugriff gespeicherten Datenblöcken gewünscht ist. Beispielsweise kann eine Programminstruktion
mit solchen 40 Nanosekundenblocks und Verzweigungen zwischen 400 Nanosekundenblocks durchgeführt
werden. Besonders geeignet sind auch eine Vielzahl anderer Situationen, in denen ausgewählte Gruppen aus
Digitalinformationen verwendet werden sollen, beispielsweise Datenpuffervorrichtungen in Eingabe-/Ausgabevorrichtungen.
26. Januar 1978
809831/0936
Im Zusammenhang mit den Darstellungen gemäß Fig. 1 und 2 wurde eine bestimmte Systemkonfiguration
beschrieben, in der die Speichermatrix in acht Teile unterteilt war und bei der ein Ausgangsschieberegister
mit acht Speicherelementen vorgesehen ist. Bei der gleichen Zahl von Speicherzellen kann jedoch auch eine
größere oder kleinere Anzahl von Speichermatrixteilen und Ausgangsregisterspeicherelementen verwendet werden.
Beispielsweise kann eine Speichermatrix mit 4096 Speicherzellen in 64 diskrete Teile unterteilt werden, das heißt,
daß in diesem Fall ein Ausgangsschieberegister mit 64 Elementen benötigt wird. Gegenwärtig verfügbare
MOS-Speichermatrizen enthalten 4096 Speicherplätze, die in 64 Zeilen und 64 Spalten angeordnet sind. Somit
könnte jeweils ein Teil durch eine Zeile gebildet werden, die jeweils mit einem Speicherelement (z. B. einem
Flipflop) eines Ausgangsregisters zu verbinden wäre. Die in dem Ausgangsregister gespeicherten Daten würden
dann selektiv durch den Ausgangsmultiplexer adressiert
und auf die digitale Datenausgangsleitung gegeben. In diesem Fall würde der Multiplexer durch sechs Niedrigrangadressenbits
gesteuert.
Eine solche Systemarchitektur ist in Fig. 3 dargestellt. Die in Fig. 3 gezeigte Speichervorrichtung
mit wahlfreiem Zugriff enthält eine 64:64-Zellenspeichermatrix,
von denen jeweils jede der 64 Zeilen 72 64 Speicherzellen 74 enthält. Alle Zellen einer Zeile
sind über einen Differentialleseverstärker 76 und ein UND-Glied 78 mit einem Ausgangsregister 82 verbunden,
das 64 Speicherelemente enthält. Um Informationen aus der Matrix in das Ausgangsregister 82 zu lesen, werden
X-adressendecodierte Informationen über einen Adressenbus 84 an einen Decodierungskreis 86 angelegt, so daß
26. Januar 1978
809831/0935
eine von 64 Adressenleitungen 88 aktiviert wird. Dadurch werden gleichzeitig Informationen in jeder der 64 Speicherzellen
durch die diesen zugeordnete Leseverstärker 76 gelesen und über UND-Glieder 78 an das jeweils zugeordnete
Speicherelement im Ausgangsregister 82 weitergeleitet. Der sich dadurch ergebende Datensatz im Speicherregister
82 kann dann bitweise über einen Multiplexer 92 gelesen werden und gelangt dann durch Steuerung der Niederrangadressendecodierinformation
auf die Ausgangsleitung 94. Die Niederrangadressendecodierinformation wird über den
Niederrangadressendecodierungskreis 106 an das Ausgangsregister 82 angelegt, wie es im Zusammenhang mit der
Ausfuhrungsform gemäß Fig. 1 und 2 beschrieben wurde.
Um Informationen in den Speicher einzuschreiben, wird vorzugsweise ein bidirektionaler Datenpfad verwendet,
durch den es möglich ist, die digitalen Daten, die über die Leitung 94 und durch eins der ausgewählten Tore 78,
das durch den Y-Adressendecodierungskreis 96 ausgewählt wurde, an die Speicherstelle anzulegen, die durch den
X-Adressendecodierungskreis 86 ausgewählt wurde.
Dieser Speicher und der in den Fig. 1 und 2 dargestellte Speicher stellen Speichervorrichtungen mit
niedriger Speichergeschwindigkeit dar; sie besitzen jedoch eine hohe Speicherkapazität und sie enthalten
Hochgeschwindigkeitsspeicher mit einer niedrigen Speicherkapazität. Durch die Kombination der beiden
Speicherarten in einer einzigen Anordnung wird die an sich notwendige große Zahl von externen Anschlüssen
vermieden. Beispielsweise benötigt der in Fig. 3 gezeigte Speicherausgang 64 Leitungen und dies, obwohl mindestens
64 Anschlüsse erforderlich sein würden, wenn das Ausgangsschieberegister 82 nicht in der gleichen Anordnung
26. Januar 1978
809831/093$
integriert wäre. Es versteht sich, daß eine solche große Anzahl von Anschlußpins nicht praktisch wäre. Die durch
das Ausgangsregister 82 hergestellte Hochgeschwindigkeitsspeicher anordnung mit niedriger Speicherkapazität
beseitigt das Erfordernis einer großen Anzahl von Anschlüssen und bietet somit eine sehr praktische Ausführungsform
eines Speichers, der eine wesentliche Verbesserung seiner durchschnittlichen Zugriffszeit zu
den gespeicherten Daten aufweist.
Es versteht sich, daß eine zusätzliche Erhöhung der Lesegeschwindigkeit erreichbar ist, wenn
die Niedrigrangdecodierlogik und der Ausgangsmultiplexer mit Bauelementen aufgebaut wird, die hohe Arbeitsgeschwindigkeiten zulassen, wie beispielsweise Bipolartransistoren.
Diese Elemente können ebenfalls in integrierter Form auf einem einzigen Schaltungschip
verwendet werden, da der für diese erforderliche Flächenbedarf im Vergleich zu dem Flächenbedarf für
die Speichermatrix sehr gering ist.
26. Januar 1978
809831/0936
Claims (1)
- NCR CORPORATION Dayton, Ohio (V.St.A.)Patentanmeldungunser Az.: Case 2420/GERWAHLFREIE ZUGRIFFSSPEICHERVORRICHTUNG FÜR DIGITALE DATENPatentansprüche;1. Speichervorrichtung mit wahlfreiem Zugriff zur Speicherung von digitalen Daten in Form von elektrischen Ladungen, mit Adressierungsmitteln zum Adressieren von ausgewählten Zellen in einer Speichermatrix, gekennzeichnet durch ein Ausgangsregister (18) mit einer Vielzahl von Datenspeicherelementen; Mitteln (14, 22) zum Lesen von Daten aus den adressierten Zellen der Speichermatrix (10) und zur Darstellung dieser Daten in paralleler Form auf Spacherausgangsleitungen (46), die mit den genannten Speicherelementen des Ausgangsregistirs verbunden sind, mit Steuermitteln (62) zur Eingabe der auf den genannten Speicherausgangsleitungen vorhandenen Daten in die Speicherelemente des Ausgangsregisters (18) und mit Selektionsmitteln (16, 20, 52) zum Anlegen der in jedem ausgewählten Element des Ausgangsregisters (18) gespeicherten Daten an Ausgangsmittel (66) .2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangsregister (18) und die genannten Selektionsmittel (16, 20, 52) so angeordnet sind, daß Daten aus dem Ausgangsregister (18) mit einer höheren Geschwindigkeitsrate gelesen werden können als die Daten aus der Speichermatrix (10) .26. Januar 1978809831/0936ORIGINAL INSPECTED3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die genannten Selektionsmittel (16, 20, 52) selektiv in dem Ausgangsregister (18) gespeicherte Daten an die Ausgangsmittel (66) anlegen, wobei gleichzeitig an den Speicherausgangsleitungen(46) erneut aus der Speichermatrix (10) ausgelesene Daten entstehen.4. Speicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Datenspeicherelemente des Ausgangsregisters (18) aus verschiedenen Speicherteilen (12) der Speichermatrix (10) ausgelesene Daten speichern.5. Speicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Adressenmittel (14, 16) Ausgangsregisteradresseninformationen zur Adressierung eines ausgewählten Elementes des Ausgangsregisters (18) liefert.6. Speicher nach Anspruch 5, dadurch gekennzeichnet, daß die Selektionsmittel einen Ausgangsmultiplexer (20) enthalten, an den die Ausgangsregisteradresseninformation angelegt wird.7. Speicher nach Anspruch 4 und einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß die Adressierungsmittel einen ersten Adressierungsteil (16)/ durch den eine der genannten unterschiedlichen Teile (12) der Speichermatrix (10) angesteuert werden oder daß für das genannte Ausgangsregister (18) Adresseninformation geliefert wird und daß ein zweiter26. Januar 1978809831/093 6Adressierungsteil (14) vorgesehen ist, durch den ausgewählte Zellen in den unterschiedlichen Teilen der Speichermatrix (10) adressiert werden.8. Speicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Speichermatrix (10) aus Metalloxidhalbleiterelementen besteht.26. Januar 1976
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/764,603 US4106109A (en) | 1977-02-01 | 1977-02-01 | Random access memory system providing high-speed digital data output |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2803989A1 true DE2803989A1 (de) | 1978-08-03 |
DE2803989C2 DE2803989C2 (de) | 1984-04-26 |
Family
ID=25071207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2803989A Expired DE2803989C2 (de) | 1977-02-01 | 1978-01-31 | Digitaldatenspeicher mit wahlfreiem Zugriff |
Country Status (5)
Country | Link |
---|---|
US (1) | US4106109A (de) |
JP (1) | JPS5396737A (de) |
DE (1) | DE2803989C2 (de) |
FR (1) | FR2379133A1 (de) |
GB (1) | GB1580415A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0083230A1 (de) * | 1981-12-29 | 1983-07-06 | Fujitsu Limited | Verfahren zum Steuern des Auslesens und Einschreibens von Halbleiter-Speichern und Vorrichtung dafür |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55150179A (en) * | 1979-05-04 | 1980-11-21 | Fujitsu Ltd | Semiconductor memory unit |
US4330852A (en) * | 1979-11-23 | 1982-05-18 | Texas Instruments Incorporated | Semiconductor read/write memory array having serial access |
US4347587A (en) * | 1979-11-23 | 1982-08-31 | Texas Instruments Incorporated | Semiconductor integrated circuit memory device with both serial and random access arrays |
US4498155A (en) * | 1979-11-23 | 1985-02-05 | Texas Instruments Incorporated | Semiconductor integrated circuit memory device with both serial and random access arrays |
JPS6012718B2 (ja) * | 1980-03-28 | 1985-04-03 | 富士通株式会社 | 半導体ダイナミックメモリ |
EP0162234A3 (de) * | 1980-07-23 | 1986-03-19 | Nec Corporation | Speicheranordnung |
US4412313A (en) * | 1981-01-19 | 1983-10-25 | Bell Telephone Laboratories, Incorporated | Random access memory system having high-speed serial data paths |
JPS57150190A (en) * | 1981-02-27 | 1982-09-16 | Hitachi Ltd | Monolithic storage device |
US4546451A (en) * | 1982-02-12 | 1985-10-08 | Metheus Corporation | Raster graphics display refresh memory architecture offering rapid access speed |
US4484308A (en) * | 1982-09-23 | 1984-11-20 | Motorola, Inc. | Serial data mode circuit for a memory |
US4535428A (en) * | 1983-03-10 | 1985-08-13 | International Business Machines Corporation | Multi-port register implementations |
US4558433A (en) * | 1983-05-31 | 1985-12-10 | International Business Machines Corporation | Multi-port register implementations |
US4736287A (en) * | 1983-06-20 | 1988-04-05 | Rational | Set association memory system |
JPH069114B2 (ja) * | 1983-06-24 | 1994-02-02 | 株式会社東芝 | 半導体メモリ |
JPS6025098A (ja) * | 1983-07-20 | 1985-02-07 | Nec Corp | メモリ回路 |
US4646270A (en) * | 1983-09-15 | 1987-02-24 | Motorola, Inc. | Video graphic dynamic RAM |
JPS6072020A (ja) * | 1983-09-29 | 1985-04-24 | Nec Corp | デュアルポ−トメモリ回路 |
US4663735A (en) * | 1983-12-30 | 1987-05-05 | Texas Instruments Incorporated | Random/serial access mode selection circuit for a video memory system |
JPS60175293A (ja) * | 1984-02-21 | 1985-09-09 | Toshiba Corp | 半導体メモリ |
US4764901A (en) * | 1984-08-03 | 1988-08-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device capable of being accessed before completion of data output |
GB2165067B (en) * | 1984-09-26 | 1988-10-12 | Rational | Memory system |
JPH0793009B2 (ja) * | 1984-12-13 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置 |
US4685088A (en) * | 1985-04-15 | 1987-08-04 | International Business Machines Corporation | High performance memory system utilizing pipelining techniques |
NL8600848A (nl) * | 1986-04-03 | 1987-11-02 | Philips Nv | Geheugen met gelijktijdig adresseerbare geheugenelementen. |
US4803621A (en) * | 1986-07-24 | 1989-02-07 | Sun Microsystems, Inc. | Memory access system |
US4792951A (en) * | 1986-09-11 | 1988-12-20 | Grumman Aerospace Corporation | Apparatus and method of stimulating an equipment |
US4773071A (en) * | 1986-10-02 | 1988-09-20 | Grumman Aerospace Corporation | Memory for storing response patterns in an automatic testing instrument |
US5274596A (en) * | 1987-09-16 | 1993-12-28 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having simultaneous operation of adjacent blocks |
DE3832328A1 (de) * | 1988-09-23 | 1990-03-29 | Broadcast Television Syst | Speicheranordnung fuer digitale signale |
US5297091A (en) * | 1991-10-31 | 1994-03-22 | International Business Machines Corporation | Early row address strobe (RAS) precharge |
US5303200A (en) * | 1992-07-02 | 1994-04-12 | The Boeing Company | N-dimensional multi-port memory |
JP3476231B2 (ja) * | 1993-01-29 | 2003-12-10 | 三菱電機エンジニアリング株式会社 | 同期型半導体記憶装置および半導体記憶装置 |
US6535218B1 (en) | 1998-05-21 | 2003-03-18 | Mitsubishi Electric & Electronics Usa, Inc. | Frame buffer memory for graphic processing |
US6559851B1 (en) | 1998-05-21 | 2003-05-06 | Mitsubishi Electric & Electronics Usa, Inc. | Methods for semiconductor systems for graphics processing |
US6504550B1 (en) | 1998-05-21 | 2003-01-07 | Mitsubishi Electric & Electronics Usa, Inc. | System for graphics processing employing semiconductor device |
US6661421B1 (en) | 1998-05-21 | 2003-12-09 | Mitsubishi Electric & Electronics Usa, Inc. | Methods for operation of semiconductor memory |
CN112098770B (zh) * | 2020-08-20 | 2024-06-14 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1154157B (de) * | 1960-06-22 | 1963-09-12 | Ibm Deutschland | Speicherverfahren |
DE2531382A1 (de) * | 1974-07-15 | 1976-03-04 | Sperry Rand Corp | Halbleiterspeicher zum blockorientierten lesen und schreiben |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3641519A (en) * | 1958-04-10 | 1972-02-08 | Sylvania Electric Prod | Memory system |
US3317902A (en) * | 1964-04-06 | 1967-05-02 | Ibm | Address selection control apparatus |
US3678473A (en) * | 1970-06-04 | 1972-07-18 | Shell Oil Co | Read-write circuit for capacitive memory arrays |
US3740723A (en) * | 1970-12-28 | 1973-06-19 | Ibm | Integral hierarchical binary storage element |
US3691538A (en) * | 1971-06-01 | 1972-09-12 | Ncr Co | Serial read-out memory system |
US3992703A (en) * | 1974-10-09 | 1976-11-16 | Rockwell International Corporation | Memory output circuit |
US4023144A (en) * | 1976-04-02 | 1977-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Parallel to serial digital converter |
-
1977
- 1977-02-01 US US05/764,603 patent/US4106109A/en not_active Expired - Lifetime
-
1978
- 1978-01-13 GB GB1494/78A patent/GB1580415A/en not_active Expired
- 1978-01-24 JP JP587978A patent/JPS5396737A/ja active Granted
- 1978-01-31 DE DE2803989A patent/DE2803989C2/de not_active Expired
- 1978-02-01 FR FR7802720A patent/FR2379133A1/fr active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1154157B (de) * | 1960-06-22 | 1963-09-12 | Ibm Deutschland | Speicherverfahren |
DE2531382A1 (de) * | 1974-07-15 | 1976-03-04 | Sperry Rand Corp | Halbleiterspeicher zum blockorientierten lesen und schreiben |
Non-Patent Citations (6)
Title |
---|
Becker, Mäder, 1972, Hochintegrierte MOS-Schaltungen, S. 120, 131 * |
Electronics, 3. August 1970, S. 68-73 * |
Electronics, April 1953, S. 146-149 * |
Electronics, Januar 1951, S. 108-111 * |
IBM TDB, Dezember 1975, S. 2360/61 * |
Siemens-Zeitschrift, 1976, H.4, S. 207-211 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0083230A1 (de) * | 1981-12-29 | 1983-07-06 | Fujitsu Limited | Verfahren zum Steuern des Auslesens und Einschreibens von Halbleiter-Speichern und Vorrichtung dafür |
US4575824A (en) * | 1981-12-29 | 1986-03-11 | Fujitsu Limited | Method for controlling read-out or write in of semiconductor memory device and apparatus for the same |
Also Published As
Publication number | Publication date |
---|---|
FR2379133B1 (de) | 1982-11-05 |
JPS5396737A (en) | 1978-08-24 |
DE2803989C2 (de) | 1984-04-26 |
US4106109A (en) | 1978-08-08 |
FR2379133A1 (fr) | 1978-08-25 |
GB1580415A (en) | 1980-12-03 |
JPS618513B2 (de) | 1986-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2803989C2 (de) | Digitaldatenspeicher mit wahlfreiem Zugriff | |
DE3588042T2 (de) | Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle. | |
DE3916784C2 (de) | Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld | |
DE3889097T2 (de) | Halbleiterspeicheranordnung. | |
DE2828698C2 (de) | Monolithische integrierte Schaltungsvorrichtung mit einem Speicher | |
EP0908893B1 (de) | Speicherarchitektur mit Mehrebenenhierarchie | |
EP0030007A2 (de) | Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen | |
DE4025151A1 (de) | Halbleiterspeichereinrichtung mit flasch-schreibfunktion | |
DE3618136C2 (de) | ||
DE69619794T2 (de) | Speicherzelle zum lesen und schreiben einer registerbank | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE68921900T2 (de) | Halbleiterspeicheranordnung mit serieller Zugriffsanordnung. | |
DE69030914T2 (de) | Halbleiterspeicheranordnung | |
DE2059917B2 (de) | Hybridadressierter datenspeicher | |
DE4218686C2 (de) | Statischer Direktzugriffsspeicher | |
DE68925569T2 (de) | Dynamischer Video-RAM-Speicher | |
DE69322436T2 (de) | Halbleiterspeicheranordnung | |
DE69025782T2 (de) | Registerbankschaltung | |
DE10105627B4 (de) | Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung | |
DE3917558A1 (de) | Halbleiterspeichereinrichtung | |
DE69332420T2 (de) | Halbleiterspeicheranordnung | |
DE2525287B2 (de) | Assoziativspeicher | |
EP0771463B1 (de) | Verfahren und vorrichtung zum speichern und drehen von bitmustern | |
DE60023213T2 (de) | RAM Speicher | |
DE19933539A1 (de) | Integrierter Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G11C 8/00 |
|
8181 | Inventor (new situation) |
Free format text: FASSBENDER, CHARLES JOSEPH, PLANO, TEX., US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SAMSUNG ELECTRONICS CO., LTD., SEOUL, KR |
|
8328 | Change in the person/name/address of the agent |
Free format text: KAHLER, K., DIPL.-ING., 8948 MINDELHEIM KAECK, J., DIPL.-ING. DIPL.-WIRTSCH.-ING., PAT.-ANWAELTE, 8910 LANDSBERG |