DE2512047A1 - Anordnung zur serienparallelwandlung, insbesondere fuer zeitvielfachvermittlungsanlagen - Google Patents

Description

Patentanwalt
Dipl.-Phys. Leo Thul

Stuttgart

P.Charransol 27-5-10-13

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Anordnung zur Serienparallelwandlung, insbesondere für Zeitvielfachvermittlungsanlagen.

Die vorliegende Erfindung betrifft eine Anordnung zur
Serienparallelwandlung, insbesondere für Zeitvielfachvermittlungsanlagen.

Durch die PCM-Technik ist es möglich geworden, analoge Signale binäreodiert zu übertragen. Beim üblichen Verfahren werden die Sprachamplituden alle 125/us abgetastet und in eine Kombination von 8 Bit übersetzt. Auf diese Weise ist eine Multiplexleitung in der Lage, bis zu 32 Kanäle aufzunehmen. Dabei werden Rahmen von 125/us gebildet, wobei jeder Rahmen 32 Zeitschlitze von ungefähr 4/us enthält. Jeder Zeitschlitz wird für die übertragung einer Bitkombination benutzt. Die gesamte Anzahl von Zeitschlitzen mit derselben Reihenfolge in aufeinanderfolgenden Rahmen bildet einen Kanal. Auf diese Art und Weise bildet die Multiplexleitung 32 Zeitvielfachkanäle, die dementsprechend 32 Telefonkanälen zugeordnet werden können.

14.3.1975
Fk/Mr

S098A0/0757 -/-

P.Charransol 27-5-10-13

Da es sich bei Telefonverbindungen um zweiseitige Verbin-' düngen handelt, müssen zwei Multiplexgruppen den 32 Telefonkanälen zugeordnet werden₃ nämlich je eine für je eine Übertragungsrichtung. Vom Standpunkt der Vermittlungstechnik aus gesehen ist eine dieser Multiplexgruppen eine Eingangsmultiplexgruppe und die andere die Ausgangsmultiplexgruppe.

Eine bekannte Einrichtung zur Zeitvielfachvermittlung besteht darin, daß ein Sprachspeicher vorgesehen ist, der einen Speicherplatz für je eine Verbindung vorsieht, d.h. für jeden Zeitkanal. Die ankommenden Bitkombinationen werden synchron mit den Zeitschlitzen in aufeinanderfolgende Speicherplätze eingespeichert. Das Auslesen der eingespeicherten Informationen geschieht wahlfrei mit Hilfe eines Adressenspeichers. Um eine konkrete Darstellung im folgenden zu ermöglichen, wird ab jetzt ein bestimmter Speicherplatz betrachtet, der dem Eingangskanal VA und dem Ausgangskanal VX zugeordnet ist. Innerhalb jedes Rahmens werden in dem dem Kanal VA zugeordneten Zeitschlitz ta von der Eingangsmultiplexleitung in einen Speicherplatz CA des Sprachspeichers eingelesen. Während jedes Rahmens wird außerdem eine Speicherzelle TX des Adressenspeichers ausgelesen und gibt die Adresse des Speicherplatzes CA an. Dieser Speicherplatz wird dann ausgelesen und die enthaltene Information wird während des Zeitschlitzes tx des Kanals VX auf die Ausgangsmultiplexleitung übertragen. Dabei wird davon ausgegangen,, daß die Eingangs- und die Ausgangsmultiplexleitungen mit der gleichen übertragungsgeschwindigkeit arbeiten und daß sie gegenseitig synchronisiert sind.

509840/0757 ~^h

P.Charransol 27-5-10-13

Diese Einrichtungen ermöglichen es, Verbindungen zwischen 32 Eingängskanälen und 32 Ausgangskanälen herzustellen. Dies ist nicht ausreichend, um den Bedürfnissen einer Telefonvermittlungsstelle entgegenzukommen, an die normalerweise mehrere Eingangs- und Ausgangszeitvielfachleitungen in Gruppen angeschlossen sind, wobei jedes über 32 Zeitkanäle verfügt.

übersteigt die Anzahl der Eingangs- und Ausgangszeitvielfachleitungen einen bestimmten Wert, muß eine mehrstufige Anordnung zur Vermittlung,eingesetzt werden. Solche Anordnungen enthalten meist Raumvielfachstufen zur Verbindung der Multiplexleitungen untereinander und Zeitvielfachstufen für Verbindungen von Kanälen bestimmter Zeitmultiplexleitungen untereinander. Bei der Ausgestaltung dieser Anlagen muß berücksichtigt werden, daß der Umfang der Zeitvielfacheinrichtungen den Umfang der Blockierwahrscheinlichkeit bestimmt, d.h., das Verkehrsaufkommen, das mit dieser Anlage bewältigt werden kann. Daraus folgt, daß diese Anlagen Zeitvielfachstufen enthalten müssen, die mehr als 32 Zeitkanäle durchschalten durchschalten können. Dabei kann man z.B. davon ausgehen ("Reseaux de connexion temporeis a grande capacite" aus "Commutation et Electronique" No. 43), das sämtliche Eingangsmultiplexleitungen zu Supermultiplexleitungen zusammengefaßt werden, und entsprechend eine Ausgangssupermultiplexgruppe gebildet wird.

Aus Gründen einer zuverlässigen Bewältigung des Verkehrsaufkommens kann es jedoch wesentlich sein, daß die entsprechende! Zeitvielfachstufen einen größeren Umfang be-

509840/0757

P.Charransol 27-5-10-13

sitzen, als nötig wäre, um die maximale Anzahl von Kanälen auf den Eingangs-oder Ausgangsmultiplexleitungen zu bearbeiten.

Von diesem Erfordernis geht auch die vorliegende Erfindung aus. Sie stellt sich zur Aufgabe, eine betriebssichere Zusammenfassung mehrerer Multiplexleitungen zu Supermultiplexleitungen durchzuführen. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß erste Verzögerungseinrichtungen in die ankommenden Multiplexleitungen eingefügt sind, wobei die Bits von m Multiplexleitungen entsprechend der Nummer ihrer Multiplexleitung um l,2,...m Bitperioden verzögert werden, daß zur Aufnahme der verzögerten Bits eine m χ inMatrix-Anordnung vorgesehen ist, die die verzögerten, seriellen Bits verzögert parallel abgibt, und daß zweite Verzögerungseinrichtungen vorgesehen sind, die die verzögerten,parallelen Bits entsprechend der Nummer ihrer Multiplexleitung um m-1, m-2, ...1, 0 Bitperioden verzögern.

Die Erfindung wird nun anhand von Figuren erläutert: es zeigen

Pig.l: das Blockdiagramm der erfindungsgemäßen Anordnung, Pig.2: eine Ausführung des Multiplexers der Pig.l,

Pig.3 bis 6: Tabellen, die die Verschiebung der Informationen im Multiplexer der Fig.2 darstellen,

Fig.7: eine Ausführung der Verschiebevorrichtungen der ■ Fig.2,

509840/0757

P.Charransol 27-5-10-13

Pig.8: ein Anwendungsbeispiel der Zeitvielfacheinheit gemäß der vorliegenden Erfindung.

Das Blockdiagramm in Pig.l zeigt die Zeitvielfachvermittlungsanlage der vorliegenden Erfindung. Auf ankommenden Multiplexleitungen msel bis mse8 kommen die Signale an, und werden zu Ausgangsmultiplexleitungen mssl bis mss8 übertragen.

Wie oben schon erwähnt, sind die Multiplexleitungen wie folgt aufgebaut: jeder Rahmen besitzt eine Länge von 125/US, in jedem Rahmen sind 32 Kanäle enthalten, die codierte Kombinationen von jeweils 8 Bits übertragen können, wobei die Bitdauer ungefähr 0,5/US beträgt. Ein Multiplexer M bildet aus den Eingangszeitvielfachleitungen eine Eingangssupermultiplexleitung. Die 8 Bits einer Information, die nacheinander durch die Eingangszeitmultiplexleitung mse ankommt, wird demnach parallel auf 8 Leitungen der Supermultiplexleitung mpe innerhalb eines Zeitschlitzes von 0,5/US weiterübertragen. Dieses Verfahren wird zyklisch durchgeführt mit allen folgenden Informationen. Eine Supermultiplexleitung befördert dementsprechend 256' Kanäle. Es soll noch bemerkt werden, daß sich bei diesem Verfahren die übertragungsgeschwindigkeit nicht ändert.

Die auf der Eingangssupermultiplexleitung mpe ankommenden Informationen werden im Sprachspeicher MC gespeichert, aus dem sie dann in verschiedener Ordnung ausgelesen werden, um auf die Ausgangssupermultiplexleitung mps gegeben zu werden.

509840/0757 _/_

P.Charransol 27-5-10-13

Ein Demultiplexer DM bildet aus den parallel ausgelesenen Informationen der Supermultiplexleitung wiederum einfache Multiplexgruppen mit serieller übertragung. Die acht Bits einer Kombination, die zur gleichen Zeit am Eingang des Demultiplexers DM anliegt, wird dabei zum Beispiel nacheinander auf die Multiplexleitung mssl übertragen, die acht Bits der nächsten Information auf die Multiplexleitung mss2, und so weiter in zyklischer Wiederholung.

Der Sprachspeicher MC ist ein adressierbarer Speicher mit 256 Speicherplätzen el bis c256. Während des Zeitschlitzes, der der Übertragung einer Information zugeteilt ist (0,5/US) wird eine Einspeicheroperation und eines Ausleseoperation in diesem Speicher durchgeführt. Die Adresse des zu adressierenden Speicherplatzes im Sprachspeicher wird durch eine Adresse adi gebildet, die von einem Eingangsadressenspeicher MTE zur Verfügung gestellt wird. Die Adresse der Speicherzelle die ausgelesen werden soll, wird während jedes Zeitschlitzes · durch eine Adresse adl festgelegt, die von einem Ausgangsadressenspeicher MTS zur Verfügung gestellt wird. Die Adressenspeicher MTE und MTS werden selbst zyklisch gesteuert und zwar Kanalzählern CE und CS.

Ein Adressenspeicher z.B. der Speicher MTE enthält soviele Speicherplätze, wie die zugeordnete Supermultiplexleitung (mpe), d.h. 256. Jeder Speicherplatz dient dazu die Adresse eines Speicherplatzes des Sprachspeichers MC auszunehmen, wobei die Einspeicherung und die Auswahl dieser Adressen durch Steuereinrichtungen vorgenommen wird_s die in der Figur nicht dargestellt sind und außerhalb des Rahmens der Erfindung liegen.

509840/0757

P.Charransol 27-5-10-13

Ein Kanalzähler, z.B. CE hat so viele Zählpositionen wie die zugeordnete Supermultiplexleitung (mpe) Zeitkanäle umfaßt. Er wird bei jedem Zeitkanal schrittweise weitergeschaltet j d.h. bei jeder Information die auf der Supermultiplexleitung übertragen wird.

Auf diese Weise erzeugt der Zähler CE nach seiner schrittweisen Weiterschaltung jeweils eine Adresse ate, die damit die Nummer eines Zeitschlitzes angibt. Durch den Wert ate ist es möglich, einen Speicherplatz auszulesen, der diesem Kanal zugeordnet ist. Das Auslesen dieses Speicherplatzes im Adressenspeicher MTE besorgt dann die Adresse adi, die zum Sprachspeicher MC gelangt, und zwar zu dem Zeitpunkt, wenn am Sprachspeieher MC die zu dem betreffenden Zeitschlitz gehörige Iribrmation auf der Supermultiplexleitung mpe ankommt, danach wird diese Information unter der so adressierten Speicherzelle des Sprachspeichers MC abgespeichert.

Entsprechendes gilt für die Einschreib- und Ausleseoperationen bezpglich der Ausgangssupermultiplexleitung mps, wozu der Zähler CS vorgesehen ist, der eine Anzeige ats abgibt und dem Adressenspeicher MTS die Adresse adi zuführt.

Eine Variante dieses Verfahrens besteht darin, daß die Speicherplätze des Sprachspeichers MC fest den Zeitkanälen der Eingangsmultiplexleitung zugeordnet werden. Auf diese Weise kann der Eingangsadressenspeicher MTE entfallen und anstelle der Adresse aditritt die Information ate, die vom Zähler CE zur Verfügung gestellt wird.

509840/0757

P.Charransol 27-5-10-13

Die beschriebene Anordnung ermöglicht es, ohne Blockierung eine Verbindung zwischen jedem beliebigen Eingangskanal und jedem beliebigen Ausgangskanal herzustellen. In Verbindung mit Fig.2 wird nun ein Ausführungsbeispiel bezüglich des Multiplexers M der Pig.l erläutert. Der Sprachspeicher MC der Pig.l und seine Adressiervorrichtungen (Zähler CE, CS, sowie die Adressenspeicher MTE, MTS) sind von bekannter Ausführung. Eine bestimmte Schwierigkeit besteht jedoch in Verbindung mit dem Multiplexer M und entsprechend dem Demultiplexer DM, die derart wirtschaftlich verwendet werden müssen, daß das ganze Konzept der Zeitvielfachvermittlung nicht zusehr belastet wird.

Um dies zu erreichen, ist der Multiplexer mit seriellen Verschiebevorrichtungen MDSE versehen, sowie mit Schaltvorrichtungen MCE und parallelen Schiebevorrichtungen MDPE.

Die Eingangsmultiplexlextungen msel bis mse8 sind einzeln mit NBSG verbunden, woraus sich gegeneinander verschobene Multiplexgruppen msedl bis msed8 ergeben. Diese werden in einer 8x8 Matrix verknüpft, die im wesentlichen die Vorrichtung MCE bildet. Daraus ergibt sich eine verschobene Supermultiplexgruppe mped. Die Bits der Gruppe mped passieren verschiedene Verzögerungsstufen, die die Vorrichtungen MDPE bilden, woraus dann schließlich die Eingangssupermultiplexgruppe mpe gebildet wird.

Um die Arbeitsweise dieser Anordnung zu verdeutlichen, wird auf die Tabellen der Fig.3 und 6 verwiesen,die die Signale am Eingang der Multiplexleitungen, der verzögerten MuIti-

509840/075

P.Charransol 27 - 5-10-13

plexleitungen, der verzögerten Parallelsupermultiplexgruppe und schließlich der Eingangssupermultiplexgruppe darstellen.

Wie in Pig.3 dargestellt ist, wird angenommen, daß die Eingangsmultiplexgruppeimesl bis mes8 synchron sind. Die Multiplexgruppe msel erzeugt nacheinander die Bits IiI bis 1x8 einer Information mit dem Rang i und danach die Bit IjI bis Ij8 einer Information mit dem Rang j usw. Synchron dazu stellt die Multiplexgruppe mse2 die Bits 2il bis 2i8 (Information des Ranges i) und danach die Information 2jl bis 2j8 (Rang j) zur Verfügung. Entsprechendes gilt für die anderen Multiplexgruppen.

In Fig.3 wurde zur Veranschaulichung die Information des Ranges j der Multiplexgruppe msel eingerahmt; das erste Bit IjI bis 8jl von jeder Informationen des Ranges j der 8 seriellen Eingangsmultiplexgruppen ist unterstrichen. Die Tabellen der Fig.3 bis 6 enthalten andererseits nur so viele Bits, wie geeignet sind, die relative Verschiebung der Bits untereinander möglichst eindeutig darzustellen.

Wie aus Fig.2 entnommen werden kann, geht die Multiplexgruppe msel direkt in die verzögerte Eingangsmultiplexgruppe msedl über (Verzögerung = O). Dies wird dadurch angedeutet, daß die erste Linie der Fig.4 identisch mit der der Fig.3 ist. Die Multiplexgruppe mse2 passiert ein Verzögerungselement cd21 der Vorrichtungen MDSE, was in einer Verzögerung um eine Bitzeit resultiert, so daß die verzögerte serielle Multiplexgruppe msed2 um einen Bitplatz zurückverschoben wird, wie aus der entsprechenden Linie der Fig.4 ersehen werden kann (dabei entspricht

509840/0757 .

—/ —

P.Charransol 27-5-10-13

ein Schritt zurück einem Schritt nach rechts in der Figur). Das gleiche gilt entsprechend für die anderen seriellen Multiplexgruppen, die mit einer wachsenden Anzahl von Verzögerungselementen verzögert werden. So geht z.B. die letzte Multiplexgruppe mse8 über 7 derartige Verzögerungselemente cd8l bis cd87 in die Multiplexgruppe msed8 über und wird um 7 Bitplätze verzögert.

Auf diese Weise werden z.B. die gleichzeitig eintreffenden Bits IjI, 2jl bis 8jl der Fig.3 in der Fig.4 auf 8 Bitperioden verteilt.

Die Schaltmittel MCE bestehen im wesentlichen aus einer 8x8 Schaltmatrix, die wie folgt gesteuert wird. Die 8 Ausgänge dieser Matrix steuern die 8 Leitungen mpedl bis mped8 der verzögerten Eingangssupermultiplexleitung mped. Bei jeder Bitperiode wird jeder Ausgang mit einem der Eingänge verknüpft, so daß die' 8 Bits vom Eingang zum Ausgang gelangen können, wobei sie umgeordnet werden. Der Vergleich der Fig.4 und 5 verdeutlicht diesen Vorgang. Daraus geht z.B.- hervor, daß die Bits IjI, 2i8, 3i7j bis 8i2, die auf den Leitungen msedl bis msed8 ankommen, über die Leitungen mpedl bis mped8 in der Ordnung IjI, 8i2 bis 3i7, 2i8 übertragen werden. Während der nächsten Bitperiode werden die in der Ordnung Ij2, 2jl, 3i8, usw. 8i3 ankommenden Bits in der Ordnung 2jl, Ij2, 8i3 usw. bis 3i8 weiterübertragen. Allgemein ausgedrückt wird jedes Bit mit dem Rang 1 innerhalb einer Information auf der Leitung mpedl übertragen, jedes Bit mit dem Fang 2 auf der Leitung mped2,usw. Aus den Figuren geht hervor, daß Bits mit dem Rang 1 (unterstrichen), die dieselbe Bitperiode belegen (Fig.3), nach-

5098A0/0757 '

- ii -

P.Charransol 27-5-10-13

einander auf der Leitung mpedl auftauchen. Andererseits wird die umrahmte Information in der Fig.3 auf die,8 Leitungen mpedl bis mped8 parallel verteilt, und zwar mit einer Verschiebung von einem Bitplatz. Dieser Vorgang findet bei jeder beliebigen Bitkombination statt.

Um die dadurch auftretende Verzögerung zu korrigieren enthalten die Vorrichtungen MDPE 7 Verzögerungselemente cdll bis cdl7 für die Leitung mpedl, 6 dieser Elemente cd22 bis cd27 für die Leitung mped2, 5 Elemente cd33 bis cd37 für die Leitung mped3, usw. bis zur Leitung mped8 ohne Verzögerungselement.

Das Ergebnis dieser Verzögerung ist in Fig.6 dargestellt, die die Position der Signale der Fig.3 angibt, wenn diese von der Eingangssupermultiplexleitung mpe aufgenommen werden. Die umrahmte Information der Fig.3 wird während eines Zeitschlitzes auf die 8 Drähte der Parallelsupermultiplexleitung übertragen. Entsprechendes gilt für alle anderen Informationen.

Der Multiplexer M in Fig.2, der insgesamt über 55 Verzögerungselemente verfügt, und eine 8x8 Matrix bewerkstelligen damit die erforderliche Umordnung von 8 seriellen Multiplexgruppen in eine parallele Supermultxplexgruppe.

Es soll noch bemerkt werden, daß bei Umkehrung der Übertragungsrichtung dieselben Vorrichtungen dazu benutzt werden können, eine parallele Supermultxplexgruppe auf 8 serielle Multiplexgruppen aufzuteilen. Der Demultiplexer

509840/0757 ~'~

P.Charransol 27-5-10-13

DM der Pig.8 ist deswegen strukturell ähnlich aufgebaut wie der Multiplexer M, eine nähere Beschreibung erübrigt sich deshalb.

Zur Realisierung der in Fig.2 dargestellten Schaltmatrix kann auf die Beschreibung einer solchen Matrix in der französischen Patentschrift Nr. 72 16 447 vom 9-Mai 1972 zurückgegriffen werden. Dabei gelangt man dann zu einer Anordnung, wie sie in Fig.7 dargestellt ist. Fig.7 zeigt einen Modul MD mit 8 Eingängen el bis e8, 8 Ausgängen si bis s8 und 8 Adressiereingängen adsl bis ads8. Der Adressiereingang adsl erhält während jeder Bitperiode eine 3-Bit-Adresseninformation, die angibt, welcher Eingang dem Ausgang si zugeordnet werden muß. Bei Beginn jeder Bitperiode tastet ein Signal 06 die an jedem Eingang anliegenden Signale ab. Das gleiche Signal 06 wird eine Bitperiode später in Verbindung mit der Adresse adsl angewandt, um am Ausgang si den vorher abgetasteten Signalwert zur Verfügung zu stellen. Falls die Adresse den Eingang el bezeichnet, wird das vom ersten Signal 06 am Eingang el aufgegriffene Bit zum Ausgang si übertragen, wobei es um eine Bitperiode verzögert wird. Falls die Adresse adsl, die von einem Adressengenerator gal erzeugt wird, andauernd den Wert ad=l besitzt, verursacht der Modul ND zwischen dem Eingang el und dem Ausgang si eine Verzögerung von einer Bitperiode.

Ordnet man den anderen Ausgängen Adressen mit dem Wert ad=2, 3, ...8, zu, erreicht man auf diese Art und Weise Verzögerungen bis zu 7 Bitperioden.

509840/0757 -/-

- 13 P.Charransol 27-5-10-13

Der Modul MD ist demnach in der Lage, dieselben Punktionen auszuüben, wie z.B. die Verzögerungselemente cd21 und cdll bis cdl7 der Fig.2, wobei der Eingang el mit der seriellen Multiplexgruppe msd2 verbunden ist und der Ausgang si mit der verzögerten seriellen Multiplexgruppe msed2; die Leitung mpedl der verzögerten SupermuTfciplexgruppe mped ist mit dem Eingang e2 verbunden, wobei der Ausgang s8 die Leitung mpel der Eingangssupermultiplexgruppe mpel steuert.

Ein anderer Modul fällt in ähnlicher Weise die Verzögerungsglieder cd31, cd32 (el, si verbunden mit e2, s2) da, sowie die Verzögerungselemente cd22 bis cd27 (e3, s3* verbunden mit e4...,s7 verbunden mit i8, s8) 5 weitere Module bilden die anderen erforderlichen Verzögerungselemente. Sie sind dabei aufgeteilt in 3+5, 4+4, 5+3, 6+2 und 7+1 Stufen. Die 7 Module werden von einer Gruppe von 8 Adressengeneratoren gal bis ga8 gesteuert, die andauernd die Adresse ad=l, 2, 3 bis 8 abgeben.

Die Matrix, aus der die Einrichtungen MCE bestehen, ist ebenfalls von dem oben beschriebenen Typ. Sie wird ebenfalls von Adressengeneratoren gesteuert, die zyklisch die Adressen 1 bis 8 abgeben, aber mit einer Verzögerung von einer Bitperiode zwischen jedem Adressengenerator und dem nächsten, wie durch Vergleich der Fig.4 und 5 erkennbar ist.

Schließlich ist auch der Multiplexer M der Fig.l mit Hilfe von 8 derartigen Modulen aufgebaut, wobei einfachere Adressengeneratoren verwendet werden. Der Demultiplexer GM ist ähnlich aufgebaut und kann dieselben Adressengeneratoren benutzen. Dies stellt eine sehr wirtschaftliche Lösung dar und hat den unmittelbaren Vorteil, daß dieselben-Bauelemente

509840/0757 . __;_

P.Charransol 27-5-10-13

verwendet werden äe in der übrigen Anlage, wenn die erfindungsgemäße Anordnung z.B. in einer Zeitvielfachvermittlungsstelle eingesetzt wird, wie dies in der folgenden Fig.8 dargestellt ist.

Die Anordnung gemäß Fig.8 stellt ein Anwendungsbeispiel der Erfindung dar, wobei bis zu 64 seriellen Parallelwandleranordnungen gemäß der Erfindung CTEl bis CTE64 und bis zu 64 Ausgangsserienparallelwandleranordnungen CTSl bis CTS64 vorgesehen sind, sowie 8 Raumgruppen ESSl bis ESS8. Jede Wandleranordnung gemäß der Erfindung ist über eine serielle Multiplexleitung mit jeder Raumstufe verbunden. Auf diese Weise ist z.B. die Wandleranordnung CTl mit der Multiplexgruppe mecl/1 bis mecl/8 mit einem Eingang jedes Raumelementes verbunden. Außerdem ist jeweils ein Ausgang von jeder der Raumstufen ESSl bis ESS8 über die Multiplexgruppen mscl/1 bis mscl/8 mit einer erfindungsgemäßen Wandleranordnung CTSl verbunden. Jedes Raumelement ESSl bis ESS8 hat demnach 64 Eingänge und Ausgänge. Jedes Raumelement besteht aus 2 oder 3 Raumkoppelstufen, die z.B. aus den oben beschriebenen Modulen aufgebaut sein können.

In einer solchen Anordnung ist die Blockierwahrscheinlichkeit der erfindungsgemäßen Wandler gleich 0. Die Blockierwahrscheinlichkeit der Raumelemente ist auf jeden Fall dann niedrig, wenn sie aus 3 Raumkoppelstufen bestehen. Damit kann eine Vermittlungsanlage mit großer Verkehrskapazität aufgebaut werden.

Die erfindungsgemäßen Wandlereinrichtungen (zur Verarbeitung von 256 Kanälen) können unabhängig voneinander eingesetzt

509840/0757

P.Charransol 27-5-10-13

werden und dann installiert werden, wenn sie notwendig geworden sind; die Anzahl der erfindungsgemäßen Anordnungen kann deshalb beim Ausbau einer Vermittlungsstelle den wachsenden Erfordernissen angepaßt werden.

509840/0757

Claims (2)

1. P.Charransol 27-5-10-13

   Patentansprüche

   Anordnung zur Serien-Parallel-Wandlung, insbesondere für Zeitvielfachvermittlungsanlagen, wobei von arkommenden Multiplexleitungsgruppen mit serieller Bitübertragung auf eine Supermultiplexlextungsgruppe mit paralleler Bitübertragung übergegangen wird (highway), dadurch gekennzeichnet , daß erste Verzögerungseinrichtungen (cd21...cd87) in die ankommenden Multiplexleitungen eingefügt sind, wobei die Bits von m Multiplexleitungen entsprechend der Nummer ihrer Multiplexleitung um 1, 2, .. . ,m Bitperioden verzögert werden, daß zur Aufnahme der verzögerten Bits eine m χ m-Matrix-Anordnung (MCE) vorgesehen ist, die die verzögerten, seriellen Bits verzögert parallel abgibt, und daß zweite Verzögerungseinrichtungen (cdll...cd37) vorgesehen sind, die die verzögerten, parallelen Bits entsprechend der Nummer ihrer Multiplexleitung um m-1, m-2, ...I₃ 0 Bitperioden verzögern.
2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß durch Umkehrung der Anordnung eine Parallel-Serien-Wandlung durchgeführt wird.

   509840/07 5 7