DE2109024C3 - Verfahren und Anordnung zur Steuerung und zeitweisen Speicherung von PCM-Informationen bei der Durchschaltung eines Eingangsmultiplex auf ein Ausgangsmultiplex sowie Anordnung zur Durchführung des Verfahrens - Google Patents
Verfahren und Anordnung zur Steuerung und zeitweisen Speicherung von PCM-Informationen bei der Durchschaltung eines Eingangsmultiplex auf ein Ausgangsmultiplex sowie Anordnung zur Durchführung des VerfahrensInfo
- Publication number
- DE2109024C3 DE2109024C3 DE19712109024 DE2109024A DE2109024C3 DE 2109024 C3 DE2109024 C3 DE 2109024C3 DE 19712109024 DE19712109024 DE 19712109024 DE 2109024 A DE2109024 A DE 2109024A DE 2109024 C3 DE2109024 C3 DE 2109024C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- control
- multiplex
- output
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/18—Time-division multiplex systems using frequency compression and subsequent expansion of the individual signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/08—Time only switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
Description
plex-Kanälen.
Nachteilig ist bei den bekannten
19. Anordnung nac'h Anspruch 18, dadurch gekennzeichnet,
daß das Ausgangs-Multiplex (.?) Λ' Elementrir-Multiplex-Systemcn (sa N)
Anordnungen,
daß es erforderlich ist. daß die Anzahl der zur Ver-
aus Λ' fc-lementrir-iViuiupiex-iysiemcn (sa . . . .m\; uua es niuiucnun m. uu,., u.~ ,..
der Kapazität (s/N) gebildet ist, daß der Schreib- 35 füsiung stehenden Steuerworte und PufTerworie der
steuerspeicher (MCEl) nur einmal vorhanden ist Anzahl der jeweils zugeordneten Multiplex-Kanäle
und das Schreiben in die Elementarspcicher (la entspricht und überdies die Eingangs- und die Aus-
. 2/V) steuert, weiche jedem Ausgangs-Elementar-Mukiplex
zugeordnet sind, daß jeder Elementarspeicher eine Lcse-Steuerschaltung besitzt,
welche durch einen Markierungsgenerator (la . . .7 N) gesteuert ist, der jedem Elementar-Multiplex
zugeordnet ist, daß von der Lese-Stcucrschaltung über einen Satz von Kennzeichnungen
40 gangs-Multiplex-Kanäle dieselbe Kapazität sowie
eine gemeinsame Zeitbasis aufweisen.
Aus der deutschen Auslegcschrift 1 910 975 ist ein
Verfahren und eine Schaltungsanordnung zur Übertragung von Schaltkennzeichen i:i einer PCM-Zeitmuitiplex-Fcrnmeldcanlage,
insbesondere mit PCM-Zeitmultiplex-FernsprcchVermittlungsstellen
bekannt,
ein Zugriff zum Pufferspeicher besteht, weiche 45 in deren' Pulsrahmen ein gemeinsamer Datenzeit
kanal zur Übertragung von Signalisierungszcichcn vorgesehen ist. Bei diesen Signalisierungszeichen handelt
es sich um Schaltkcnnzeichen, deren Übertragung schnell und ohne nennenswerte Verzerrung er-
dern Eicmentarspeicher des entsprechenden EIemenlar-Multiplcxes
zugeordnet ist.
20. Anordnung nach einem der Ansprüche 17.
18 und 19, dadurch gekennzeichnet, daß die dem
rieht geteilten Multiplex zugeordnete Steuer- 50 Folgen soll. Während sich die Schaltkennzcichen auf
schaltung einen Satz von Adressen (K) an eine die aufzubauenden Verbindungen beziehen und in
V'ertcilerschaltung liefert, welche ebenso viele der genannten Litcraiurstelle eine spezielle Art der
übertragung derartiger Schaltkennzeichen beschrieben ist, befaßt sich die Erfindung mit der Durch-
Ausgänge aufweist, wie Elementarspcicher vorhanden sind, daß jeder Ausgang einem der EIe-
nicntarspcichcr zugeordnet ist und einen Satz 55 schaltung von PCM-Informationen von einem Einvon
Adressen derart liefen, daß die Anzahl der gangsmuitiplex auf ein Ausgangsmultiplex.
durch die Ausgangsanordnung gelieferten Adres- Aufgabe der Erfindung ist demgemäß die Schafsen
kleiner oder gleich (K) ist. fung eines Verfahrens und einer Anordnung zur
21. Anordnung nach einem der Ansprüche 17 Steuerung und zeitweisen Speicherung von PCM-bis
20, dadurch gekennzeichnet, daß die den eic- 60 Informationen bei der Durchschaltung eines Einmcntarcn
Multiplex-Systemen zugeordneten gangszeitmultiplcx auf ein Ausgangszeiimultiplcx,
Stcucrschaltungen unterdrückt sind, daß die ent- das eine zumindest weitgehende Unabhängigkeit der
sprechenden Markieiungsgcneratoren direkt ent- Speicherkapazität von der Anzahl der Eingangs- und
weder das Lesen oder das Schreiben der zi.igcord- Ausgangskanäle und eine Verminderung dieser
iu-ten Pufferspeicher steuern und daß die Adres- 65 Speicherkapazität ermöglicht sowie ein Durchschalscn
(Q) dann entweder mit den Adressen (E) ten zwischen Multiplex-Systemen mit sehr untcrodcr
mit den /»drcssen (S) vereinigt sind. sdiiedliclicn Anzahlen von Kanälen und untcrschiedliehen
Taktfrequenzen zuläßt.
Ausgehend von einem Verfahren der eingangs angeführten
Art wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß zunächst ein freies Wort Kl
eines zwischen dem Eingangsmultiplex und dem Ausgangsmultiplex vorgesehenen Pufferspeichers mit
durch Adressen K definierten PufTerwertcn ausgewählt
wird, daß dieses Wort der gewünschten Verbindung Ei. Sj für die Dauer der Verbindung zugeordnet
wird, daß dann die Beziehungen Ei, Kl und Sj, Kl gebildet und gespeichert werden, daß daraufhin die
im Kanal Ei des Eingangsmultiplex anstehende Information unter der Steuerung eines Eingangsmarkicrungsgencrators
in das Wort Kl des Pufferspeichers eingeschrieben und schließlich dieses Wort Kl unter
der Steuerung eines Ausgangsmarkierungsgenerators in den Kanal Sj des Ausgangsmultiplex ausgelesen
wird.
Gemäß der Erfindung werden die Zcitlagcn somit
in Adressen umgesetzt, d. h., es wird mit Zeitlagenadressen
gearbeitet. Der durch die Erfindung erzielte technische Fortschritt besteht vor allem darin, daß
eine Unabhängigkeit der Anzahl der Speicherwortc des Pufferspeichers bezüglich der Anzahl der Eingangs-
und Ausgangsmultiplcxkiinülc besteht und
überdies die Möglichkeit besteht. Multiplex-Anordnungcn
von sehr unterschiedlicher Kapazität miteinander zu verbinden, die auch notwendigerweise nicht
die gleiche Taktfrequenz besitzen müssen.
Eine vorteilhafte Anordnung zur Durchführung des eilindungsgemäßen Verfahrens zeichnet sich dadurch
aus, daß der Pufferspeicher adressierbar ist und eine Speicherkapazität von k Pufferworten aufweist,
daß ein PulTerwort Kl für die Dauer einer Verbindung Ei. Sj erhalten bleibt, daß eine vorgesehene
Steuerschaltung einen Schreibsteuerspeicher MCE aufweist, in welchem das Verbindungsprogramm in
der Form Kl, Sj gespeichert ist. daß der Schreibsteuerspcichcr
durch eine Adressierschaltung Zugang zu dem Pufferspeicher hat. daß die Adressierung durch
Adressen K der Pufferworte erfolgt, daß der Schrcibsteucrspcicher
durch einen Eingangsmarkierungsgenerator steuerbar ist und daß zum Auslesen des Pufferspeichers eine Lescadressierschaltung unter der
Steuerung eines Ausgangsmarkicrungsgenerators vorgesehen ist.
Das Herstellen einer Verbindung zwischen einem Kanal Ei eines Eingangs-Multiplexes und einem Kanal
Sj eines Ausgangs-lviultiplcxcs besteht somit darin,
ein Wort Kl des Pufferspeichers auszuwählen, zu dieser Verbindung für die Dauer der Verbindung Ei,
Sj die Beziehungen Ei, Kl und Sj, Kl aufzubauen und in den Speicher zu bringen. Die auf dem Kanal Ei des
Eingangs-Multiplexes dargestellte Information wird in das Wort Kl des Pufferspeichers unter der Steuerung
des Kennzeichnungsgenerators E über den Schreibsteuerspeicher KCE eingeschrieben, und dieses
Wort Kl wird unter der Steuerung des Kennzeichnungsgenerators S über den Lesesteuerspeicher MCL
gelesen, so daß damit die Übertragung der Information des Eingangskanals Ei zum Ausgangskanal 5/
über den Pufferspeicher MT gewährleistet ist.
Für den Fall, daß die beiden Multiplex-Systeme synchron sind oder in Synchronismus gebracht worden
sind, kann die Verbindung mit Hilfe eines Speichers aufgebaut werden, der nur eine einzige Adressierschaltung
aufweist, welche im Teilzeitvcrfahren zwischen den Lese- und den Schreiboperationen arbeitet.
Die Verwendung eines adressierbaren Speichers, der in Verbindung mit zwei Adressierschaltungen
adressierbar ist, erübrigt die vorherige Synchronisierung der zwei Multiplex-Systeme.
Als Steuerspeichcr werden nur Lesespeicher verwendet,
wenn das Verbindungsprogramm starr ist, oder in allgemeinerer Weise werden Schreib-Lese-Spcicher
verwendet, wenn das Programm in frei programmierbaren Einrichtungen vorliegt.
ίο In den zwei Fällen können zwei verschiedene Typen
von Speichern verwendet werden: Speicher mit direkter Adressierung, wobei die Ansteuerung über
Adressen E oder 5 erfolgt und die Adresse K dann die gespeicherte Information bildet. Weiterhin könneu
Speicher mit indirekter Adressierung verwendet werden, wobei die Adressen E oder S dann die gespeicherte
Information bilden, die in der Adresse K dieser Speicher untergebracht ist, wobei eine Schaltung
zur indirekten Adressierung oder zur Abfrage, welche durch die Adressen E oder S angesteuert wird,
ermöglicht, die Adressen K auf der Ausgangsschaltung der Speicher zu erhalten. Diese Speicher können
entweder als Matrizenspeicher in statischer oder dynamischer Ausführung oder als Umlaufspeicher ausgebildet
sein.
Für den Fall, daß die Eingangs- und die Ausgangs-NHiltiplcx-Systcmc
(c oder s) aus N Elcmentar-Multiplcx-Systcmcn
der Kapazität e durch N oder s durch N bestehen, ist es nicht erforderlich, zuvor aus den
Elcmentar-Multiplex-Systemcn ein Multiplex-System aufzubauen, wie es bisher allgemein üblich war, da
sich dies gemäß der Erfindung durch eine entsprechende Spcichcrorganisation erübrigt.
In diesem Fall ist der Speicher der Verbindungs-
schaltung aus Elementarspeichern aufgebaut, die jeder einem Elementar-Multiplex zugeordnet sind, wobei
zu jedem der Elemcntarspeicher ein Zugriff von der dem Elementar-Multiplex zugeordneten Steuerschaltung
über einen Satz von Kennzeichnungen (J
+0 besteht, und zwar ebenso wie über eine Steuerschaltung,
welche einem nicht unter dem Satz der Kennzeichnungen Γ geteilten Multiplex zugeordnet ist.
welches, ausgehend von einem Satz von Kennzeichnungen K, erhalten wird, so daß die Anzahl der
Kennzeichnungen K mindestens gleich der Summe der Kennzeichnungen P ist, welche den elementaren
Speichern zugeordnet sind.
Wenn das Eingangs-Multiplex e aus V Elcmcntar-
Multiplcx-Systcmen der Kapazität e aufgebaut ist,
wobei nur eine Lesesteuerschaltung vorhanden ist, und steuert das Lesen der Elementarspeicher, weiche
jedem Elementar-Multiplex zugeordnet sind, wobei jeder der Elementarspeicher eine Schreibsteuerschaltung
besitzt, welche durch einen Kennzeichnungsgenerator gesteuert ist, welcher jedem Elementar-Multiplex
zugeordnet ist, wobei diese Schreibsteuerschaltung über einen Satz von Kennzeichnungen Zugriff zu
der Verbindungsschaltung hat, welche dem Elementarspeicher
des entsprechenden Elementar-Multiplexes zugeordnet ist.
Wenn das Ausgangs-Multiplex s aus N' Elementar-
Multiplex-Systemen der Kapazität -*- aufgebaut ist,
daß das Eingangs-Multiplex nicht unterteilt ist, welches eine Kapazität e besitzt, daß die Schreibsteuerschaltung
nur einmal vorhanden ist und das Einschreiben in die Elementarspeicher steuert, welche
jedem Ausgangs-Elemcntar-Multiplex zugeordnet Wort des Speichers 2 besteht ein Zugriff von den
sind, daß jeder dieser Elemenuirspcichcr cine Lese- Schreib- oder den Lese-Steuerschaltungen her, und
steuerschaltung besitzt, welche durch den Kennzeich- zwar durch ihre Kennzeichnung Kl.
nungsgcncralor gesteuert ist, welcher jedem Aus- Der Eingangs-Kennzeichnungsgenerator 6 liefert
gangs-Elementar-Multiplex zugeordnet äst, daß diese 5 Kennzeichnungen £ unter der Steuerung der Uhr/ie
Lcscstcucrschaltung Zugriff hat zu der Verbindungs- unti des Synchronisationssignals Te, welche dem Ein-
-'jhaltung über einen Satz von Kennzeichnungen, wcl- gangs-Multiplex zugeordnet sind. Im vorliegenden
eher dem Elemcntarspeicher zugeordnet ist. der dem Falle sind die Kennzeichnungen die Ordnungszahlen
Ausgangs-Elcmcntar-Multiplcx zugeordnet ist. der Zeilkanäle des Eingangs-Multiplexes. Der Ausin
den zwei Fällen liefert die Steuerschaltung, wcl- 10 giinns-Kennzcichnimgsgcncrator 7 liefert Kcnnzcichehe
dem nicht geteilten Multiplex zugeordnet ist. ni:ngcn.S' unter der Steuerung der l'lir/u und des
einen Sat/, von Kennzeichnungen Λ .in cmc Verteiler ^v iichronisationssignals Ts, weiche dem Ausgangsschaltung,
welche ebenso viele Ausgänge aufweist. Multiplex zugeordnet sind. Die Kennzeichnungen
wie Elemcntarspeicher vorhanden sind, wobei jeder stellen die Ordnungszahlen der Zeitkanäle des Aus-Ausgang
einem Flementarspeicher derart zugeordnet 15 gangs-Multiplexes dar.
Nt, daß die Anzahl der durch jeden Ausgang geliefcr- Der Stcucrspeichcr MCF. besteht aus einer Schreibteil
Kennzeichnungen kleiner ist als K. schaltung 8, weiche mit Steucrorganen verbunden ist.
Weitere vorteilhafte Ausgestaltungen der erlin- die extern zum Schalter angeordnet sind, aus einem
dungsgemiilieii Anordnung ergeben sich aus den Un- Speicher 10 mit c Worten mit log (2) k Spcichcrpunktcransprüchcn.
20 ten. aus einer Leseschaltung 12, welche mit der
Die Erfindung wird nachfolgend beispielsweise an Sciireibadressicrschaltung 4 von MTC verbunden ist,
Hand drr Zeichnung beschrieben: in dieser/eigt aus einer Sclircibaclrcssierschaltung 14. weiche mit
Fig ine schemaiisclie Darstellung einer An- den externen Sleiicri.rgancn verbunden ist und aus
Ordnung, bei der Steuerlicher mit direkter ,\dres- einer Lesc-Adrcssicrsclialtung Kt, weiche mit dem
sicrung verwendet sind, as Eingangs -Kennzeichnungsgenerator 6 verbunden ist.
!·'i g. 2 eine schcmatischc Darstellung einer Aus- Der Lesc-Steucrspeicher besteht aus einer Lesc-
führungsform der crfindungsgemäßcn Anordnung. schaltung 9, welche mit den externen Steuerorganen
bei der Slcuerspciclier mit indirekter Adressierung verbunden ist, aus einem Speichern mit einer Kaverwendct
sind, pazität von s Worten mit log (2) k Speicherpunkten,
!■" i g. 3. 4, 5 und fi Strukturen von adressierbaren 30 aus einer Lcseschaltung 13. welche mit der Lese-Matrizenspeichern.
welche in de; jiriindimg im Puf- Adressierschaltung 5 von MTC verbunden ist, mit
ferspcichcr verwendbar sind und im Steuerspeiclu-r einer Lese-Adre· verschaltung 15, die mit den extermit
direkter Adressierung, rien Steuerorgan verbunden ist, und mit einer Lcse-
Ii g. 3 einen statischen Matrizenspeicher mit einer Adressierschaltung 17, welche mit dem Ausgangs-AdressierschaiUing,
35 Kcnnzcichmmgsgenerator 7 verbunden ist.
F i g. 4 einen statischen Matrizenspeicher mit zwei Die obengenannten externen Steucrorgane sind
Adrcssicrschaltungen, Rechner, welche die überwachung von Verbindungs-
F ig. 5 einen dynamischen Matrizenspeichcr mit anforderungen gewährleisten, welche Mu'tiplex-Sieiner
Adressierschaltung, gnalc aussenden, die mit dem System verbunden sind,
F i g. 6 den Speicher der F i g. 5 mit zwei Adres- 4O von welchem der Schalter einen Teil darstellt (diese
sicrschaltungen. Organe sind beispielsweise Vielfach-Regislricrein-
F i g. 7 einen Speicher mit indirekter Adressierung, richtungen, zentrale Steuereinheiten usw.).
weicher als Stcuerspcichcr in der Erfindung verwcnd- Auf jede Verbindungsanforderung zwischen einem
bar ist, einlaufenden Kanal Ei und einem auslaufenden Ka-
F ig. 8 eine schematische Darstellung der Erfin- 45 na! 5/ bewirken diese Rechner bei der Verbindung Ei.
dung, wobei das Eingangsmultiplex e aus Elementar- Sj ein freies Pufferwort Kl im Konvers ations-Puffer-Muitiplcx-Einhciten
aufgebaut ist. speicher MTC und führen weiterhin Markierungsope-
F i g. 9 eine schematische Darstellung der Erfin- rationen der Verbindung durch, und zwar einerseits
dung, wobei das Ausgangs-Multiplex s in Elementar- da;: Einschreiben in den Speicher 10 von MCE über
Muitiplex-Einheiten unterteilt ist. 50 die Schreibschaltung 8 unter der Steuerung der
Im Laufe der Beschreibung wird angenommen, daß Schreibadressierschaltung 14, welche durch die
das Eingangs- und das Ausgangs-Multiplex des Schal- Adresse Ei erregt ist, der Adresse Kl, welche sich
ters jeweils ein Puls-Kode-Multiplex ist. dann in dem Wort Ei des Speichers 10 gespeichert be-
Die Fig. 1 stellt einen Zeitschalter gemäß der Er- findet, und andererseits das Einschreiben in den
findung dar, welcher Steuerspeicher mit indirekter 55 Speicher 11 von MCL durch die Schreibschaltung 9
Adressierung verwendet^ der aus einem Konversa- unter der Steuerung der Adressierschaltung 15, weltions-Puffer-Speicher MTC, einem Schreib-Steuer- ehe durch Sj erregt ist, derselben Adresse Kl, welche
Speicher MCE und einem Lese-Steuerspeicher MCL, sich dann in dem Wort Sj des Speichers 11 gespeieinem Eingangs-Kennzeichnungsgenerator 6 und chert befindet.
einem Ausgangs-Kennzeichnungsgenerator 7 aufge- 60 Sobald die Markieningsoperationen durchgeführt
l)autist· sind, erfolgt der Betrieb des Schalters automatisch:
Der Konversations-Puffer-Speicher MTC umfaßt Der Eingangs-Kennzeichnungsgenerator 6 bewirkt
eine Schreibschaltung 1, welche mit einem Eingangs- über die ILese-Adressierschaltang 16 von MCE das
Multiplex e verbunden ist, einen Speicher 2, welcher Lesen des Wortes Ei, welches im Speicher 10 enthalaus K Worten zu χ Binärelementen aufgebaut ist und 65 ten ist, uiad zwar zyklisch und in Pnase mit dem
eine Leseschaltung 3, welche mit dem Ausgangs-Mul- Kanal Ei des Eingangs-Multiplexes e, welches die zu
tiplex s verbunden ist, eine Schreib-Adressierschal- übertragende Information zum Kanal Sj des Austung 4 und eine Lese-Adressierschaltung 5. Zu jedem gangs-Multiplexes s überträgt Die Leseschaltuiae 12
9 10
von MCE liefert dann die Λ Iresse Kl, welche die Schreibschaltung 26 und einer Schreibadressierschal-Schreibadressierschaltung
4 von MCE erregt, und tung 30, welche mit den externen Steucrorganen verbewirkt
das Einschreiben der information in das bunden sind, aus einem Speicher mit k Worten mit
Wort Kl von MTC über ihre Schreibschaltung 1. log (2) s Speicherpunkten und aus einer Frageschal-
Der Ausgangs-Kennzeichnungsgenerator 7 unter- 5 tung 32, welche einerseits mit dem Ausgangs-Kenn-
sucht in demselben Weise den Speicher 7 des Spei- zeichnungsgenerator 7 und andererseits mit der
chers von MCL, welcher beim Durchgang der Kenn- Schreib-Adressierschaltung 5 von MTC verbunden
zeichnung .S/ die Adresse Kl liefert, welche über die ist.
Lese-Adressierschaltung 5 von MTC das Lesen des Es ist hervorzuheben, daß in dieser Ausführungs-Wortes
Kl bewirkt, das in dem Speicher 2 enthalten io form die Speicher MTC, MCEO und MCjLO dieselbe
ist, und somit befindet sich die vorher eingeschriebene Anzahl k Worte aufweisen.
Information auf dem Ausgangs-Multiplex .ν ausge- Bei jeder Verbindungsanforderung zwischen einem
sandt, und zwar über die Leseschaltung 3 von MTC einlaufenden Kanal Ef und einem auslaufenden Ka-
und dies in Phase mit dem Durchgang des enlspre- nal Sj bewirken die Rechner der externen Stcucrchcnden
Aus mgs-Multiplexes .r durch den Kanal Sj. 15 organe bei der Verbindung E/, Sj ein freies Puffer-Arn
Fnde der Verbindung führen die Steuerorganc wort Kl von MTC und führen Markierungsoperatiodie
Freigabe durch, indem sie nach dem oben für ncn durch, und zwar einerseits das Einschreiben in
das Einschreiben beschriebenen Verfahren die Steuer- den Speicher 27 von MCEO über die Schreibschalspeicher
MCE und MCL löschen und indem sie tung 25 unter der Steuerung der Adressierschaltung
durch Einschreiben von Null die oben in die Speicher »o 29, weiche durch die Adresse Kl erregt ist, der
MCE und MCL eingeschriebenen Adressen löschen, Adresse Ei, welche sich dann in dem Wort K/ des
so daß die Adresse Kl nicht mehr im Speicher MCE Speicher 27 gespeichert befindet, und andererseits
und MCL gespeichert ist und daß die Verbindung das Einschreiben in den Speicher 28 von MCLO über
Li. Sj unterbrochen ist. die Schreibschaltung 26 unter der Steuerung der
Die Speicher 2,10 und 11 können statische oder »5 Adressierschaltung 30, welche durch die Adresse Kl
dynamische adressierbare Speicher mit einer oder erregt ist, der Adresse Sj, welche sich dann in dem
zwei Adressicrschaltungen sein. Die Speicher 10 und Wort Kl des Speichers 28 gespeichert befindet.
11 können auch Umlaufspeicher sein und jeweils Sobald die Markierungsoperationen durchgeführt
durch die Eingangs- und die Ausgangs-Multiplex- sind, erfolgt der Betrieb des Schalters automatisch:
uhren gesteuert sein, wobei die Kennzeichnungsgcne- 30 Der Eingangs-Kennzeichnungsgenerator 6 liefert an
ratoren 6 und 7 dann zur zeitlichen Auswahl zum die Frageschaltung 31 von MCEO Kennzeichnun-
Schrciben der Worte Er und Sj in diese Speicher gen E, und zwar in zyklischer Weise, wobei eine
dienen. Verschiedene Typen von Umlaufspeichern Kennzeichnung E/ in Phase mit dem Kanal Ei des
bzw. Verzögcrungs- oder Laufzeitspeichern sind bc- Eingangs-Multiplexes e ist. Beim Durchgang einer
kannt und im Handel, wie in der französischen Pa- 35 Kennzeichnung Ei sucht die Frageschaltung 31 im
tentschrift 7 013 977 beschrieben. Speicher 27 die Adresse Ei, welche in dem Wort Kl
Die verschiedenen Speicher MTC, MCE und MCL enthalten ist, und diese Adresse Kl wird am Ausgang
können nach verschiedenen Technologien ausgeführt der Schaltung 31 angezeigt und ruft über die Adres-
sein. Gemäß einer bevorzugten Ausführungsform der sierschaltung 4 von MTC die Speicherung in dem
Erfindung sind die verschiedenein Speicher als inte- 40 Wort Kl des Speichers 2 der in dem einlaufenden
grierte Schaltungen nach der Technologie T. T. L Kanal Ei des Multiplexes e enthaltenen Information
angeführt (Transistorlogik), und zwar ebenso wie über die Schreibschaltung 1 hervor,
die übrigen Organe, insbesondere die Kennzeich- Der Ausgangs-Kennzeichnungsgencrator 7 untcr-
nungsgeneratoren 6 und 7. sucht in der gleichen Weise die Frageschaltung 32
Die Fig.2 stellt einen Schalter dar,welcher Steuer- 45 von MCLO, welche beim Durchgang der Kennzeich-
r.peicher zur indirekten Adressierung verwendet und nung Sj am Ausgang die Adresse Kl anzeigt, welche
einen Konversations-Pufferspeicher MTC aufweist. über die Adressierschaltung 5 von MTC das Lesen
einen Schreib-Stcuerspeicher MCEO und einen Lese- des Wortes Kl des Speichers 2 hervorruft. Somit be-
Steucrspeicher MCLO besitzt, einen Eingangs-Kenn- findet sich die vorher in den Speicher 2 eingeschrie-
zeichnungsgenerator 7 hat, wobei die Kennzeich- 50 bene Information auf dem Ausgangs-Multiplex s von
nungsgeneratoren 6 und 7 mit denjenigen der Fig. 1 MTC über die Leseschaltung3 von AfTC ausgesandt
identisch sind. und dies in Phase mit dem Durchgang des entspre-
demjenigen der Fig. 1 identisch und weist dieselben Am Ende der Verbindung führen die Steuerorgane
adressierbarer Speicher. Er besteht aus einer Schreib- von 5/ in AfCEO und MCLO in der Adresse Kl die
schaltung 25 und einer Schreib-Adressierschaltung Worte Kl der Speicher 27 und 28 löschen. Die Adres-
29, welche mit den externen Steuerorganen verbun- sen Ei und 5/ sind nicht mehr in den Speichern 27
den sind, die oben bereits erwähnt wurden, und zwar 60 und 28 gespeichert, so daß die Adresse Kl nicht mehr
bei der Beschreibung der Fig. 1, aus einem Speicher an den Speicher MTC geliefert werden kann und
27 mit
k
Worten mit log (2) e Speicherpunkten und keine Operation in dem Wort Kl von MTC durch-
einer Frageschaltung 31, welche einerseits mit dem geführt wird.
seits mit der Schreib-Adressierschaltung 4 von AfTC 65 tischer oder dynamischer Speicher mit einer oder mit
verbunden ist. zwei Adressierschaltungen sein.
Der Lese-Steuerspeicher MCLO ist ein Speicher Die Steuerspeicher MCEO und MCLO sind indirekt
mit indirekter Adressierung, bestehend aus einer · adressierbare Speicher.
π 12
Die verschiedenen Speicher und Schaltungen kon · Hingängen AE zum Schreiben und AI, zum Lesen
nen nach verschiedenen Technologien hergestellt sein. aufweisen.
Gemäß einer bevorzugten Ausführungsform der Er- Fin solcher ,Speicher kann aus integrierten Schal-
fmdung sind diese verschiedenen Speicher und ihre tungen hergestellt sein. Man findet im Handel häufig
angeschlossenen Schaltungen als integrierte Schal- 5 Speicher mit vier Worten zu vier Binärelcmcnten,
tungen nach der Technologie TTL ausgeführt (!ran- welche insbesondere in großem Umfang in der Infor-
sistorlogik), wobei verschiedene Typen von inte- mationstechnik verwendet werden,
grierten Schaltungen gegenwärtig auf dem Markt Die in den Fi g. 3 und 4 dargestellten Spe'chcr sind
sind statische Speicher.
Die Fi g. 3 stellt einen ndressierbaren Speicher mit io Die in den F i g. 5 und 6 dargestellten Speicher
seiner einzigen Adressierschaltung und seiner Zu- sind dynamische Speicher, d. h.. daß jedes Informa-
grilfsschaltung dar. In dieser Figur ist 33 der adres- tion.swort in einem Register gespeichert ist, welches
sierbarc Speicher mit einer einzigen Adressierschal- auf sich selbst zur Schleife geschaltet ist, oder einem
lung, 34 ein logisches ODER-Gatter, 20 und 21 /.wei Schieberegister, wobei die verschiedenen Worte in
lugische UND-Gatter. Der Speicher 33 umfaßt zwei t5 Serie gespeichert werden und während du-Dauer des
Hingänge, von denen der eine die Signale E empfängt. Speichern* seriell zirkulieren.
welche die zu speichernde Information darstellen, Oie F i g. 5 stellt einen Speicher mit einer Adresiind
der andere die Schreibbefehle W empfängt, sowie scnschaltiing dar, welcher im wesentlichen aus k
einen Signalausgang 5. Es besteht ein Zugiilr durch Schieberegistern besteht, von denen jedes .v Binär-(lie
.adressierschaltung, welche die Eingänge Al. zn elemente aufweist, von denen jedoch nur zwei, und
Al . . . Ai aufweist, wobei jeder dieser Hingänge mit 7.WUI das erste und das A>te dargestelüt sind. Die
einer ZugrifTsschaltiing verbunden ist, welche gemäß Schieberegister 37 und 38 haben ihren Ausgang jeder
Darstellung aus einem logischen ODF.R-Gattcr ,veils mit einem logischen UND-Gatter 50 und 51
und zwei logischen UND-Gattern besteht. Der FJn- verbunden, während der Ausgang jedes Gatters 50
gang A i ist mit dein Ausgang des Gatters 34 verbun- 25 und Si mit einem Hingang eines logischen ODER-dni,
die Ausgänge der Ciatter 20 und 21 sind jeweils Gatters 52 verbunden ist, weiches k Eingänge aufniit
einem Hingang dos logischen UND-Galters 34 weist, und zwar einen pro Schieberegister. Jedes
verbunden. Das logisch»; UND-Gatter 20 besitzt zwei Schieberegister empfängt Uhrcnsignale H. welche das
Eingänge, von denen der eine ein Signal iF empfängt, Umlauten der im Register gespeicherten Informatiowelches
von der Uhr he des Eingangs-Multiplexcs er- 30 nen gewährleisten. Der Eingang des Registers 37 ist
/engt ist, während der andere eine Schreibadresse mit dem Ausgang eines logischen ODER-Gattcrs 48
AiE empfängt. Das logische UND-Gatter 21 umfaßt mjt ZWei Eingängen verbunden, wobei der eine mit
zwei Eingänge, von denen der eine ein Signal .!.S" emp- dem Ausgang eines logischen UND-Gatters 39 und
fängt, welches von der Uhr/w des Ausgangi:-Multi- der andere mit dem Ausgang eines logischen UND-j'lexes
erzeugt ist, während in einem anderen Zeit- 35 Gatters 44 verbunden ist. Der Eingang des Registers
Punkt von tE der andere eine Schreibadresse AiL 38 ist mit dem Ausgang eines logischen ODER-Gatempfängt.
Da das Gatter 20 von der Uhr he gesteuert ters 49 mit zwc: Eingängen verbunden, von denen
wird und einen Schreibbefehl AiE empfängt, über- der eine mit dem Ausgang eines logischen UND-Gati!
,gt das letztere zum logischen ODER-Gattcr, und ters 40 und der andere mit den Ausgang eines lov.
ar zum Eingang Ai der Adressierschaltung des 40 gischen UND-Gatters 45 verbunden ist. Ein Eingang
Speichers 33 nur dann, wenn die Signale lie und AiE der Gatter 39 und 40 ist mit einer Klemme E verbuniil-jichzeitig
anliegen. In derselben Weise überträgt den. auf welcher die zu speichernd η Informationen
-las logische UND-Gatter 21 zum Eingang Ai über ankommen, ein anderer Eingang der Gatter 39 und
las logische ODER-Gatter 34 das Lcscsignal AiL 40 ist jeweils mit dem Ausgang der logischen UND-i
irdann. wenn dieses Signal und das Signal hs gleich- 45 Gatter 42 und 43 verbunden, die ihrerseits durch die
/eilig auf den Eingängen des Gatters 21 anliegen. Ausgänge 1 und k des Adressendekodiierers 41 und
Der Speicher33 kann beispielsweise ein integrier- durch den Schreibbefehl W gesteuert sind. Dp: Gat-Ki
Speicher sein, welcher aus Speicherzellen mit 16 tcr 44 empfängt einerseits das Ausgangssigi.d! des
Worten zu 1 oder 4 Binärelementen aufgebaut ist. Registers 37 und andererseits das Ausgangssignal
wie sie häufig vorkommen, wobei solche Speicher 50 des Gatters 42 über einen Inverter 46. Das Gatter 45
durchaus bekannt sind und weitverbreitet sind, ins- empfängt einerseits das Ausgangssignal des Registers
besondere in der Informationstechnik. In gleicher 38 und andererseits das Ausgangssignal des Gatters
Weise befinden sich integrierte Schaltungen im Han- 43 über einen Inverter 47. Die Ausgänge 1 und k
del, welche mehrere logische ODER-Gatter aufwei- des Adressendekodierers 41 sind jeweils mit einem
sen, die durch zwei oder mehrere logische UND-Gat- 55 Eingang der logischen UND-Gatter 53 und 54 verter gesteuert sind, welche es gestatten, die Zugriffs- bunden, deren anderer Eingang die Schreibbefehle W
schaltungen zu den Eingängen Al, A2, ...Ai des über einen Inverter55 empfängt. Der Ausgang des
Speichers 33 zu realisieren. Gatters 53 ist mit einem Eingang des Gatters 50 ver-Die F i g. 4 stellt einen adressierbaren Speicher 35 bunden. während der Ausgang des Gatters 54 mit
mit zwei Adressenschaltungen dar. Er umfaßt einen 60 einem Eingang des Gatters 51 verbunden ist. Jedei
Eingang, welcher die Signale E aufnimmt, die die zu Eingang Al, Al... An des Adressendekodierers
speichernde Information darstellen, einen Eingang, ist mit einer Zugriffsschaltung 36 verbunden oder mit
welcher die Schreibbefehle W empfängt, zwei Ein- einem Multiplexer, welcher mit der Zugriffsschaltuni
gänge, welche die Uhrensignale he und fts der Ein- des Speichers 33 der F i g. 3 identisch ist. Bei Abgangs- und der Ausgangs-Multiplex-Signale emp- 65 Wesenheit des Adressier-Schreibsignals auf den Gatfängt, sowie einen Ausgang S der Signale. Bs besteht tern 39 und 40 sind die Register 37 und 38 auf siel·
ein Zugriff zum Speicher 35 durch die Adressierschal- selbst über Gatter 44 und 45 zurückgeführt, welch«
tungen, welche jeweils eine bestimmte Anzahl von durch die Inverter 46 und 47 und die Gatter 48 unc
13 14
49 gesteuert werden, und die in den Registern gespei- eher Weise aus m logischen UND-Gattern aufgebaut
cherten Informationen laufen unter der Wirkung der ist. Das logische UND-Gatter 64 empfängt auf einem
Uhr H um. Das Einschreiben eines Wortes in ein Re- Eingang einen Schreibbefehl W und auf einem ande-
gister besteht daher darin, den Dekodierer 41 über ien Eingang eine Information E. Die Information £
Adressenleiter zu erregen und gleichzeitig den 5 wird über m Leiter übertragen, und zwar einen pro
Schreibbefehl W zu erteilen, wodurch eines der Gat- Binärelement. Die Gatter 65, 66, 67 haben einen Ein-
ter 39, 40 erregt wird, während das entsprechende gang mit einem Ausgang eines Dekodierers 68 ver-
zur Schleife geschaltete Gatter 44 oder 45 durch den bunden, das Gatter 65 mit dem Ausgang 1, das Gat-
entsprechenden Inverter 46 oder 47 blockiert bleibt. ter 66 mit dem Ausgang 1, das Gatter 67 mit dem
Die auf £ dargestellte Information wird über das eine io Ausgang k. Der Dekodierer empfängt die Adressen
der Gatter 39 oder 40 und das entsprechende Gatter über seinen Eingang 69.
48 oder 49 auf den Eingang des entsprechenden Re- Das Einschreiben in die Register erfolgt in folgengisteis
37, 38 geführt, welches ihn unter der Wir- der Weise: Eine anstehende Information E wird über
kung der Uhr Ji registriert. Wenn der Befehl W ver- das Gatter 64 übertragen, wenn der Schreibbefehl W
schwindet, wird das Register, in welches die Informa- 15 gegeben wird, und zwar zum Eingang der Gatter 65,
lion eingespeichert wurde, mit sich selbst zur Schleife 66. 67, welche durch ein Ausgangssignal des Dckogeschahet,
und die Information läuft dort unter der dierers 68 gesteuert werden, der durch eine am Zu-Steucrung
der Uhr// um. Wenn der Schreibbefehl If griff 69 anstehende Schreibadresse erregt wird. Unter
anlegt, sind die Gatter 53 und 54 durch dieses Signal der Annahme, daß es sich um den Ausgang 1 des Deauf
Gruna des Inverters 55 blockiert. Bei Abwesen- 20 kodierers 68 handelt, wird die Information E dann in
heit des Schreibbefehls W sind diese Gatter 53 und das Register 58 eingeschrieben. Da das Gatter 66 aus
54 erregt, und eine Adressierung, welche dem Dcko- ni logischen UND-Gattern aufgebaut ist, ist der Ausder41
zugeführt wird, erregt das eine der Gaiter 50 gang 1 des Dekodierers offensichtlich auf alle dieser
oder 51 über das entsprechende der beiden Gatter 53 Gatter vervielfacht. Wenn eine Leseadresse an 63 anjder
54, und der Inhalt des entsprechenden Registers 35 liegt, beispielsweise E, sind alle Vergleicher 60.61,62
37 oder 38 wird am Ausgang S des Gatters 52 unter erregt, aber es antwortet nur der Vergleicher 61, weider
Wirkung der Uhr // ausgesandt. Man sieht, daß eher durch eine Information erregt ist, die mit derein
derartiges Lesen nicht destruktiv ist. jenigen identisch ist, welche vom Register 58 kommt.
Der Speicher der F i g. 5 weist nur eine einzige Da der Ausgang des Vergleichers 61 mit dem Kodierer
Adressenschaltung auf. Es ist möglich, einen derarti- 30 70 verbunden ist. ,iefert dieser am Ausgang cue
gen Speicher mit zwei Adressenschaltungen zu erhal- Adresse des Registers 58. wobei diese Adresse zum
ten. Die F i g. 6 stellt einen solchen Speicher dar. Ausgang 5 des logischen UND-Gatters 71 übertragen
oder genauer gesagt, die Art der Steuerung der Gatter wird, welches durch einen am Eingang 72 anliegen-
42, 43, 53, 54, um zwei Adressierschaltungen zu ver- dne Abfragebefehl gesteuert wird, und zwar zur sel-
wenden. Die Steuerung der Gatter 42 und 43 ist kei- 35 hen Zeit, wie die Adresse auf dem Eingang 63.
nen Modifikationen unterzogen. Die Gatter 53 und Ein solcher Speicher mit indirekter Adressierung
54 besitzen einen Eingang, welcher mit einer ist in der Ausführuntisform der Steuerspeicher zum
Klemme R verbunden ist. welche ein Lesesignai emp- Lesen und Schreiben des Schalters gemäß der Erfin-
fa'ngt, wobei der Inverter 55 unterdrückt ist. Ihr zwei- dung verwendet.
ter Eingang ist direkt mit einem L.eseadressendeko- 40 Die F i g. 8 zeigt in schematischcr Weise den Auf-
diercr 56 verbunden, zu welchem ein Zugriff über bau eines Zciischaltcrs, welcher Λ'Eingangs-Elcmcn-
die Eingänge Bl bis Bn besteht. Die Zugriffsschal- tar-Multiplcx-Systeme ea . . . eN und ein Ausgangs-
tung 36 der Fig. 5 ist unterdrückt. Multiplex-System .ν aufweist, in welchem MTCi ein
Die Fig. 7 stellt einen Speicher mit indirekter Konversations-PufTcrspeicher ist, MCLl ein Lese-Adressierung
dar, bestehend aus k Registern 57, 58. 45 Steuerspeicher, MCEo. . . . MCEn Schreib-Steuer-59mitmBinärclementcn.
welchen jeweils λ Verglciehcr speicher, 6α. . . 6ΛΓ Eingangs-Kennzcichnungsgcnc-60,
61, 62 zugeordnet sind. Jeder dieser Verglcicher ratoren, 7 ein Ausgangs-Kenn/cichnungsgencrator.
hat zwei Gruppen von Eingangen: Die Eingänge der Der Konversations-PulTcrspeichcr MTC 1 empfangt ersten Gruppe sind mit den Ausgangen derselben am Eingang die /V Elcmentar-Multiplex-S\ sterne Ordnung rlr.s zugeordneten Registers verbunden und 50 ca . . . eN. von denen angenommen sei, daß alle idendiejcnigen der zweiten Gruppe mit den Leitungen iisch sind, ohne daß dies unbedingt der Fall sein muß. derselben Ordnung einer Fragcschaltung bzw. Ab- Der Speicher MTCl umfaßt N Schreibschaltungen fragcsch.iltung 63, welche auf die k Vcrgleichcr ver- 1« ... 1 /V. die jeweils ein Elcmcntar-Multiplcx cmpvielfachl ist. fangen, /V Speicher 2a . . . 2/V. die jeweils aus Q Wor-
hat zwei Gruppen von Eingangen: Die Eingänge der Der Konversations-PulTcrspeichcr MTC 1 empfangt ersten Gruppe sind mit den Ausgangen derselben am Eingang die /V Elcmentar-Multiplex-S\ sterne Ordnung rlr.s zugeordneten Registers verbunden und 50 ca . . . eN. von denen angenommen sei, daß alle idendiejcnigen der zweiten Gruppe mit den Leitungen iisch sind, ohne daß dies unbedingt der Fall sein muß. derselben Ordnung einer Fragcschaltung bzw. Ab- Der Speicher MTCl umfaßt N Schreibschaltungen fragcsch.iltung 63, welche auf die k Vcrgleichcr ver- 1« ... 1 /V. die jeweils ein Elcmcntar-Multiplcx cmpvielfachl ist. fangen, /V Speicher 2a . . . 2/V. die jeweils aus Q Wor-
Dic Ausgänge der Verglcicher sind mit einem Ko- 55 ten zu je .v liinärelemcnlcn bestehen, N Schrcib-
dierer70 verbunden, welcher am Ausgangs über ein Adressierschaltungcn 4« . , , 4N, dk jedem der Spei-
logischcs UND-Gatter 71 die Adresse liefert, welche eher 2«. . .2N zugeordnet sind, ;V Lesc-Adressier-
cinem Register entspricht. Das Gatter 71 empfängt in schaltungen 5« . . . 5 N. die jedem der Speicher 2a...
gleicher Weise ein Signal oder einen Abfragcbcfehl 2/V zugeordnet sind, eine Vcrtcilcrschaltung 80 mit
72, und zwar auf einem seiner Eingänge. Der Ein- 60 /V Ausgängen «.../V und einem Eingang 81, wobei
gang der Register 57, 58, 59 ist mit einem logischen jeder der /V Ausgänge mit einer Lcse-Adressicrschal-
UND-Gattcr 65, 66, 67 verbunden. In Wirklichkeit tung verbunden ist. eine Lcscschaltung 3. welche
ist jedes Gatter 65, 66, 67 aus m logischen UND-Gat- einerseits mit den /V Speichern 2a . . . 2N und ande-
tern aufgebaut, welche jeweils mit einem Bina'rclc- terseils mit dem Ausgungs-Multiplex s verbunden ist
ment des entsprechenden Registers verbunden sind. 65 Jeder Adrcsscngencrator 6a . . . 6/V liefert Kemi-
Dic Gatter 65, 66. Ul haben einen ihrer Eingänge zeichnungen Ea ... EN unter der Steuerung tier Uhr
mit dem Ausgang eines logischen ' JND-Galters 64 hca . . . hcN und des Synchronisationssignals 7 ca . . .
verbunden, wobei das logische UND-Gatter in glei- 'TcN, welche jedem elementaren Eingangs-Mulliplcx.
iugeordnet sind. Der Adressengenerator 7 liefert Adressen S unter der Steuerung der Uhr/u und des
Synchronisationssignals, welche demAusgangs-MuItiplex
zugeordnet sind.
Jeder der Stcuerspeicher MCEa ... MCEn ist entweder von dem Typ, wie er in der F i g. 1 der obengenannten
Hauptanmeldung beschrieben ist oder von dem Typ, wie er in der Fig. 2 dieser Anmeldung
beschrieben ist. Somit umfaßt beispielsweise der Speicher von jedem der Steuerspeicher jeweils ca .. . eN
Worte mit q Speicherplätzen. Jeder der Steuerspeicher
empfängt von externen Organen die Adresse Eai... ENi eines zugeordneten einlaufenden elementaren
Multiplex-Kanals, der anzuschließen ist, und die AdresseQl des freien PufTcrwories im entsprechenden
Speicher 2 a ... IN. Die Arbeitsweise ist mit derjenigen der Schaltungen der Fig.] oder 2 identisch.
Der Steuerspeicher MCLi und sein Kcnnzcichnungsgenerator
7 sind entweder von dem Typ, wie er in der Fig. 1 beschrieben ist, oder von dem Typ, wie
er in der F i g. 2 beschrieben ist. Der Steuerspeicher
liefert am Ausgang Kennzeichnungen K auf der Verteilcrschaltung 80 von MTCl, wobei die Kennzeichnungen
K in der Zahl gleich der Summe von Kennzcichrur.~;r.
Q .!;.■ Lcr.: Steuerspeicher sind:
Der Kennzeichnungsgenerator 6 liefert Kennzeichnungen E unter der Steuerung der Uhr he und des
Synchronisiersignals, welche dem Eingangs-Mullipicx e zugeordnet sind. Jeder Ausgangsgenerator
Ta... 7 N liefert Kennzeichnungen 5a ... SN unter
dur Steuerung der Uhr hsa ... hsN und des Synchronisierungssignals
Tau ... TsN, welche jedem Ausgangs-Multiplex
zugeordnet sind.
Der Steuerspeicher MCE1 und sein Kennzeich-
nungsgenerator 6 sind entweder von dem Typ, der in
der F i g. 1 beschrieben ist, oder von dem Typ, welcher in der F i g. 2 beschrieben ist. Der Steuerspeicher
liefert am Ausgang Kennzeichnungen K an die Verteilcrschaitung
82 von MTC 2, wobei die Kennzeich-
nungcn K in der Anzahl gleich der Summe der Kennzeichnungen
Q der Lese-Steuerspeid^r sind:
K-^Qa.
Diese Kennzeichnungen sind durch die Vcrtcilcrschaltung 80 zn den Lcse-Adressierschaltungen
5a... SN aufgegabelt. Die Arbeitsweise des Lesc-Stcucrspcichers MClA ist mit derjenigen des
Steuerspeichers tier F i;;. 1 oder 2 identisch..
Die Fig. 9 stellt in schcmatischer Weise den Aufbau
eines Zeitschalters dar, welcher ein Eingangs-Multiplcx
e und /V Ausgangs-Multiplex-Systeme sa . . . sN aufweist, in welchem MTC 2 ein Konvcrsations-Puflerspeichcr
ist, MCEl c:in Schreib-Steuerspeichcr. MCLa . . . MCLN I csc-Stcuerspeichcr, 6
ein Eingiings-Kciin^cichnungsgcncrator, 7a . . . Ί N
Ausgangs -Kcnrr/cich mi ngsgcnc ι ;torcn.
Der KonvcrsfitionN-PiilTerspek'hcr MTC2 empfängt
'in Eingang das Multiplex c und gabelt diese durch
dieses Multiplex einlaufenden Informationen auf die
olemeiil.'r^n Au-igi'ngs-Multiplcx-Systcmc .sa . . . sN
auf, von denen angenommen wird, daß alle identisch sind, ohne: daß dazu eine Notwendigkeit besteht. Der
Speicher IAYC2 umf.if.H eine Schrcibschaltung 1 zum
Hinschreiben der einlaufenden Informationen. N speichert 2« ... 2/V, welche jeweils mit einem auslaufenden
Elenicntar-Multiplex verbunden sind und jeweils
aus Q Worten mit je .r Binarelcmcnten bestehen. N
Schrcin-Adressiersehaltungen 4a ... 4 V, welche jedem
der Speicher 2a ... 2/V zugeordnet sind, N
l.ese-Adressicrschaltungcn 5« . . . 5/V, welche jedem
der Speicher 2« ,. . .2N zugeordnet sind, eine Vcrtcilerschaltung82
mit N Ausgangen a ... N und einen
Eingang 83, wobei jeder der Λ' Ausgänge mit einer Schrcib-Adrcssicrschallung verbunden ist, /V Lcscschaltungcn
3« . . . TiN, welche einerseits mit N Speichern
2a . . . 2Λ/ und andererseits mit jedem dcr/Visgangs-FJcmcntai-Mulliplex-Syslcmc
.sa . . . sN verbunden sind.
Diese Kennzeichnungen sind durch die Verteilerschaltung
82 auf die Schrcib-Adressicrschaltungen
4«...4jV aufgegabelt, wobei die Arbeitsweise des
Schreib-Steuerspcichcrs AfCiTl mit derjenigen des
Stcuerspeichers der F i g. 1 oder 2 identisch ist.
Jeder der Lese-Stcucrspcichcr MCLa ... MC LN
ist entweder von dem Typ, der in der F i g. 1 bc-
seh rieben ist, oder ist von dem Typ, welcher in der
F i g. 2 beschrieben ist. Somit hat beispielsweise der Speicher von jedem der Steuerspeicher jeweils
ca ., . . eN Worte mit q Speicherpunkten; jeder der Steuerspeicher empfängt von externen Organen die
Adresse Eai . . . ENi eines zugeordneten elementaren auslaufenden Multiplex-Kanals, für welchen eine Information
\on dem F.ingangs-Multiplcx e bestimmt ist und die Adresse Ql des freien Speicherwortes in
dem entsprechenden Speicher 2a...2N. Die Arbeitsweisc
ist identisch mit derjenigen der Schaltungen der Fig. 1 oder 2.
Wie ',lies oben bereits ausgeführt wurde, sind mehrere
Ausführungsformcn des Zeitschalters möglich. Die nachfolgend angegebenen Formeln legen für vcrschiccienc
mögliche Typen von Schaltern die Anzahl A von Speielicrpunkten des Pufferspeichers test (entweder
/1 Bipärelcmentc für inen Pufferspeicher in den laufenden Ausführungsforrnen von binär kodierten
Systemen) und die Anzahl B von Stcucrspcichcr-
punkten (odor Binarclementen im Anwendungsfall
e.ies binär kodierten Systems), ausgehrnd von der Kanalkapazität e des Eiugangs-Multiplcxcs, der Ka
pa/.iüü an Kanälen s des Ausgangs-Multiplcxcs dei
maximalen Anzahl k von gleichzeitig möglichen Vcr
lbindungen zwischen e und s, der Anzahl von Mo
mcnten .x der von einem Kanal übertragenen Infor
mation.
1. Zwei Steuerspeichcr mit direkter Adressierung Al^xk Bl - {e + x) log (2) k
zum Schreiben
2. Ein Stcuerspeicher mit direkter Adressierung A 2 =-= rs Dl = elog(2)j
3. I-.iπ I. sc-Stcucrspcichcr mit direkter Adressit
rung
/13 ■= .ve «3 Ik
4, Zwei Steuerspeicher mit indirekter Adressierung ΑΊ -= xk ΒΊ = λ log (2) f j
5. Ein Schreib-Steueirspeichcr mit indirekter Adressierung
A'l = xs
A'l = xs
fl'2 = j log (2)
6. Ein Lese-S'euerspeicher mit indirekter Adressierung
A'3 = x2 B'3 = e log (2) s t0
A'3 = x2 B'3 = e log (2) s t0
Eine Untersuchung der obigen Beziehungen ergibt, daß die Schalter mit ;i:wei Steuerspeichern so lange
interessant sind, wie die Anzahl k von Verbindungen unterhalb der Anzahl e oder s der Eingangs- und der
Ausgangs-Multiplex-Kiinäle ließt. Dies ist insbesondere
der Fall für die !Schalter mit indirekter Adressierung,
welche es gestatten, nur die erforderliche Anzahl vnn Speicherwort:;n k in jedem Speicher auszurüsten.
Im Falle der Verwendung von Steuerspeichern mit direkter Adressierung sind die Schalter mit zwei Speichern
insbesondere interessant, wenn Programme mit festen Verbindungen auszuführen sind. In diesem
Falle sind die Steuerspeie!.er tote Speicher, welche mit einer hohen Dichte integrierbar sind. Dadurch ist
es möglich, das Volumen der Geräte beträchtlich zu reduzieren.
Wenn c^s Eingangs-Multiplex die geringste Kapa-
zität aufweist oder wenn die Kapazitäten gleich s nd
ist es immer möglich, was an sich bekannt ist, einer
Kennzeichnung Ei eine Kennzeichnung^/ entsprechen zu lassen, und man spricht von einem Schalter ohne
Eine Anwendung des Zeitschalters ist die Ausführung
von Verbindungsnetzen mit Zeitschaltung ausgehend von Schaltern gemäß der Erfindung und insbesondere
Verbindungsnetze für Telefonverbindunaen
In einer solchen Anwendung weisen das Emgangs-Multiplex
e und das Ausgangs-Mult.plex s im allgemeinen dieselbe Kapazität auf und besitzen dieselbe
Periode T von 125/1 see, haben beispielsweise
3-> Zeitkanäle, wobei die Multiplex-Systeme gemäß
einer bevorzugten Ausführungsform der Erfindung jeweils 32 Leitungen besitzen. Der Konversations-Pufferspeicher
oder der Verbindungsspeicher und jeder der Steuerspeicher besitzen dann 32 · 32 - 10_!4
Worte.
Wenn ein solcher Kommutator bzw. Schalter chcv.
so viele einlaufende wie auslaufende Leitungen besitzt, wird er als »quadrierter« Schaller bezeichne'.
Er weist keine Sperre auf.
Neben anderen Abwandlungen lassen sich selbstverständlich die Verteilerschaltungcn 80 oder 82 unterdrücken
und am Ausgang des zugeordneten Steuerspeichers. MCLi oder MCEl, N Ausgänge a ... Λ
direkt mit der Lese- oder Schreib-Adressicrschaltung
verbinden.
Hierzu 3 Blatt Zeichnungen
Claims (18)
1. Verfahren zur Steuerung und zeitweisen Speicherung von PCM-Iniormationen bei der
Durchschaltung eines Eingangsmultiplex mit e Zeitkanälen, die durch Adressen (E; E1 ... Ei
... Ee) definiert sind, auf ein Ausgangsmultiplex mit s Zeitkanälen, die durch Adressen (S; Sx.. .Sj
... Ss) definiert sind, wobei die Durchschaltung zwischen beliebigen Kanälen (Ei, Sj) nach einem
vorgegebenen Programm erfolgt, dadurch gekennzeichnet, daß zunächst ein freies Wort
(Kl) eines zwischen dem Eingangsmultip'ex
und dem Ausgangsmultiplex vorgesehenen Pufferspeichers mit durch Adressen (K) definierten
Pufferworten ausgewählt wird, daß dieses Wort der gewünschten Verbindung (Ei, Sj) für die
Dauer der Verbindung zugeordnet wird, daß dann d:c Beziehungen (E/, Kl und Sj, Kl) gebildet
und gespeichert werden, daß darauf hin die im Kanal (E/) des Eingangsmultiplex anstehende
Information unter der Steuerung eines Eingangsmarkierungsgenerators in das Wurt (Kl) des Pufferspeichers
eingeschrieben und schließlich dieses Wort (Kl) unter der Steuerung eines Ausgangsmarkierungsgenerators
in den Kanal (Sj) des Ausgangsmultiplex aufgelesen wird.
2. Anordnung zur Durchführung des Verfahrens n?ch Anspruch 1 dadurch gekennzeichnet,
daß der Pufferspeicher (2) adressierbar ist und eine Speicherkapazität von k Pufferworten aufweist,
daß ein Puffrrwort (Ki) für die Dauer einer Verbindung (E/, 5/) crha'..?n bleibt, daß eine vorgesehene
Steuerschaltung einen Schreibstcuerspeicher (MCE) aufweist, in welchem das Verbindungsprogramm
in der Form (Kl, Sj) gespeichert ist, daß der Schreibstcuerspeicher durch eine
Adressierschaltung (4) Zugang zu dem Pufferspeicher (2) hat, daß die Adressierung durch
Adressen (K) der Pufferworte erfolgt, dnß der
Schreibsteuerspeicher durch einen Eingangsmarkierungsgenerator (6) steuerbar ist und daß zum
Auslesen des Pufferspeichers eine Leseadressierschaltung (5) unter der Steuerung eines Ausgangsmarkierungsgenerators
(7) vorgesehen ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltung ebenso
einen Lesestcuerspeicher aufweist, in welchem das Verbindungsprogramm in der Form (K11Sj)
gespeichert ist, daß der Steuerspeichcr durch eine Adressierschaltung (5) Zugang zum Pufferspeicher
(2) hat, daß die Adressierung mittels Adressen (K) erfolgt und daß der Lesesteuerspeicher
durch einen Ausgangsmarkimingsgcncrator (7) steuerbar ist.
4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Pufferspeicher (33) eine
einzige Adressierschaltung (34) aufweist, welche im Teilzeitverfahren zwischen Schreiboperationen
und Leseoperationen arbeitet.
5. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Pufferspeicher (33) ein
statischer Speicher ist, wobei jeder Elemcntarpunkt für die Dauer der Speicherung dasselbe
Binärelement der Information speichert.
6. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Pufferspeicher (33) ein
dynamischer Speicher ist, daß ein Informationswort für die Dauer der Speicherungen in einen
Register schrittweise umläuft, welches in siel selbst zur Schleife geschaltet ist, und daß ds.:
Register ein Speicherwort bildet.
7. Anordnung nach einem der vorhergehendet
Ansprüche, dadurch gekennzeichnet, daß di< Markieruegsgeneratoren einen integralen Dc:
standteil der Steuerschaltung bilden.
8. Anordnung nach einem der vorhergehender Ansprüche, dadurch gekennzeichnet, daß di<
Markienmgsgeneratoren extern zur Steuerschal
tung angeordnet sind und mit Markierungsemp fängern verbunden sind, welche einen integraler
Bestandteil der Steuerschaltung bilden.
9. Anordnung nach einem der vorhergehender Ansprüche, dadurch gekennzeichnet, daß wenig
stens ein Steuerspeicher vom Lesetyp ist.
10. Anordnung nach einem ucr Ansprüche '.
bis 9, dadurch gekennzeichnet, daß wenigstem ein Steuerspeicher vom Schreib-Lese-Typ ist
!1. Anordnung nach einem der vorhergehen
den Ansprüche, dadurch gekennzeichnet. daL die Steuerspeicher Speicher mit direkter Adres
sierung sind, ausgehend von Adressen (E ode S), wobei die Adresse (K) dann die in dieser
Speichern zu speichernde Information darstellt
12. Anordnung nach einem der Ansprüche '. bis 9, dadurch gekennzeichnet, daß die Steuer
speicher Speicher mit indirekter Adressierung sind, daß die Adressen (E oder 5) dann die ii
der Adre<;se (K) in diesen Speichern gespeicherte Information darstellen, daß eine indirekte Adr'?5
sierschaltung oder Abfrageschaltung vorgeseher ist. welche durch die Adressen (E oder .V) er
regt wird um! welche es gestattet, auf der Aus gangsschaltung der Speicher die Adressen (K) zi
erhalten.
13. Anordnung nach einem der Ansprüche . bis 11, dadurch gekennzeichnet, daß die Steuer
speicher Matrizenspeicher sind und daß die Spei cherung darin statisch oder dynamisch erfolgt
14. Anordnung nach einem der Ansprüche . bis 12, dadurch gekennzeichnet, daß die Steuer
speicher Umlaufspeicher sind, wobei die Auswah in Zeilschaltung erfolgt.
15. Anordnung nach Anspruch 12, dadurcl gekennzeichnet, daß die Anzahl der für die Steu
crspcicher zu verwendenden Speichen·.erte (A;
ist, wenn die Speicher indirekt adressierbare Spei eher sind, wobei jedes Speicherwort der Schreib
steuerung dann eine Kapazität von log (2) e Bi liarelcmcnten aufweist und jedes Speicherwor
der Lesesteuerung dann eine Kapazität vor log (2) .v Binärclcmcnten besitzt, und zwar unlei
der Annahme einer binären Adressierung.
Ifi. Anordnung nach Anspruch 11, dadurch ge
kennzeichnet, daß die Anzahl der notwendiger weise zu verwendenden Worte für den Schreib
Steuerspeicher (e) ist und für den Lese-Steuer speicher (s) beträgt und daß im Falle der Anwendung
von direkt adressierbaren Speicherr diese Worte eine Kapazität von log (2) k Binärelementen
haben, und zwar unter der Annahme einer binären Adressierung.
17. Anordnung nach einem der Ansprüche I bis 16, dadurch gekennzeichnet, daß das eine dei
Eingangs-Multiplcx-Systemc (e) oder der Ausgangs-Multiplcx-Systcme
(s) aus einer bestimm
ten Anzahl von Eicmeniar-Multiplex-Systcmen
(ι·« . .. eN oder sa . .. .v/V) aulgebaut ist, daß der
Pufferspeicher aus Elementarspeichern (2a ... 2/V) aufgebaut ist, welche jeweils einem Elementar-Multiplex
zugeordnet sind, daß zu jedem der : Elementarspeicher ein Zugriff von einer Steuerschaltung
her besteht, welche dem entsprechenden Elementar-Multiplex über einen Satz von
Adressen zugeordnet ist, und zwar ebenso wie über eine Steuerschaltung, welche dem Multiplex :o
zugeordnet ist, das nicht durch einen Satz von Adressen geteilt ist, welches aus einem Satz von
Adressen (K) erhalten ist, so daß die Anzahl der Adressen (K) wenigstens gleich der Summe von
Adressen der dem nicht geteilten Multiplex züge- ι =
ordneten Steuerschaltungcn ist.
18. Anordnung nach Anspruch 17, dadurch gekennzeichnet,
daß das Eincangs-Multiplcx (e) aus
JV Elemcntar-Multiplcx-Systemen der Kapazität c/'/V aufgebaut ist, daß der Lese-Steuerspeicher
(MCLl) nur einmal vorhanden ist und das Lesen
der jedem Eingangs-Elementar-Uultiplex zugeordneten
Elementarspeicher steuert, daß jeder Elemcntarspeichcr eine Schreibsteuerung besitzt,
Die Erfindung betrilTt ein Verfahren und eine Anordnung
zur Steuerung und zoitweisen Speicherung von PMC-Informationen bei der Durchschaltung
eines Eingangbinultiplex mit e Zeitkanälen, die durch
Adressen E (B1 . .. Ei... Ee) definiert sind, auf ein
Aiisgangsmultiplex mit λ Zeitkanälen, die durch Adressen S (S1 ... Sj... Ss) definiert sind, wobei die
Durchschaltung zwischen beliebigen Kanälen Ei, Sj
nach einem vorgegebenen Programm erfolgt. Fe™er
ist die Erfindung auf eine Anordnung zur Durchfuhrung dieses Verfahrens gerichtet.
Aus der Zeitschrift »Elektrisches Nachrichtenwesen«,
Bd. 38, Nr. 1 (1963), S. 30 bis 36, sowie aus der Zeitschrift »Informationen Fernsprech-Vermittlungstechnik«
(1969), H. 1, S. 48 R., sind Koppelfeldanordnungen bekannt, in welchen die Informationen,
die auf Eingangs-Multiplexkanälen einlaufen, in Speieherieitunaen
oder Pufferregistern gespeichert werden Dabei besteht eine feste Zuordnung der Speicher
zu den Kanälen. Bei ^esen bekannten Anordnunücn
wird die Information aus den Pufferspeichern unter der Steuerung eines Lese-Steuerspeichers ausgelesen,
dessen Worte den Ausgangs-Multiplexkanälen fest zugeordnet sind und die Adresse der an
welche durch einen Markierungseeneralor «i« 25 ,-schlossenen Eingangs-Multiplex-Kanäle enthalten,
. . . 6/V) gesteuert ist, welcher jedem Elementar-Multiplex
zugeordnet ist, daß die SehreibsUuie-
;rung über einen Satz von Adresse,1 zudem Pufferspeicher
Zugriff hat, welche dem Elementarspeioder in welchen die auf den Eingangs-Multiplex-Kanälen
anstehenden Informationen unter der Steuerung eines Steuerspeichers verteilt werden, dessen
Worte den Eingangs-Multiplcxkanälen fest zugeord-
cher des entsprechenden Elenienlar-Mult'plexes 30 net sind. Dobei besteht eine feste Zuordnung zwi-/.u»eordnet
ist. sehen den Pufferspeichern und den Ausgangs-Multi-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7033980A FR2106651A5 (de) | 1970-09-18 | 1970-09-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2109024A1 DE2109024A1 (de) | 1972-03-30 |
DE2109024B2 DE2109024B2 (de) | 1973-11-08 |
DE2109024C3 true DE2109024C3 (de) | 1974-07-04 |
Family
ID=9061540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712109024 Expired DE2109024C3 (de) | 1970-09-18 | 1971-02-25 | Verfahren und Anordnung zur Steuerung und zeitweisen Speicherung von PCM-Informationen bei der Durchschaltung eines Eingangsmultiplex auf ein Ausgangsmultiplex sowie Anordnung zur Durchführung des Verfahrens |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE2109024C3 (de) |
FR (1) | FR2106651A5 (de) |
NL (1) | NL170216C (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202008015392U1 (de) | 2008-11-19 | 2010-04-08 | Lanxess Deutschland Gmbh | Pedalstruktur |
DE102009005763A1 (de) | 2009-01-23 | 2010-07-29 | Lanxess Deutschland Gmbh | Rahmenseitenteil einer Kraftfahrzeug Karosserie |
-
1970
- 1970-09-18 FR FR7033980A patent/FR2106651A5/fr not_active Expired
-
1971
- 1971-02-25 DE DE19712109024 patent/DE2109024C3/de not_active Expired
- 1971-03-08 NL NL7103039A patent/NL170216C/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
NL7103039A (de) | 1972-03-21 |
DE2109024A1 (de) | 1972-03-30 |
FR2106651A5 (de) | 1972-05-05 |
NL170216B (nl) | 1982-05-03 |
NL170216C (nl) | 1982-10-01 |
DE2109024B2 (de) | 1973-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2214769C2 (de) | Zeitmultiplex-Vermittlungsanlage | |
DE3214189C2 (de) | ||
DE2132004A1 (de) | Multiplex-Information-UEbertragungsanlage | |
DE4008078A1 (de) | Kopierfaehige atm-vermittlungsstelle | |
DE2706793A1 (de) | Symmetrische zeitkoppelmatrix und mit einer solchen matrix ausgestattete vermittlungsschaltung | |
EP0446586A2 (de) | ATM-Vermittlungsstelle | |
DE2249371A1 (de) | Zeitvielfachvermittlungsanlage | |
DE1499190C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2834254A1 (de) | Kanalumsetzer fuer multiplex-betrieb | |
DE2455235A1 (de) | Verfahren und einrichtung zur fehlererkennung in zeitvielfachvermittlungsanlagen | |
DE3045606C2 (de) | Schaltungsanordnung für Zeitmultiplex-Fernmeldevermittlungsanlagen für Mehrkanalverbindungen | |
DE2025102B2 (de) | Dreistufiges koppelfeld fuer eine pcm-vermittlungsanlage | |
DE2625840A1 (de) | Radaranzeigesystem | |
DE2109024C3 (de) | Verfahren und Anordnung zur Steuerung und zeitweisen Speicherung von PCM-Informationen bei der Durchschaltung eines Eingangsmultiplex auf ein Ausgangsmultiplex sowie Anordnung zur Durchführung des Verfahrens | |
DE2512047A1 (de) | Anordnung zur serienparallelwandlung, insbesondere fuer zeitvielfachvermittlungsanlagen | |
DE2262235C2 (de) | Mehrstufiges Koppelfeld zur Vermittlung von Zeitmultiplexnachrichten | |
DE2619555A1 (de) | Einrichtung zur herstellung von mehrfachverbindungen in einer zeitvielfachvermittlungsanlage | |
DE2116784A1 (de) | Programmgesteuerte Schrittspeicher-Vorrichtung | |
DE2529420A1 (de) | Vorrichtung zur erzeugung gesprochener information | |
DE2511679A1 (de) | Zeitvielfachvermittlungsanlage fuer binaercodierte daten mit unterschiedlicher uebertragungsgeschwindigkeit | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE2143442C3 (de) | Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfachdatennetzwerk | |
DE1487637B2 (de) | Verfahren und anordnung zur wegesuche in mit schalt matrizen aufgebauten koppelfeldern | |
DE2605066A1 (de) | Kanalzuordnungsschaltung zur herstellung einer zeitvielfach-breitbandverbindung | |
DE2306227A1 (de) | Verfahren zur zuteilung von zeitfaechern und zur zuordnung von adressen an pcm-worte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |