DE2109024B2 - Verfahren und Anordnung zur Steuerung und zeitweisen Speicherung von PCM Informa tionen bei der Durchschaltung eines Ein gangsmultiplex auf em Ausgangsmultiplex sowie Anordnung zur Durchfuhrung des Ver fahrens - Google Patents

Description

18. Anordnung nach Anspruch 17, dadurch gekennzeiennet, daß das Eingangs-Multiplex (e) aus N Elementar-Multiplex-Systemen der Kapazität e/N aufgebaut ist, daß der Lese-Steuerspeicher (MCL 1) nur einmal vorhanden ist und das Lesen der jedem Eingangs-Elementar-Multiplex zugeordneten Elementarspeicher steuert, daß jeder Elementarspeicher eine Schreibsteuerung besitzt, welche durch einen Markierungsgenerator (6 a ... 6N) gesteuert ist, welcher jedem Elementar-Multiplex zugeordnet ist, daß die Schreibsteuerung über einen Satz von Adressen zu dem Pufferspeicher Zugriff hat, welche dem Elementarspeicher des entsprechenden Elementar-Multiplexes zugeordnet ist.

19. Anordnung nach Anspruch 18, dadurch gekennzeichnet, daß das Ausgangs-Multiplex (s) aus N Elementar-Multiplex-Systemen (sa .. . sN) der Kapazität (s/N) gebildet ist, daß der Schreib-Steuerspeicher (MCEl) nur einmal vorhanden ist und das Schreiben in die Elementarspeicher (2 a .. .2N) steuert, welche jedem Ausgangs-Elementar-Multiplex zugeordnet sind, daß jeder Elementarspeicher eine Lese-Steuerschaltung besitzt, welche durch einen Markierungsgenerator (7 a ... 7N) gesteuert ist, der jedem Elementar-Multiplex zugeordnet ist, daß von der Lese-Steuerschaltung über einen Satz von Kennzeichnungen ein Zugriff zum Pufferspeicher besteht, welche dem Elcmentarspeicher des entsprechenden Elementar-Multiplexes zugeordnet ist.

20. Anordnung nach einem der Ansprüche 17, 18 und 19, dadurch gekennzeichnet, daß die dem nicht geteilten Multiplex zugeordnete Steuerschaltung einen Satz von Adressen (K) an eine Verteilerschaltung liefert, welche ebenso viele Ausgänge aufweist, wie Elementarspeicher vorhanden sind, daß jeder Ausgang einem der Elementarspeicher zugeordnet ist und einen Satz von Adressen derart liefert, daß die Anzahl der durch die Ausgangsanordnung gelieferten Adressen kleiner oder gleich (K) ist.

21. Anordnung nach einem der Ansprüche bis 20, dadurch gekennzeichnet, daß die den elementaren Multiplex-Systemen zugeordneten Steuerschaltungen unterdrückt sind, daß die entsprechenden Markierungsgeneratoren direkt entweder das Lesen oder das Schreiben der zugeordneten Pufferspeicher steuern und daß die Adressen (Q) dann entweder mit den Adressen (Zs) oder mit den Adressen (S) vereinigt sind.

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Steuerung und zeitweisen Speicherung von PMC-Informationen bei der Durchschaltung eines Eingangsmultiplex mit e Zeitkanälen, die durch Adressen E (E₁. ..Ei... Ee) definiert sind, auf ein Ausgangsmultiplex mit s Zeitkanälen, die durch Adressen S (S₁... Sj ... Ss) definiert sind, wobei die Durchschaltung zwischen beliebigen Kanälen Ei, Sj nach einem vorgegebenen Programm erfolgt. Ferner ist die Erfindung auf eine Anordnung zur Durchführung dieses Verfahrens gerichtet.

Aus der Zeitschrift »Elektrisches Nachrichtenwesen«, Bd. 38, Nr. 1 (1963), S. 30 bis 36, sowie aus der Zeitschrift »Informationen Fernsprech-Vermittlungstechnik« (1969), H. 1, S. 48 ff., sind Koppelfeldanordnungen bekannt, in welchen die Informationen, die auf Eingangs-Multiplexkanälen einlaufen, in Speicherleitungen oder Pufferregistern gespeichert werden. Dabei besteht eine feste Zuordnung der Speicher zu den Kanälen. Bei diesen bekannten Anordnungen wird die Information aus den Pufferspeichern unter der Steuerung eines Lcse-Steuer^peichers ausgelesen, dessen Worte den Ausgangs-Multiplexkanälen fest zugeordnet sind und die Adresse der angeschlossenen Eingangs-Multiplex-Kanäle enthalten, oder in welchen die auf den Eingangs-Multiplex-Kanälen anstehenden Informationen unter der Steuerung eines Steuerspeichers verteilt werden, dessen Worte den Eingangs-Multiplexkanälen fest zugeordnet sind. Dabei besteht eine feste Zuordnung zwischen den Pufferspeichern und den Ausgangs-Multiplex-Kanälen.

Nachteilig ist bei den bekannten Anordnungen, daß es erforderlich ist, daß die Anzahl der zur Verfügung stehenden Steuerworte und Pufferworte der Anzahl der jeweils zugeordneten Multiplex-Kanäle entspricht und überdies die Eingangs- und die Ausgangs-Multiplex-Kanäle dieselbe Kapazität sowie eine gemeinsame Zeitbasis aufweisen.

Aus der deutschen Auslegeschrift 1910 975 ist ein Verfahren und eine Schaltungsanordnung zur Übertragung von Schaltkennzeichen in einer PCM-Zeitmultiplex-Fernmeldeanlage, insbesondere mit PCM-Zeitmultiplex-Fernsprechvermittlungsstellen bekannt, in deren Pulsrahmen ein gemeinsamer Datenzeitkanal zur Übertragung von Signalisierungszeichen vorgesehen ist. Bei diesen Signalisierungszeichen handelt es sich um Schaltkennzeichen, deren Übertragung schnell und ohne nennenswerte Verzerrung erfolgen soll. Während sich die Schaltkennzeichen auf die aufzubauenden Verbindungen beziehen und in der genannten Literaturstelle eine spezielle Art der Übertragung derartiger Schaltkennzeichen beschrieben ist, befaßt sich die Erfindung mit der Durchschaltung von PCM-Informationen von einem Eingangsmultiplex auf ein Ausgangsmultiplex.

Aufgabe der Erfindung ist demgemäß die Schaffung eines Verfahrens und einer Anordnung zur Steuerung und zeitweisen Speicherung von PCM-Informationen bei der Durchschaltung eines Eingangszeitmultiplex auf ein Ausgangszeitmultiplex, das eine zumindest weitgehende Unabhängigkeit der Speicherkapazität von der Anzahl der Eingangs- und Ausgangskanäle und eine Verminderung dieser Speicherkapazität ermöglicht sowie ein Durchschalten zwischen Multiplex-Systemen mit sehr unterschiedlichen Anzahlen von Kanälen und unterschiedlichen Taktfrequenzen zuläßt.

Ausgehend von einem Verfahren der eingangs an- Die Verwendung eines adressierbaren Speichers, geführten Art wird diese Aufgabe gemäß der Erfin- der in Verbindung mit zwei Adressierschaltungen dung dadurch gelöst, daß zunächst ein freies Wort Kl adressierbar ist, erübrigt die vorherige Synchronisieeines zwischen dem Eingangsmultiplex und dem Aus- rung der zwei Multiplex-Systeme.
gangsmultiplex vorgesehenen Pufferspeichers mit 5 Als Steuerspeicher werden nur Lesespeicher verdurch Adressen K definierten Pufferwerten ausge- wendet, wenn das Verbindungsprogramm starr ist, wählt wird, daß dieses Wort der gewünschten Verbin- oder in allgemeinerer Weise werden Schreib-Lesedung Ei, Sj für die Dauer der Verbindung zugeordnet Speicher verwendet, wenn das Programm in frei prowird, daß dann die Beziehungen Ei, Kl und Sj, Kl grammierbaren Einrichtungen vorliegt,
gebildet und gespeichert werden, daß daraufhin die 10 In den zwei Fällen können zwei verschiedene Tyim Kanal Ei des Eingangsmultiplex anstehende In- pen von Speichern verwendet werden: Speicher mit formation unter der Steuerung eines Eingangsmar- direkter Adressierung, wobei die Ansteuerung über kierungsgenerators in das Wort Kl des Pufferspeichers Adressen E oder S erfolgt und die Adresse K dann eingeschrieben und schließlich dieses Wort Kl unter die gespeicherte Information bildet. Weiterhin könder Steuerung eines Ausgangsmarkierungsgenerators 15 nen Speicher mit indirekter Adressierung verwendet in den Kanal 5/ des Ausgangsmultiplex ausgelesen werden, wobei die Adressen E oder S dann die gewird, speicherte Information bilden, die in der Adresse K

Gemäß der Erfindung werden die Zeitlagen somit dieser Speicher untergebracht ist, wobei eine Schalin Adressen umgesetzt, d. h., es wird mit Zeitlagen- tung zur indirekten Adressierung oder zur Abfrage, adressen gearbeitet. Der durch die Erfindung erzielte 20 welche durch die Adressen E oder S angesteuert wird, technische Fortschritt besteht vor allem darin, daß ermöglicht, die Adressen K auf der Ausgangsschaleine Unabhängigkeit der Anzahl der Speicherworte tung der Speicher zu erhalten. Diese Speicher können des Pufferspeichers bezüglich der Anzahl der Ein- entweder als Matrizenspeicher in statischer oder dygangs- und Ausgangsmultiplexkanäle besteht und namischer Ausführung oder als Umlaufspeicher ausüberdies die Möglichkeit besteht, Multiplex-Anord- 25 gebildet sein.

nungen von sehr unterschiedlicher Kapazität mitein- Für den Fall, daß die Eingangs- und die Ausgangsander zu verbinden, die auch notwendigerweise nicht Multiplex-Systeme {e oder s) aus N Elementar-Muldie gleiche Taktfrequenz besitzen müssen. tiplex-Systemen der Kapazität e durch N oder s durch

Eine vorteilhafte Anordnung zur Durchführung N bestehen, ist es nicht erforderlich, zuvor aus den des erfindungsgemäßen Verfahrens zeichnet sich da- 30 Elementar-Multiplex-Systemen ein Multiplex-System durch aus, daß der Pufferspeicher adressierbar ist aufzubauen, wie es bisher allgemein üblich war, da und eine Speicherkapazität von k Pufferworten auf- sich dies gemäß der Erfindung durch eine entspreweist, daß ein Pufferwort Kl für die Dauer einer Ver- chende Speicherorganisation erübrigt,
bindung Ei, Sj erhalten bleibt, daß eine vorgesehene I_n diesem Fall ist der Speicher der Verbindungs-Steuerschaltung einen Schreibsteuerspeicher MCE ₃₅ schaltung aus Elementarspeichern aufgebaut, die jeaufweist, in welchem das Verbindungsprogramm in der einem Elementar-Multiplex zugeordnet sind, woder Form Kl, Sj gespeichert ist, daß der Schreibsteu- bei zu jedem der Elementarspeicher ein Zugriff von erspeicher durch eine Adressierschaltung Zugang zu der dem Elementar-Multiplex zugeordneten Steuerdem Pufferspeicher hat, daß die Adressierung durch schaltung über einen Satz von Kennzeichnungen Q Adressen K der Pufferworte erfolgt, daß der Schreib- 40 besteht, und zwar ebenso wie über eine Steuerschalsteuerspeicher durch einen Eingangsmarkierungs- tung, welche einem nicht unter dem Satz der Kenngenerator steuerbar ist und daß zum Auslesen des zeichnungen P geteilten Multiplex zugeordnet ist, Pufferspeichers eine Leseadressierschaltung unter der welches, ausgehend von einem Satz von Kennzeich-Steuerung eines Ausgangsmarkierungsgenerators vor- nungen K, erhalten wird, so daß die Anzahl der gesehen ist. 45 Kennzeichnungen K mindestens gleich der Summe

Das Herstellen einer Verbindung zwischen einem der Kennzeichnungen P ist, welche den elementaren

Kanal Ei eines Eingangs-Multiplexes und einem Ka- Speichern zugeordnet sind.

nal Sj eines Ausgangs-Multiplexes besteht somit da- Wenn das Eingangs-Multiplex e aus N Elementar-

rin, ein Wort Kl des Pufferspeichers auszuwählen, zu , „ ,.. , „ . , ., ..... e , ,

dieser Verbindung für die Dauer der Verbindung Ei, 50 Mult.plex-Systemen der Kapazität ^-aufgebaut ist,

Sj die Beziehungen Ei, Kl und Sj, Kl aufzubauen und wobei nur eine Lesesteuerschaltung vorhanden ist,

in den Speicher zu bringen. Die auf dem Kanal Ei des und steuert das Lesen der Elementarspeicher, welche

Eingangs-Multiplexes dargestellte Information wird jedem Elementar-Multiplex zugeordnet sind, wobei

in das Wort Kl des Pufferspeichers unter der Steue- jeder der Elementarspeicher eine Schreibsteuerschalrung des Kennzeichnungsgenerators E über den 55 tung besitzt, welche durch einen Kennzeichnungsge-

Schreibsteuerspeicher KCE eingeschrieben, und die- nerator gesteuert ist, welcher jedem Elementar-Multi-

ses Wort Kl wird unter der Steuerung des Kennzeich- plex zugeordnet ist, wobei diese Schreibsteuerschal-

nungsgenerators S über den Lesesteuerspeicher MCL tung über einen Satz von Kennzeichnungen Zugriff zu

gelesen, so daß damit die Übertragung der Informa- der Verbindungsschaltung hat, welche dem Elemention des Eingangskanals Ei zum Ausgangskanal S/ 60 tarspeicher des entsprechenden Elementar-Multi-

iiber den Pufferspeicher MT gewährleistet ist. plexes zugeordnet ist.

Für den Fall, daß die beiden Multiplex-Systeme Wenn das Ausgangs-Multiplex s aus JV' Elementarsynchron sind oder in Synchronismus gebracht wor- ,, ... , _o . , _yr. ... s . , den sind, kann die Verbindung mit HiUe eines Spei- Multiplex-Systemen der Kapazität ^ aufgebaut ist,

chers aufgebaut werden, der nur eine einzige Adres- 65 daß das Eingangs-Multiplex nicht unterteilt ist, wel-

sierschaltung aufweist, welche im Teilzeitverfahren ches eine Kapazität e besitzt, daß die Schreibsteuer-

zwischen den Lese- und den Schreiboperationen ar- schaltung nur einmal vorhanden ist und das Ein-

beiteL schreiben in die Elementarspeicher steuert, welche

jedem Ausgangs-Elementar-Multiplex zugeordnet Wort des Speichers 2 besteht ein Zugriff von den sind, daß jeder dieser Elementarspeicher eine Lese- Schreib- oder den Lese-Steuerschaltungen her, und steuerschaltung besitzt, welche durch den Kennzeich- zwar durch ihre Kennzeichnung KL
nungsgenerator gesteuert ist, welcher jedem Aus- Der Eingangs-Kennzeichnungsgenerator 6 liefert gangs-Elementar-Multiplex zugeordnet ist, daß diese 5 Kennzeichnungen E unter der Steuerung der Uhr he Lcsesteuerschaltung Zugriff hat zu der Verbindungs- und des Synchronisationssignals Te, welche dem Einschaltung über einen Satz von Kennzeichnungen, wel- gangs-Multiplex zugeordnet sind. Im vorliegenden eher dem Elementarspeicher zugeordnet ist, der dem Falle sind die Kennzeichnungen die Ordnungszahlen Ausgangs-Elementar-Multiplex zugeordnet ist. der Zeitkanäle des Eingangs-Multiplexes. Der Ausin den zwei Fällen liefert die Steuerschaltung, wel- 10 gangs-Kennzeichnungsgenerator 7 liefert Kennzeichche dem nicht geteilten Multiplex zugeordnet ist, nungen 5 unter der Steuerung der Uhr As und des einen Satz von Kennzeichnungen K an eine Verteiler- Synchronisationssignals Ts, welche dem Ausgangsschaltung, welche ebenso viele Ausgänge aufweist, Multiplex zugeordnet sind. Die Kennzeichnungen wie Elementarspeicher vorhanden sind, wobei jeder stellen die Ordnungszahlen der Zeitkanäle des AusAusgang einem Elementarspeicher derart zugeordnet ₁₅ gangs-Multiplexes dar.

ist, daß die Anzahl der durch jeden Ausgang geliefer- Der Steuerspeicher MCE besteht aus einer Schreib-

ten Kennzeichnungen kleiner ist als TC schaltung 8, welche mit Steuerorganen verbunden ist.

Weitere vorteilhafte Ausgestaltungen der erfin- die extern zum Schalter angeordnet sind, aus einem

dungsgemäßen Anordnung ergeben sich aus den Un- Speicher 10 mit e Worten mit log (2) k Speicherpunk-

teransprüchen. 20 ten, aus einer Leseschaltung 12, welche mit der

Die Erfindung wird nachfolgend beispielsweise an Schreibadressierschaltung 4 von MTC verbunden ist,

Hand der Zeichnung beschrieben; in dieser zeigt aus einer Schreibadressierschaltung 14, welche mit

F i g. 1 eine schematische Darstellung einer An- den externen Steuerorganen verbunden ist und aus

Ordnung, bei der Steuerspeicher mit direkter Adres- einer Lese-Adressicrschaltung 16, welche mit dem

sierung verwendet sind, 25 Eingangs-Kennzeichnungsgenerator 6 verbunden ist.

F i g. 2 eine schematische Darstellung einer Aus- Der Lese-Steuerspeicher besteht aus einer Leseführungsform der erfindungsgemäßen Anordnung, schaltung 9, welche mit den externen Steuerorganen bei der Steuerspeicher mit indirekter Adressierung verbunden ist, aus einem Speicher 11 mit einer Kaverwendet sind, pazität von s Worten mit log (2) k Speicherpunkten,

Fig. 3, 4, 5 und 6 Strukturen von adressierbaren ₃₀ aus einer Leseschaltung 13, welche mit der Lese-Matrizenspeichern, welche in der Erfindung im Puf- Adressierschaltung 5 von MTC verbunden ist, mit ferspeicher verwendbar sind und im Stcuerspeicher einer Lcse-Adrcssicrschaltung 15, die mit den extermit direkter Adressierung, nen Steuerorganen verbunden ist, und mit einer Lese-

F i g. 3 einen statischen Matrizenspeicher mit einer Adressierschaltung 17, welche mit dem Ausgangs-

Adressierschaltung, 35 Kennzeichnungsgenerator 7 verbunden ist.

F i g. 4 einen statischen Matrizenspeicher mit zwei Die obengenannten externen Steuerorgane sind

Adressierschaltungen, Rechner, welche die Überwachung von Verbindungs-

F i g. 5 einen dynamischen Matrizenspeicher mit ani'orderungen gewährleisten, welche Multiplex-Si-

einer Adressierschaltung, gnale aussenden, die mit dem System verbunden sind,

F i g. 6 den Speicher der F i g. 5 mit zwei Adres- 40 von welchem der Schalter einen Teil darstellt (diese

sierschaltungen, Organe sind beispielsweise Vielfach-Registrierein-

F i g. 7 einen Speicher mit indirekter Adressierung, richtungen, zentrale Steuereinheiten usw.).

welcher als Steuerspeicher in der Erfindung verwend- Auf jede Verbindungsanforderung zwischen einem

bar ist. einlaufenden Kanal Ei und einem auslaufenden Ka-

F ig. 8 eine schematische Darstellung der Erfin- 45 nal Sj bewirken diese Rechner bei der Verbindung Ei,

dung, wobei das Eingangsmultiplex e aus Elementar- Sj ein freies Pufferwort Kl im Konversations-Puffer-

Multiplex-Einheiten aufgebaut ist, speicher MTC und führen weiterhin Markierungsope-

F i g. 9 eine schematische Darstellung der Erfin- rationen der Verbindung durch, und zwar einerseits

dung, wobei das Ausgangs-Multiplex s in Elementar- das Einschreiben in den Speicher 10 von MCE über

Multiplcx-Einheiten unterteilt ist. 50 die Schreibschaltung 8 unter der Steuerung der

Im Laufe der Beschreibung wird angenommen, daß Schreibadressierschaltung 14, welche durch die

das Eingangs- und das Ausgangs-Multiplex des Schal- Adresse Ei erregt ist der Adresse Kl, welche sich

ters jeweils ein Puls-Kode-Multiplex ist. dann in dem Wort Ei des Speichers 10 gespeichert be-

Die F i g. 1 stellt einen Zeitschalter gemäß der Er- findet, und andererseits das Einschreiben in den

findung dar. welcher Steuerspeicher mit indirekter 55 Speicher 11 von MCL durch die Schreibschalrung 9

Adressierung verwendet, der aus einem Konversa- unter der Steuerung der Adressierschaltung 15, wel-

tions-Puffer-Speicher MTC, einem Schreib-Steuer- ehe durch Sj erregt ist, derselben Adresse Kl, welche

Speicher MCE und einem Lese-Steuerspeicher MCL, sich dann in dem Wort Sj des Speichers 11 gespei-

einem Eingangs-Kennzeichnungsgenerator 6 und chert befindet

einem Ausgangs-Kennzeichnungsgenerator7 aufge- 60 Sobald die Markierungsoperationen durchgeführt

baut ist sind, erfolgt der Betrieb des Schalters automatisch:

Der Konversations-Puffer-Speicher MTC umfaßt Der Eingangs-Kennzeichnungsgenerator 6 bewirkt

eine Schreibschalrung 1, welche mit einem Eingangs- über die Lese-Adressierschaltung 16 von MCE das

Multiplex e verbunden ist, einen Speicher 2, welcher Lesen des Wortes Ei, welches im Speicher 10 enthal-

aus K Worten zu χ Binärelementen aufgebaut ist und 65 ten ist und zwar zyklisch und in Phase mit dem

eine Leseschaltung 3, welche mit dem Ausgangs-Mul- Kanal Ei des Eingangs-Multiplexes e, welches die zu

tiplexs verbunden ist, eine Schreib-Adressierschal- übertragende Information zum Kanal Sj des Aus-

tung 4 und eine Lese-Adressierschaltung 5. Zu jedem gangs-Multiplexes s überträgt Die Leseschaltung 12

ίο

von MCE liefert dann die Adresse Kl, welche die Schreibschaltung 26 und einer Schreibadressierschal-Schreibadressierschaltung 4 von MCE erregt, und tung 30, welche mit den externen Steuerorganen verbewirkt das Einschreiben der Information in das bunden sind, aus einem Speicher mit k Worten mit Wort Kl von MTC über ihre Schreibschaltung 1. log (2) ί Speicherpunkten und aus einer Frageschal-

Der Ausgangs-Kennzeichnungsgenerator 7 unter- S tung 32, welche einerseits mit dem Ausgangs-Kenn-

sucht in derselben Weise den Speicher 7 des Spei- zeichnungsgenerator 7 und andererseits mit der

chers von MCL, welcher beim Durchgang der Kenn- Schreib-Adressierschaltung 5 von MTC verbunden

zeichnung 5/ die Adresse Kl liefert, welche über die ist.

Lese-Adressierschaltung 5 von MTC das Lesen des Es ist hervorzuheben, daß in dieser Ausführungs-Wortes Kl bewirkt, das in dem Speicher 2 enthalten io form die Speicher MTC, MCEO und MCLO dieselbe ist, und somit befindet sich die vorher eingeschriebene Anzahl k Worte aufweisen.

Information auf dem Ausgangs-Multiplex s ausge- Bei jeder Verbindungsanforderung zwischen einem sandt, und zwar über die Leseschaltung 3 von MTC einlaufenden Kanal Ei und einem auslaufenden Ka- und dies in Phase mit dem Durchgang des entspre- nal Sj bewirken die Rechner der externen Steuerchenden Ausgangs-Multiplexes j durch den Kanal Sj. 15 organe bei der Verbindung Ei, Sj ein freies Puffer-Arn Ende der Verbindung führen die Steuerorgane wort Kl von MTC und führen Markierungsoperatiodie Freigabe durch, indem sie nach dem oben für nen durch, und zwar einerseits das Einschreiben in das Einschreiben beschriebenen Verfahren die Steuer- den Speicher 27 von MCEO über die Schreibschalspeicher MCE und MCL löschen und indem sie tung 25 unter der Steuerung der Adressierschaltung durch Einschreiben von Null die oben in die Speicher ao 29, weiche durch die Adresse Kl erregt ist, der MCE und MCL eingeschriebenen Adressen löschen, Adresse Ei, welche sich dann in dem Wort Kl des so daß die Adresse Kl nicht mehr im Speicher MCE Speicher 27 gespeichert befindet, und andererseits und MCL gespeichert ist und daß die Verbindung das Einschreiben in den Speicher 28 von MCL 0 über Ei, Sj unterbrochen ist. die Schreibschaltung 26 unter der Steuerung der

Die Speicher 2,10 und 11 können statische oder «5 Adressierschaltung 30, welche durch die Adresse Kl

dynamische adressierbare Speicher mit einer oder erregt ist, der Adresse 5/, welche sich dann in dem

zwei Adressierschaltungen sein. Die Speicher 10 und Wort Kl des Speichers 28 gespeichert befindet.

11 können auch Umlaufspeicher sein und jeweils Sobald die Markierungsoperationen durchgeführt

durch die Eingangs- und die Ausgangs-Multiplex- sind, erfolgt der Betrieb des Schalters automatisch:

uhren gesteuert sein, wobei die Kennzeichnungsgene- 30 Der Eingangs-Kennzeichnungsgenerator 6 liefert an

ratoren 6 und 7 dann zur zeitlichen Auswahl zum die Frageschaltung 31 von MCEO Kennzeichnun-

Schreiben der Worte Ei und 5/ in diese Speicher gen E, und zwar in zyklischer Weise, wobei eine

dienen. Verschiedene Typen von UmIaufspeichern Kennzeichnung Ei in Phase mit dem Kanal Ei des

bzw. Verzögerungs- oder Laufzeitspeichern sind be- Eingangs-Multiplexes e ist. Beim Durchgang einer

kannt und im Handel, wie in der französischen Pa- 35 Kennzeichnung Ei sucht die Frageschaltung 31 im

tentschrift 7 013 977 beschrieben. Speicher 27 die Adresse Ei, welche in dem Wort Kl

Die verschiedenen Speicher MTC, MCE und MCL enthalten ist, und diese Adresse Kl wird am Ausgang

können nach verschiedenen Technologien ausgeführt der Schaltung 31 angezeigt und ruft über die Adres-

sein. Gemäß einer bevorzugten Ausführungsform der sierschaltung 4 von MTC die Speicherung in dem

Erfindung sind die verschiedenen Speicher als inte- 40 Wort Kl des Speichers 2 der in dem einlaufenden

grierte Schaltungen nach der Technologie T. T. L Kanal Ei des Multiplexes e enthaltenen Information

ausgeführt (Transistorlogik), und zwar ebenso wie über die Schreibschaltung 1 hervor,

die übrigen Organe, insbesondere die Kennzeich- Der Ausgangs-Kennzeichnungsgenerator 7 unter-

nungsgeneratoren 6 und 7. sucht in der gleichen Weise die Frageschaltung 32

Die Fig.2 stellt einen Schalter dar,welcher Steuer- 45 von MCLO, weicht jeim Durchgang der Kennzeichspeicher zur indirekten Adressierung verwendet und nung Sj am Ausgang die Adresse Kl anzeigt, welche einen Konversations-Pufferspeicher MTC aufweist, über die Adressierschaltung 5 von MTC das Leser einen Schreib-Steuerspeicher MCEO und einen Lese- des Wortes Kl des Speichers 2 hervorruft. Somit be-Steuerspeicher MCL 0 besitzt, einen Eingangs-Kenn- findet sich die vorher in den Speicher 2 eingeschriezeichnungsgenerator 7 hat, wobei die Kennzeich- 50 bene Information auf dem Ausgangs-Multiplex s von nungsgeneratoren 6 und 7 mit denjenigen der Fig. 1 MTC über die Leseschaltung 3 von MTC ausgesandi identisch sind. und dies in Phase mit dem Durchgang des entspre·

Der Konversations-Pufferspeicher MCE ist mit chenden Kanals Sj.

demjenigen der Fig. 1 identisch und weist dieselben Am Ende der Verbindung führen die Steuerorgane

Elemente 1, 2, 3, 4 und 5 auf. 55 die Freigabe durch, indem sie durch Einschreiber

Der Schreib-Steuerspeicher MCEO ist ein indirekt von Null analog zu dem Einschreiben von Ei odei

adressierbarer Speicher. Er besteht aus einer Schreib- von Sj in MCEO und MCLO in der Adresse Kl dit

schaltung 25 und einer Schreib-Adressierschaltung Worte Kl der Speicher 27 und 28 löschen. Die Adres-

29, welche mit den externen Steuerorganen verbun- sen Ei und Sj sind nicht mehr in den Speichern 2"

den sind, die oben bereits erwähnt wurden, und zwar 60 und 28 gespeichert, so daß die Adresse Kl nicht mehl

bei der Beschreibung der Fig. 1, aus einem Speicher an den Speicher MTC geliefert werden kann unc

27 mit k Worten mit log (2) e Speicherpunkten und keine Operation in dem Wort Kl von MTC durch·

einer Frageschaltung 31, welche einerseits mit dem geführt wird.

Eingangs-Kennzeichnungsgenerator 6 und anderer- Der Pufferspeicher 2 kann ein adressierbarer sta·

seits mit der Schreib-Adressierschaltung 4 von MTC 65 tischer oder dynamischer Speicher mit einer oder mi

verbunden ist. zwei Adressierschaltungen sein.

Der Lese-Steuerspeicher MCLO ist ein Speicher Die Steuerspeicher MCEO und MCLO sind indirek

mit indirekter Adressierung, bestehend aus einer adressierbare Speicher.

11 12

Die verschiedenen Speicher und Schaltungen kön- Eingängen AE zum Schreiben und AL zum Lesen

nen nach verschiedenen Technologien hergestellt sein. aufweisen.

Gemäß einer bevorzugten Ausführungsform der Er- Ein solcher Speicher kann aus integrierten Schalfindung sind diese verschiedenen Speicher und ihre tungen hergestellt sein. Man findet im Handel häufig angeschlossenen Schaltungen als integrierte Schal- 5 Speicher mit vier Worten zu vier Binärelementen, tungen nach der Technologie TTL ausgeführt (Tran- welche insbesondere in großem Umfang in der Inforsistorlogik), wobei verschiedene Typen von inte- mationstechnik verwendet werden,
grierten Schaltungen gegenwärtig auf dem Markt Die in den F i g. 3 und 4 dargestellten Speicher sind sind. statische Speicher.

Die Fig. 3 stellt einen adressierbaren Speicher mit io Die in den Fig. 5 und 6 dargestellten Speicher

seiner einzigen Adressierschaltung und seiner Zu- sind dynamische Speicher, d. h., daß jedes Informa-

griffsschaltung dar. In dieser Figur ist 33 der adres- tionswort in einem Register gespeichert ist, welches

sierbare Speicher mit einer einzigen Adressierschal- auf sich selbst zur Schleife geschaltet ist, oder einem

tung, 34 ein logisches ODER-Gatter, 20 und 21 zwei Schieberegister, wobei die verschiedenen Worte in

logische UND-Gatter. Der Speicher 33 umfaßt zwei 15 Serie gespeichert werden und während der Dauer des

Eingänge, von denen der eine die Signale E empfängt, Speicherns seriell zirkulieren.

welche die zu speichernde Information darstellen, Die F i g. 5 stellt einen Speicher mit einer Adres- und der andere die Schreibbefehle W empfängt, sowie senschaltung dar, welcher im wesentlichen aus k einen Signalausgang 5. Es besteht ein Zugriff durch Schieberegistern besteht, von denen jedes χ Binärdie Adressierschaltung, welche die Eingänge A 1, 20 elemente aufweist, von denen jedoch nur zwei, und Al... Ai aufweist, wobei jeder dieser Eingänge mit zwar das erste und das k-tt dargestellt sind. Die einer Zugriffsschaltung verbunden ist, welche gemäß Schieberegister 37 und 38 haben ihren Ausgang jeder Darstellung aus einem logischen ODER-Gatter weils mit einem logischen UND-Gatter 50 und 51 und zwei logischen UND-Gattern besteht. Der Ein- verbunden, während der Ausgang jedes Gatters 50 gang A i ist mit dem Ausgang des Gatters 34 verbun- 25 und 51 mit einem Eingang eines logischen ODER-den, die Ausgänge der Gatter 20 und 21 sind jeweils Gatters 52 verbunden ist, welches k Eingänge aufmil einem Eingang des logischen UND-Gatters 34 weist, und zwar einen pro Schieberegister. Jedes verbunden. Das logische UND-Gatter 20 besitzt zwei Schieberegister empfängt Uhrensignale H, welche das Eingänge, von denen der eine ein Signal tE empfängt, Umlaufen der im Register gespeicherten Informatiowelches von der Uhr he des Eingangs-Multiplexes er- 30 nen gewährleisten. Der Eingang des Registers 37 ist zeugt ist, während der andere eine Schreibadresse mit dem Ausgang eines logischen ODER-Gatters 48 AiE empfängt. Das logische UND-Gatter 21 umfaßt nut zwei Eingängen verbunden, wobei der eine mit zwei Eingänge, von denen der eine ein Signal /5 emp- dem Ausgang eines logischen UND-Gatters 39 und fängt, welches von der Uhr hs des Ausgangs-Multi- der andere mit dem Ausgang eines logischen UND-plexes erzeugt ist, während in einem anderen Zeit- 35 Gatters 44 verbunden ist. Der Eingang des Registers punkt von tE der andere eine Schreibadresse AiL 38 ist mit dem Ausgang eines logischen ODER-Gatempfängt. Da das Gatter 20 von der Uhr he gesteuert ters 49 mit zwei Eingängen verbunden, von denen wird und einen Schreibbefehl AiE empfängt, über- der eine mit dem Ausgang eines logischen UND- Gatträgt das letztere zum logischen ODER-Gatter, und ters 40 und der andere mit dem Ausgang eines lozwar zum Eingang Ai der Adressierschaltung des 40 gischen UND-Gatters 45 verbunden ist. Ein Eingang Speichers 33 nur dann, wenn die Signale he und AiE der Gatter 39 und 40 ist mit einer Klemme E verbungleichzeitig anliegen. In derselben Weise überträgt den, auf welcher die zu speichernden Informationen das logische UND-Gatter 21 zum Eingang/4/ über ankommen, ein anderer Eingang der Gatter 39 und das logische ODER-Gatter 34 das Lesesignal A iL 40 ist jeweils mit dem Ausgang der logischen UND-nur dann, wenn dieses Signal und das Signal hs gleich- 45 Gatter 42 und 43 verbunden, die ihrerseits durch die zeitig auf den Eingängen des Gatters 21 anliegen. Ausgänge 1 und k des Adressendekodicrcrs 41 und

Der Speicher 33 kann beispielsweise ein integrier- durch den Schreibbefehl W gesteuert sind. Das Gatter Speicher sein, welcher aus Speicherzellen mit 16 ter44 empfängt einerseits das Ausgangssignal des Worten zu 1 oder 4 Binärelementen aufgebaut ist, Registers 37 und andererseits das Ausgangssignal wie sie häufig vorkommen, wobei solche Speicher 50 des Gatters 42 über einen Inverter 46. Das Gatter 45 durchaus bekannt sind und weitverbreitet sind, ins- empfängt einerseits das Ausgangssigna] des Registers besondere in der Informationstechnik. In gleicher 38 und andererseits das Ausgangssignal des Gatters Weise befinden sich integrierte Schaltungen im Han- 43 über einen Inverter 47. Die Ausgänge 1 und A del, welche mehrere logische ODER-Gatter aufwei- des Adressendekodierers 41 sind jeweils mit einen sen, die durch zwei oder mehrere logische UND-Gat- 55 Eingang der logischen UND-Gatter 53 und 54 ver· ter gesteuert sind, welche es gestatten, die Zugriffs- bunden, deren anderer Eingang die Schreibbefehle W Schaltungen zu den Eingängen Al, Al,.. .Ai des über einen Inverter55 empfängt. Der Ausgang des Speichers 33 zu realisieren. Gatters 53 ist mit einem Eingang des Gatters 50 ver

Die Fig.4 stellt einen adressierbaren Speicher 35 bunden, während der Ausgang des Gatters 54 mi

mit zwei Adressenschaltungen dar. Er umfaßt einen 60 einem Eingang des Gatters 51 verbunden ist. Jedei

Eingang, welcher die Signale E aufnimmt, die die zu Eingang Al, Al.. .An des Adressendekodierer

speichernde Information darstellen, einen Eingang, ist mit einer Zugriffsschaltung 36 verbunden oder mi

welcher die Schreibbefehle W empfängt, zwei Ein- einem Multiplexer, welcher mit der Zugriffsschaltuni

gänge, welche die Uhrensignale he und Aj der Ein- des Speichers 33 der F i g. 3 identisch ist. Bei Ab

gangs- und der Ausgangs-Multiplex-Signale emp- 65 Wesenheit des Adressier-Schreibsignals auf den Gat

fängt, sowie einen Ausgang 5 der Signale. Es besteht tern 39 und 40 sind die Register 37 und 38 auf siel

ein Zugriff zum Speicher 35 durch die Adressierschal- selbst über Gatter 44 und 45 zurückgeführt, welchi

tungen, weiche jeweils eine bestimmte Anzahl von durch die Inverter 46 und 47 und die Gatter 48 un<

J 14

49 gesteuert werden, und die in den Registern gespei- eher Weise aus m logischen UND-Gattern aufgebaut cherten Informationen laufen unter der Wirkung der ist. Das logische UND-Gatter 64 empfängt auf einem

Uhr H um. Das Einschreiben eines Wortes in ein Re- Eingang einen Schreibbefehl W und auf einem andegister besteht daher darin, den Dekodierer 41 über ren Eingang eine Information E. Die Information E

Adressenleiter zu erregen und gleichzeitig den 5 wird über m Leiter übertragen, und zwar einen pro

Schreibbefehl W zu erteilen, wodurch eines der Gat- Binärelement. Die Gatter 65, 66, 67 haben einen Ein-

ter 39, 40 erregt wird, während das entsprechende gang mit einem Ausgang eines Dekodierers 68 ver-

zur Schleife geschaltete Gatter 44 oder 45 durch den bunden, das Gatter 65 mit dem Ausgang 1, das Gat-

entsprechenden Inverter 46 oder 47 blockiert bleibt. ter 66 mit dem Ausgang 1, das Gatter 67 mit dem

Die auf E dargestellte Information wird über das eine io Ausgang k. Der Dekodierer empfängt die Adressen

der Gatter 39 oder 40 und das entsprechende Gatter über seinen Eingang 69.

48 oder 49 auf den Eingang des entsprechenden Re- Das Einschreiben in die Register erfolgt in folgengisters 37, 38 geführt, welches ihn unter der Wir- der Weise: Eine anstehende Information E wird über kung der Uhr H registriert. Wenn der Befehl W ver- das Gatter 64 übertragen, wenn der Schreibbefehl W schwindet, wird das Register, in welches die Informa- 15 gegeben wird, und zwar zum Eingang der Gatter 65, tion eingespeichert wurde, mit sich selbst zur Schleife 66, 67, welche durch ein Ausgangssignal des Dekogeschaltet, und die Information läuft dort unter der dierers 68 gesteuert werden, der durch eine am Zu-Steuerung der Uhr H um. Wenn der Schreibbefehl W griff 69 anstehende Schieibadresse erregt wird. Unter anlegt, sind die Gatter 53 und 54 durch dieses Signal der Annahme, daß es sich um den Ausgang 1 des Deauf Grund des Inverters 55 blockiert. Bei Abwesen- 20 kedierers 68 handelt, wird die Information E dann in heit des Schreibbefehls W sind diese Gatter 53 und das Register 58 eingeschrieben. Da das Gatter 66 aus 54 erregt, und eine Adressierung, welche dem Deko- m logischen UND-Gattern aufgebaut ist, ist der Ausder 41 zugeführt wird, erregt das eine der Gatter 50 gang 1 des Dekodierers offensichtlich auf alle dieser oder 51 über das entsprechende der beiden Gatter 53 Gatter vervielfacht. Wenn eine Leseadresse an 63 anoder 54, und der Inhalt des entsprechenden Registers 23 liegt, beispielsweise E, sind alle Vergleicher 60,61,62 37 oder 38 wird am Ausgang S des Gatters 52 unter erregt, aber es antwortet nur der Vergleicher 61, weider Wirkung der Uhr H ausgesandt. Man sieht, daß eher durch eine Information erregt ist, die mit derein derartiges Lesen nicht destruktiv ist. jenigen identisch ist, welche vom Register 58 kommt.

Der Speicher der F i g. 5 weist nur eine einzige Da der Ausgang des Vergleichers 61 mit dem Kodierer Adressenschaltung auf. Es ist möglich, einen derarti- 30 70 verbunden ist, liefert dieser am Ausgang die gen Speicher mit zwei Adressenschaltungen zu erhal- Adresse des Registers 58, wobei diese Adresse zum ten. Die F i g. 6 stellt einen solchen Speicher dar, Ausgang S des logischen UND-Gatters 71 übertragen oder genauer gesagt, die Art der Steuerung der Gatter wird, welches durch einen am Eingang 72 anliegen-42, 43, 53, 54, um zwei Adressierschaltungen zu ver- dne Abfragebefehl gesteuert wird, und zwar zur seiwenden. Die Steuerung der Gatter 42 und 43 ist kei- 35 ben Zeit, wie die Adresse auf dem Eingang 63. nen Modifikationen unterzogen. Die Gatter 53 ut 2 Ein solcher Speicher mit indirekter Adressierung 54 besitzen einen Eingang, welcher mit einer ist in der Ausführungsform der Steuerspeicher zum Klemme R verbunden ist, welche ein Lesesignal emp- Lesen und Schreiben des Schalters gemäß der Erfinfängt, wobei der Inverter 55 unterdrückt ist. Ihr zwei- dung verwendet.

ter Eingang ist direkt mit einem Leseadressendeko- 40 Die F i g. 8 zeigt in schematischer Weise den Auf-

dierer 56 verbunden, zu welchem ein Zugriff über bau eines Zeitschalters, welcher N Eingangs-Elemen-

die EingängeBl bis Bn besteht. Die Zugriffsschal- tar-Multiplex-Systeme ea...eN und ein Ausgangs-

tung 36 der F i g. 5 ist unterdrückt. Multiplex-System λ aufweist, in welchem MTC1 ein

Die F i g. 7 stellt einen Speicher mit indirekter Konversations-Pufferspeicher ist, MCL1 ein Lese-Adressierung dar, bestehend aus k Registern 57, 58, 45 Steuerspeicher, MCEa ... MCEn Schreib-Steuer-59 mit m Binärelementen, welchen jeweils k Vergleicher speicher, 6 α ... 6 N Eingangs-Kennzeichnungsgene-60, 61, 62 zugeordnet sind. Jeder dieser Vergleicher ratoren, 7 ein Ausgangs-Kennzeichnungsgenerator. hat zwei Gruppen von Eingängen: Die Eingänge der Der Konversations-Pufferspeicher MTC1 empfängt ersten Gruppe sind mit den Ausgängen derselben am Eingang die N Elementar-Multiplex-Systeme Ordnung des zugeordneten Registers verbunden und 50 ea ... eN, von denen angenommen sei, daß alle idendiejenigen der zweiten Gruppe mit den Leitungen tisch sind, ohne daß dies unbedingt der Fall sein muß. derselben Ordnung einer Frageschaltung bzw. Ab- Der Speicher MTCl umfaßt N Schreibschaltungen frageschaltung 63, welche auf die k Vergleicher ver- la ... IN, die jeweils ein Elementar-Multiplex empvielfacht ist. fangen, NSpeicher 2a ... 2N, die jeweils aus Q Wor-

Die Ausgänge der Vergleicher sind mit einem Ko- 55 ten zu je χ Binärelementen bestehen, N Schreibdierer 70 verbunden, welcher am Ausgang S über ein Adressierschaltungen 4a ... 4 N, die jedem der Speilogisches UND-Gatter 71 die Adresse liefert, welche eher 2a.. .2N zugeordnet sind, N Lese-Adressiereinem Register entspricht. Das Gatter 71 empfängt in schaltungen 5α ... 5iV, die jedem der Speicher 2a... gleicher Weise ein Signal oder einen Abfragebefehl 2 N zugeordnet sind, eine Verteilerschaltung 80 mit 72, und zwar auf einem seiner Eingänge. Der Ein- 60 N Ausgängen a... N und einem Eingang 81, wobei gang der Register 57, 58, 59 ist mit einem logischen jeder der N Ausgänge mit einer Lese-Adressierschal-UND-Gatter 65, 66, 67 verbunden. In Wirklichkeit tung verbunden ist, eine Leseschaltung 3, welche ist jedes Gatter 65, 66, 67 aus m logischen UND-Gat- einerseits mit den N Speichern 2a .. .2N und andetern aufgebaut, welche jeweils mit einem Binärele- rerseits mit dem Ausgangs-Multiplex s verbunden ist. ment des entsprechenden Registers verbunden sind. 65 Jeder Adressengenerator 6 a... 6 N liefert Kenn-Die Gatter 65, 66, 67 haben einen ihrer Eingänge zeichnungen Ea ... EN unter der Steuerung der Uhr mit dem Ausgang eines logischen UND-Gatters 64 hea ... heN und des Synchronisationssignals Tea ... verbunden, wobei das logische UND-Gatter in glei- TeN, welche jedem elementaren Eingangs-Multiplex

109 024
15 * L/ 16

zugeordnet sind. Der Adressengenerator 7 liefert Der Kennzeichnungsgenerator 6 liefert Kennzeich-

Adressen S unter der Steuerung der Uhr hs und des nungen E unter der Steuerung der Uhr he und des Synchronisationssignals, welche demAusgangs-Multi- Synchronisiersignals, welche dem Eingangs-Multiplex zugeordnet sind. plex e zugeordnet sind. Jeder Ausgangsgenerator

Jeder der Steuerspeicher MCEa ... MCEn ist ent- 5 la .. .1N liefert Kennzeichnungen Sa .. .SN unter weder von dem Typ, wie er in der F i g. 1 der obenge- der Steuerung der Uhr hsa ... hsN und des Synchronannten Hauptanraeldung beschrieben ist oder von nisierungssignals Tsa... TsN, welche jedem Ausdem Typ, wie er in der F i g, 2 dieser Anmeldung gangs-Multiplex zugeordnet sind,
beschrieben ist. Somit umfaßt beispielsweise der Spei- Der Steuerspeicher MCEl und sein Kennzeich-

cher von jedem der Steuerspeicher jeweils ea ... eN io nungsgenerator 6 sind entweder von dem Typ, der in Worte mit q Speicherplätzen. Jeder der Steuerspei- der F i g. 1 beschrieben ist, oder von dem Typ, welcher empfängt von externen Organen die Adresse eher in der F i g. 2 beschrieben ist. Der Steuerspeicher Eai... ENi eines zugeordneten einlaufenden elemen- liefert am Ausgang Kennzeichnungen K an die Vertaren Multiplex-Kanals, der anzuschließen ist, und teilerschaltung 82 von MJC 2, wobei die Kennzeichdie Adresse Q1 des freien Pufferwortes im entspre- 15 nungen K in der Anzahl gleich der Summe der Kennchenden Speicher 2a .. .2N. Die Arbeitsweise ist mit zeichnungen Q der Lese-Steuerspeicher sind:
derjenigen der Schaltungen der F i g. 1 oder 2 identisch.

Der Steuerspeicher MCL1 und sein Kennzeich- K—'SQa.

nungsgenerator 7 sind entweder von dem Typ, wie er 20 -~ '

in der F i g. 1 beschrieben ist, oder von dem Typ, wie
er in der F i g. 2 beschrieben ist. Der Steuerspeicher

liefert am Ausgang Kennzeichnungen K auf der Ver- Diese Kennzeichnungen sind durch die Verteilerteilerschaltung 80 von MTC1, wobei die Kennzeich- schaltung 82 auf die Schreib-Adressierschaltungen nungen K in der Zahl gleich der Summe von Kenn- 25 4a.. .4N aufgegabelt, wobei die Arbeitsweise des zeichnungen Q der Lese-Steuerspeicher sind: Schreib-Steuerspeichers MCEl mit derjenigen des

Steuerspeichers der F i g. 1 oder 2 identisch ist.

Jeder der Lese-Steuerspeicher MCLa ... MCLN

s ist entweder von dem Typ, der in der F i g. 1 be-

X = YQa. 30 schrieben ist, oder ist von dem Typ, welcher in der

a F i g. 2 beschrieben ist. Somit hat beispielsweise der

Speicher von jedem der Steuerspeicher jeweils ea.,.. eN Worte mit q Speicherpunkten; jeder der

Diese Kennzeichnungen sind durch die Ver- Steuerspeicher empfängt von externen Organen die teilerschaltung 80 zu den Lese-Adressierschaltun- 35 Adresse Eai... ENi eines zugeordneten elementaren gen S α... 5 N aufgegabelt. Die Arbeitsweise des auslaufenden Multiplex-Kanals, für welchen eme InLese-Steuerspeichers MCL1 ist mit derjenigen des formation von dem Eingangs-Multiplex e bestimmt Steuerspeichers der F i g. 1 oder 2 identisch. ist und die Adresse Ql des freien Speicherwortes in

Die F i g. 9 stellt in schematischer Weise den Auf- dem entsprechenden Speicher 2 a ... 2N. Die Arbau eines Zeitschalters dar, welcher ein Eingangs- 40 beitsweise ist identisch mit derjenigen der Schaltun-Multiplex e und N Ausgangs-Multiplex-Systeme gen der F i g. 1 oder 2.

sa ... sN aufweist, in welchem MTC 2 ein Konver- Wie dies oben bereits ausgeführt wurde, sind meh-

sations-Pufferspeicher ist, MCEl ein Schreib-Steuer- rere Ausführungsformen des Zeitschalters möglich, speicher, MCLa ... MCLN Lese-Steuerspeicher, 6 Die nachfolgend angegebenen Formeln legen für verein Eingangs-Kennzeichnungsgenerator, la... IN 45 schiedene mögliche Typen von Schaltern die Anzahl A Ausgangs-Kennzeichnungsgeneratoren. von Speicherpunkten des Pufferspeichers fest (ent-

Der Konversations-Pufferspeicher MTC 2 empfängt weder A Binärelemente für einen Pufferspeicher in am Eingang das Multiplex e und gabelt diese durch den laufenden Ausführungsformen von binär kodierdieses Multiplex einlaufenden Informationen auf die ten Systemen) und die Anzahl B von Steuerspeicherelementaren Ausgangs-Multiplex-Systeme sa... sN 5° punkten (oder Binärelementen im Anwendungsfall auf, von denen angenommen wird, daß alle identisch eines binär kodierten Systems), ausgehend von der sind, ohne daß dazu eine Notwendigkeit besteht. Der Kanalkapazität e des Eingangs-Multiplexes, der Ka-Speicher MTC 2 umfaßt eine Schreibschaltung 1 zum pazität an Kanälen s des Ausgangs-Multiplexes der Einschreiben der einlaufenden Informationen, N spei- maximalen Anzahl k von gleichzeitig möglichen Verchert 2a ... 2N, welche jeweils mit einem auslaufen- 55 bindungen zwischen e und s, der Anzahl von Moden Elementar-Multiplex verbunden sind und jeweils menten χ der von einem Kanal übertragenen Inforaus Q Worten mit je χ Binärelementen bestehen, N mation.
Schreib-Adressierschaltungen 4 a ... 4 N, welche jedem der Speicher 2a . . . 2Λ/ zugeordnet sind, N ₁ Zwei Steuerspeicher mit direkter Adressierung Lese-Adressierschaltungen 5 a ... 5 N, welche jedem 60 A\ = xk Bl = (e + s) log (2) k
der Speicher 2a,... 2/V zugeordnet sind, eine Ver- zum Schreiben
teilerschaltung 82 mit N Ausgängen a ... N und einen

Eingang 83, wobei jeder der N Ausgänge mit einer 2. Ein Steuerspeicher mit direkter Adressierung

Schreib-Adressierschaltung verbunden ist, N Lese- Al — xs B2 = elog(2)s

schaltungen 3 a . . .3N, welche einerseits mit N Spei- 65

ehern 2a ... 2N und andererseits mit jedem der Aus- 3. Ein Lese-Steuerspeicher mit direkter Adressie-

gangs-Elementar-Multiplex-Systeme sa ... sN ver- rung

bundensind. A3 = xe B 3 = Uog(2)e

if

4. Zwei Steuerspeicher mit indirekter Adressierung A'l=xk B¹I = klog(2)e-s

5. Ein Schreib-Steuerspeicher mit indirekter Adressierung

A'l = xs ß'2 = ilog(2)e

6. Ein Lese-Steuerspeicher mit indirekter Adressierung

A'3 = x2 B'3 = elog(2)s

Eine Untersuchung der obigen Beziehungen ergibt, daß die Schalter mit zwei Steuerspeichern so lange interessant sind, wie die Anzahl k von Verbindungen unterhalb der Anzahl e oder s der Eingangs- und der Ausgangs-Multiplex-Kanäle liegt. Dies ist insbesondere der Fall für die Schalter mit indirekter Adressierung, welche es gestatten, nur die erforderliche Anzahl von Speicherworten k in jedem Speicher auszurüsten.

Im Falle der Verwendung von Steuerspeichern mit direkter Adressierung sind die Schalter mit zwei Speichern insbesondere interessant, wenn Programme mit festen Verbindungen auszuführen sind. In diesem Falle sind die Steuerspeicher tote Speicher, welche mit einer hohen Dichte integrierbar sind. Dadurch ist es möglich, das Volumen der Geräte beträchtlich zu reduzieren.

Wenn das Eingangs-Multiplex die geringste Kapazität aufweist oder wenn die Kapazitäten gleich sind, ist es immer möglich, was an sich bekannt ist, einer Kennzeichnung Ei eine Kennzeichnung Sj entsprechen zu lassen, und man spricht von einem Schalter ohne Sperre.

Eine Anwendung des Zeitschalters ist die Ausführung von Verbindungsnetzen mit Zeitschaltung, ausgehend von Schaltern gemäß der Erfindung und insbesondere Verbindungsnetze für Telefonverbindun-

gen. In einer solchen Anwendung weisen das Eingangs-Multiplex e und das Ausgangs-Multiplex s im allgemeinen dieselbe Kapazität auf und besitzen dieselbe Periode T von 125 μ sec, haben beispielsweise 32 Zeitkanäle, wobei die Multiplex-Systeme gemäß

ig einer bevorzugten Ausführungsform der Erfindung jeweils 32 Leitungen besitzen. Der Konversations-Pufferspeicher oder der Verbindungsspeicher und jeder der Steuerspeicher besitzen dann 32 · 32 = 1024 Worte.

Wenn ein solcher Kommutator bzw. Schalter ebenso viele einlaufende wie auslaufende Leitungen besitzt, wird er als »quadrierter« Schalter bezeichnet. Er weist keine Sperre auf.

Neben pjideren Abwandlungen lassen sich selbstverständlich die Verteilerschaltungen 80 oder 82 unterdrücken und am Ausgang des zugeordneten Steuerspeichers, MCLl oder MCEl, N Ausgänge a .. .N direkt mit der Lese- oder Schreib-Adressierschaltung verbinden.

Hierzu 3 Blatt Zeichnungen

Claims (17)

Patentansprüche:

1. Verfahren zur Steuerung und zeitweisen Speicherung von PCM-Informationen bei der Durchschaltung eines Eingangsmultiplex mit e Zeitkanälen, die durch Adressen (E; E₁... Ei ... Ee) definiert sind, auf ein Ausgangsmultiplex mit s Zeitkanälen, die durch Adressen (S; S₁... S/ ... Ss) definiert sind, wobei die Durchschaltung zwischen beliebigen Kanälen (Ei, Sj) nach einem vorgegebenen Programm erfolgt, dadurch gekennzeichnet, daß zunächst ein freies Wort (Kl) eines zwischen dem Eingangsmultiplex und dem Ausgangsmultiplex vorgesehenen Pufferspeichers mit durch Adressen (K) definierten Pufferworten ausgewählt wird, daß dieses Wort der gewünschten Verbindung (Ei, Sj) für die Dauer der Verbindung zugeordnet wird, daß dann die Beziehungen (Ei, Kl und Sy, KQ gebildet und gespeichert werden, daß darauf hin die im Kanal (Ei) des Eingangsnriltipkx anstehende Information unter der Steuerung eines Eingangsmarkierungsgenerators in das Wort (KQ des Pufferspeichers eingeschrieben und schließlich dieses Wort (KQ unter der Steuerung eines Ausgangsmarkierungsgenerators in den Kanal (Sj) des Ausgangsmultiplex ausgelesen wird.

2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß der Pufferspeicher (2) adressierbar ist und eine Speicherkapazität von k Pufferworten aufweist, daß ein Puffenvort (KQ für die Dauer einer Verbindung (E/. Sj) erhalten bleibt, daß eine vorgesehene Steuerschaltung einen Schreibsteuerspeicher (MCE) aufweist, in welchem das Verbindungsprogramm in der Form (K/, Sj) gespeichert ist, daß der Schreibsteuerspeicher durch eine Adressierschaltung (4) Zugang zu dem Pufferspeicher (2) hat, daß die Adressierung durch Adressen (K) der Pufferworte erfolgt, daß der Schreibsteuerspeicher durch einen Eingangsmarkierungsgenerator (6) steuerbar ist und daß zum Auslesen des Pufferspeichers eine Leseadressierschaltung (5) unter der Steuerung eines Ausgangsmarkierungsgenerators (7) vorgesehen ist.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltung ebenso einen Lesesteuerspeicher aufweist, in welchem das Verbindungsprogramm in der Form(K_ftS/) gespeichert ist, daß der Steuerspeicher durch eine Adressierschaltung (5) Zugang zum Pufferspeicher (2) hat, daß die Adressierung mittels Adressen (K) erfolgt und daß der Lesesteuerspeicher durch einen Ausgangsmarkierungsgenerator (7) steuerbar ist.

4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Pufferspeicher (33) eine einzige Adressierschaltung (34) aufweist, welche im Teilzeitverfahren zwischen Schreiboperationen und Leseoperationen arbeitet.

5. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Pufferspeicher (33) ein statischer Speicher ist, wobei jeder Elementarpunkt für die Dauer der Speicherung dasselbe Binärelement der Information speichert.

6. Anordnung nach Anspruch 2, daueren gekennzeichnet, daß der Pufferspeicher (33) ein dynamischer Speicher ist, daß ein Informationswort für die Dauer der Speicherungen in einem Register schrittweise umläuft, welches in sich selbst zur Schleife geschaltet ist, und daß das Register ein Speicherwort bildet.

7. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Markierungsgeneratoren einen integralen Bestandteil der Steuerschaltung bilden.

8. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Markierungsgeneratoren extern zur Steuerschaltung angeordnet sind und mit Markierungsempfängern verbunden sind, welche einen integralen Bestandteil der Steuerschaltung bilden.

9. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens ein Steuerspeicher vom Lesetyp ist.

10. Anordnung nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß wenigstens ein Steuerspeicher vom Schreib-Lese-Typ ist.

11. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuerspeicher Speicher mit direkter Adressierung sind, ausgehend von Adressen (E oder S), wobei die Adresse (K) dann die in diesen Speichern zu speichernde Information darstellt.

12. Anordnung nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß die Steuerspeicher Speicher mit indirekter Adressierung sind, daß die Adressen (E oder S) dann die in der Adresse (K) in diesen Speichern gespeicherte Information darstellen, daß eine indirekte Adressierschaltung oder Abfrageschaltung vorgesehen ist, welche durch die Adressen (E oder S) erregt wird und welche es gestattet, auf der Ausgangsschaltung der Speicher die Adressen (K) zu erhalten.

13. Anordnung nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß die Steuerspeicher Matrizenspeicher sind und daß die Speicherung darin statisch oder dynamisch erfolgt.

14. Anordnung nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, daß die Steuerspeicher Umlaufspeicher sind, wobei die Auswahl in Zeitschaltung erfolgt.

15. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Anzahl der für die Steuerspeicher zu verwendenden Speicherwerte (k) ist, wenn die Speicher indirekt adressierbare Speicher sind, wobei jedes Speicherwort der Schreibsteuerung dann eine Kapazität von log (2) e Binärelementen aufweist und jedes Speicherwort der Lesesteuerung dann eine Kapazität von log (2) s Binärelementen besitzt, und zwar unter der Annahme einer binären Adressierung.

16. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Anzahl der notwendigerweise zu verwendenden Worte für den Schreib-Steuerspeicher (e) ist und für den Lese-Steuerspeicher (s) beträgt und daß im Falle der Anwendung von direkt adressierbaren Speichern diese Worte eine Kapazität von log (2) k Binärelementen haben, und zwar unter der Annahme einer binären Adressierung.

17. Anordnung nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, daß das eine der Eingangs-Multiplex-Systeme (e) oder der Ausgangs-Multiplex-Systeme (s) aus einer bestimm-

ten Anzahl von Elemeniar-Multiplex-Systemen iea... eN oder sc.sN) aufgebaut ist, daß der Pufferspeicher aus Elementarspeichem (2a ... 2 N) aufgebaut ist, welche jeweils einem Elementar-Multiplex zugeordnet sind, daß zu jedem der Elementarspeicher ein Zugriff von einer Steuerschaltung her besteht, welche dem entsprechenden Elementar-Multiplex über einen Satz von Adressen zugeordnet ist, und zwar ebenso wie über eine Steuerschaltung, welche dem Multiplex ίο zugeordnet ist, das nicht durch einen Satz von Adressen geteilt ist, welches aus einem Satz von Adressen (K) erhalten ist, so daß die Anzahl der Adressen (K) wenigstens gleich der Summe von Adressen der dem nicht geteilten Multiplex zügeordneten Steuerschaltungen ist.