DE1499190C3 - Elektronische Datenverarbeitungsanlage - Google Patents

Description

Die Erfindung betrifft eine elektronische Datenverarbeitungsanlage mit einem Prozessor, einem Speicher, einer Verbindungseinheit und mindestens einem peripheren Gerät, welches über eine, bei mehreren peripheren Geräten diesen gemeinsame Zuleitung an die Verbindungseinheit angeschlossen ist, über welche der Prozessor mit einer Reihe von peripheren Geräten Informationen austauschen kann, wobei die Informationen aus Zeichen in Mehrbitform bestehen.

Es sind elektronische Datenverarbeitungsanlagen der eingangs genannten Art bekanntgeworden, die aus reinen Zeitmultiplexsystemen bestehen. Bei derartigen Systemen werden die einzelnen peripheren

ίο Geräte zyklisch nacheinander abgetastet, so daß jedes der einzelnen Geräte für einen bestimmten Zeitabschnitt des Zyklus mit der Verarbeitungseinrichtung verbunden bleibt. Eine derartige Abtastung ist vielfach dann erwünscht, wenn mehrere periphere Geräte gleichzeitig überwacht werden sollen (On-line-Verfahren), da die in dem peripheren Gerät ablaufenden Vorgänge im wesentlichen asynchron sind. Es liegt also sowohl der durch einen bestimmten Zeitabschnitt innerhalb des Zyklus definierte Kanal als

ao auch die Zeitdauer mit der die Verarbeitungseinrichtung mit dem peripheren Gerät verbunden ist von vornherein fest. Die Zuordnung der einzelnen peripheren Geräte zu den (zeitlich hintereinanderliegenden) einzelnen Kanälen geschieht durch einen ent-

»5 sprechenden Aufbau der hard-ware. Während der Zeitabschnitte, in denen die einzelnen Kanäle zu den peripheren Geräten geschaltet sind, besteht weiterhin für die Verarbeitungseinrichtung keine Möglichkeit der Verarbeitung eines internen Programms, da der Zugriff zu dem Hauptspeicher fehlt, welcher mit einem der peripheren Geräte verbunden ist.

Bei einem Datenverarbeitungssystem der obengenannten Art mit einem Prozessor und mehreren peripheren Geräten kann der Prozessor mit den peripheren Geräten über den Steuerkreis in Verbindung treten, wobei die Steuereinheit mehrere periphere Geräte an die zentrale Recheneinheit in Form eines Time-sharing-Systems anschließt. Dabei ist aber vielfach nachteilig, daß bei den bekannten Systemen auch dann die peripheren Geräte zyklisch an den Prozessor angeschlossen werden, wenn etwa wegen einer ausgebliebenen Veränderung der durch die peripheren Geräte zu messenden Daten, gar keine neuen Daten an den Prozessor zu übertragen sind. In diesem Falle geht also bei einem reinen Zeitmultiplexsystem Arbeitszeit verloren, da hier der Hauptspeicher mit dem entsprechenden peripheren Gerät verbunden ist und nicht zur Lösung anderer Aufgaben zur Verfügung steht.

Versieht man aber jedes periphere Gerät mit einer eigenen Adresse und stellt man erst dann eine Verbindung mittels dieser Adressen her, wenn eine entsprechende in dem Prozessor und den peripheren Geräten zu übertragende Datenmenge vorliegt, so muß hier nun wegen dem jeden peripheren Gerät zugeordneten getrennten Adressenregister- und Verbindungskreis ein erheblicher Aufwand getrieben werden, der wegen der oft von einzelnen peripheren Geräten nur sporadisch zu übertragenden Daten vielfach nicht gerechtfertigt ist.

Aufgabe der Erfindung ist es daher, eine elektronische Datenverarbeitungsanlage der eingangs geschilderten Art zu schaffen, welche eine besonders einfache und wirtschaftliche Verbindung der einzelnen peripheren Geräte mit dem Prozessor zur Datenübertragung zuläßt und somit eine Verbesserung der bekannten elektronischen Datenverarbeitungsanlagen darstellt.

Die Aufgabe wird erflndungsgemäß dadurch gelöst, daß ein in der Verbindungseinheit befindlicher Folgesteuerkreis zyklisch sich wiederholende Synchronisiersignale abgibt, welche in der Datenverarbeitungsanlage eine Anzahl von Zeitabschnitten definieren, während denen die zur Informationsübertragung dienenden Zeichen über die Zuleitung zwischen dem Prozessor und den peripheren Geräten übertragbar sind, wobei diese Zeitabschnitte vom Prozessor einzeln je nach Anforderung einem der an die gemeinsame Zuleitung angeschlossenen peripheren Geräte zuordenbar sind, daß jedes periphere Gerät mit einem Steuerkreis versehen ist, welcher mit Hilfe logischer Netzwerke derart auf vom Prozessor ausgehende kodierte Anforderungsinformationen in der Zuleitung anspricht, daß das betreffende periphere Gerät selektiv zur Datenübertragung vorbereitet und während des Zeitraums, in dem eine Datenübertragung zwischen dem Prozessor und dem peripheren Gerät stattfinden soll, mit dem Prozessor nur während eines oder mehrerer bestimmter Zeitabschnitte der Zeitabschnitte eines Zyklus verbunden ist, und daß in der Verbindungseinheit für jeweils einen Zeitabschnitt ein Aktivitätsindikator vorgesehen ist, welcher anzeigt, daß der betreffende Zeitabschnitt gegebenenfalls einem peripheren Gerät zugeordnet ist und dabei dem Prozessor meldet, daß dieser Zeitabschnitt nicht für eine weitere Zuordnung zur Verfügung steht, wobei die Einstellung der Aktivitätsindikatoren zur Anzeige des zugeordneten Zustande durch ein in Verbindung mit einem Steuersignal auf der gemeinsamen Zuleitung erscheinendes kodiertes Signal geschieht und wobei die Rückstellung zur Anzeige, daß der definierte Zeitabschnitt wieder zur Zuordnung zur Verfügung steht, durch ein vom zuletzt zugeordneten peripheren Gerät abgegebenes, das Ende des Datenaustausche anzeigendes zweites kodiertes Signal bewirkt wird. Dabei geschieht die Auswahl der peripheren Geräte und der Zeitabschnitte, während der die Verbindung zwischen dem entsprechenden peripheren Gerät und dem Prozessor bewirkt wird, durch die vorangegangene Auswertung eines entsprechenden Rechnerprogramms, wobei wiederum die Auswertung des Rechnerprogramms durch eine entsprechend ausgestaltete »hardware« des Rechners bedingt ist, die die Dekodierung hinsichtlich der erwünschten und oben bezeichneten Auswahl durchführt.

Die erfindungsgemäße elektronische Datenverarbeitungsanlage zeichnet sich daher gegenüber den bekannten Datenverarbeitungsanlagen dadurch aus, daß zum einen die Abtastung der einzelnen peripheren Geräte nicht nach einer vorgegebenen Reihenfolge geschieht, sondern von einer Verarbeitungseinrichtung, d. h. einem Prozessor, gesteuert wird, die nur die peripheren Geräte den vorhandenen, im wesentlichen zeitmultiplexen Kanälen entsprechenden Zeitabschnitten zuordnet, welche zur Datenübertragung bereit oder vorgesehen sind. Die einzelnen durch die Zeitabschnitte gebildeten Kanäle werden dann allerdings zyklisch abgetastet, wodurch den einzelnen peripheren Geräten jeweils zugeordnete Adressenregister und spezielle Verbindungseinheiten vermieden werden.

Es wird somit durch die erfindungsgemäße Datenverarbeitungsanlage eine permanente Anordnung der Adressen register zu individuellen peripheren Geräten vermieden.

Aktivitätsindikatoren dienen zur Anzeige, ob der betreffende Zeitabschnitt schon einem peripheren Gerät zugeordnet ist oder nicht, so daß es in diesem Falle keinem weiteren peripheren Gerät mehr zugeordnet werden kann.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Ein Ausführungsbeispiel mit mehreren Ausführungsformen der Erfindung wird nachfolgend an Hand der Zeichnungen beschrieben. Darin zeigt

ίο Fig. 1 ein Blockschaltbild mit der Darstellung einer Datenverarbeitungsanlage, aus der die Grundzüge der vorliegenden Erfindung ersichtlich sind,

F i g. 2 ein vereinfachtes Schaltbild mit der Darstellung logischer Kreise für die Verbindungseinheit der Anlage,

F i g. 3 eine vereinfachte Darstellung der logischen

Schaltung eines peripheren Steuerkreises der Anlage, F i g. 4 eine vereinfachte Darstellung der logischen

Schaltung für die Durchführung der Adressierung des

ao peripheren Steuerkreises gemäß Fig. 3,

F i g. 5 a und 5 b Taktdiagramme, die zu den verschiedenen Ausspeicher- und Arbeitszyklen eines Übertragungsbefehls für Daten der peripheren Geräte gehören, und

F i g. 6, 7 und 8 Darstellungen weiterer logischer Schaltungen, die wahlweise Anwendung in der Verbindungseinheit finden können.

In Fig. 1 ist eine elektronische Datenverarbeitungsanlage gezeigt, die nach den Grundzügen dieser Erfindung aufgebaut ist und eine Zentraleinheit enthält, welche mit einem Zentralspeicher 10 und einem Prozessor 11 versehen ist. Ein Taktgenerator 12 wird dazu benutzt, Taktsignale zu erzeugen, die die Basis für die Synchronisation aller Funktionseinheiten innerhalb der Anlage bilden. Die Verarbeitung von Befehlen innerhalb der Zentraleinheit vollzieht sich in der für derartige Anlagen üblichen Betriebsweise. In dieser Hinsicht ist es üblich, der Zentraleinheit mehrere periphere Einheiten, d. h. periphere Geräte, zuzuordnen, die mit der Zentraleinheit Daten austauschen. Die peripheren Geräte können magnetische Speicher, Kartenleser und -locher, Einheiten für direkten Zugriff, Trommelspeicher zur Zwischenspeicherung, Nachrichteneinrichtungen und verschiedene andere Sondereinrichtungen enthalten. In der dargestellten Ausführungsform ist eine periphere Verbindungseinheit 13 dazu vorgesehen, sowohl den Zentralspeicher 10 als auch den Prozessor 11 an mehrere periphere Steuerkreise 14 bis 21 anzuschließen, die ihrerseits die zugehörigen peripheren Geräte PD_n steuern, welche allgemein mit 22 bis 29 bezeichnet sind.

Nunmehr seien die verschiedenen Bestandteile und Bauteile einer bevorzugten Ausführungsform der Erfindung näher betrachtet. Dazu zeigt Fig. 1 einen Hauptspeicher 30. Der Zugriff zu diesem Hauptspeicher 30 von einem Steuerspeicher 32 kann über ein vielstufiges Hauptspeicheradressenregister 34 bewirkt werden, das die Adresse der in dem Speicher gelegenen Speicherstelle mit der gewünschten Information enthält. Diesem ist ein Hilfsadressenregister 36 zugeordnet, dessen Funktion die Inkrement- bzw. Dekrementbildung und die Übertragung der ungeänderten Inhalte des Hauptspeicheradressenregisters 34 in ein vorbezeichnetes Gebiet des Steuerspeichers 32 ist. Eine Information tritt dabei in die durch das Hauptspeicheradressenregisters 34 adressierten Hauptspeicherstellen und verläßt sie auf dem Wege über ein Hauptspeicher-Lokalregister 35, welches

auch eine dazugehörige Prüfinformation erzeugt, die auf die Information paßt, die gerade in den Speicher eingebracht wird und die Information erneut prüft, wenn sie entnommen wird.

Die Speicherstellen innerhalb des Steuerspeichers 32 werden durch ein Steuerspeicheradressenregister 38 adressiert. Eine Information wird in den Steuerspeicher entweder aus dem Hilfsadressenregister 36 oder aus dem Prozessor 11 übertragen, und zwar über ein besonderes Hilfsregister 40. Zusätzlich vermag der Steuerspeicher jedes seiner Wörter in das Hauptspeicher-Adressenregister 34 für dessen Steuerung zu übertragen.

Der Prozessor 11 besteht im wesentlichen aus einem Addierwerk 42. Zwei Operandenspeicherregister 44 und 46 sind an den Eingang des Addierwerkes 42 angeschlossen. Zwei zusätzliche Register 48 und 50 vermögen den Operationscode und die Variantzeichen zu speichern. Der Operationscode, der nachfolgend einfach als OP-Code bezeichnet wird, legt die grundsätzliche Operation fest, die durch diesen Befehl ausgeführt werden soll. Das Variantzeichen wird dazu benutzt, die durch den Operationscode gelieferte Definition zu erweitern.

Der Prozessor ist ferner mit einem besonderen Folgezyklus-Register 52 versehen, das zusammen mit dem Prozessor selbst aktiviert wird. Erfindungsgemäß wird bei der Verarbeitung eines ein peripheres Gerät betreffenden Programmbefehls das Rechenwerk dazu benutzt, die Art des Befehles festzustellen und die davon betroffenen Parameter festzulegen. Die Operation des Prozessors 11 wird ihrerseits mit der Operation der Verbindungseinheit 13 und der ihr zugeordneten peripheren Geräte synchronisiert, so daß für letztere der Vorrang der Bearbeitung gewährleistet ist. Diesbezüglich ist die Zuteilung der Zeitintervalle der Speicherzyklen zwischen dem Prozessor 11 der Zentraleinheit und den peripheren Geräten 22 bis 29 so gewählt, daß so lange, wie für einen bestimmten durch einen Zeitabschnitt gebildeten Lese-Schreib-Kanal eine Anforderung hinsichtlich des peripheren Gerätes besteht, der Prozessor während dieses besonderen Zeitzyklus von der Bearbeitung anderer Aufgaben ausgeschlossen ist. Demzufolge werden der in dem Folgezyklusregister 52 enthaltene arithmetische Taktgeber und das besondere Folgezyklusregister 52 nur tätig, wenn ein einem besonderen Lese-Schreib-Kanal zugewiesener Zeitabschnitt als nicht durch eines der peripheren Geräte belegt festgestellt wird. Das den arithmetischen Taktgeber enthaltene Folgezyklusregister 52 ist zusammen mit dem zusätzlichen Register 48 und dem Modifizierregister 50 an einen Unterbefehlsdecodierer 51 angeschlossen. Der Unterbefehlrdecodierer 51 ist seinerseits mit dem Addierwerk 42 der peripheren Verbindungseinheit 13 und dem Zentralspeicher 10 verbunden, wodurch die Folge der Aktivitäten während der Extraktionsphase eines Befehls definiert wird.

Die Fähigkeit der hier beschriebenen Datenverarbeitungsanlage, ein gespeichertes Programm gleichzeitig mit dem Betrieb mehrerer peripherer Geräte zu bearbeiten, beruht zum großen Teil auf der Wirkungswe^:se der peripheren Verbindungseinheit 13. Die Verbindungseinheit 1.3 besteht in erster Linie aus einem Speicherzyklusverteiler, welcher einen Folgezykli's aufweist, der aus einer vorgegebenen Anzahl von Unterintervallen besteht.

Der Speicherzyklusverteiler wiederum besteht im wesentlichen aus einem zyklisch arbeitenden Folgesteuerkreis, der einen Teil des Arbeitszyklus nacheinander jedem von mehreren programmgesteuerten Lese-Schrcib-Kanälen zuweist. Der Folgesteuerkreis kann aus einem mehrstufigen Ringzähler bestehen, der seinerseits aus einer Reihe bistabiler Einrichtungen aufgebaut ist, die so geschaltet sind, daß zu jeder Zeit nur eine der bistabilen Einrichtungen den Zustand »Ein« aufweist. F i g. 2 zeigt eine bevorzugte

ίο Ausführungsform einer peripheren Verbindungseinheit 13.

Die Verbindungseinheit nach F i g. 2 besitzt einen aus einem dreistufigen Ringzähler gebildeten Folgesteuerkreis 56. Zur Synchronisierung der Arbeitsweise des als Ringzähler ausgestalteten Folgesteuerkreises 56 werden Taktsignale vom Taktgenerator 12 derart benutzt, daß der Zustand »Ein« selbsttätig in der ersten Stufe zu den nachfolgenden Zählerstufen des Folgesteuerkreises in einer zeitlich gestaffelten Weise fortschreiten kann, wodurch drei zeitgestaffelte, nacheinander folgende Zeitabschnitte festgelegt sind, die durch Steuersignale FD1, FD 2, FD 3 bestimmt sind, die an den den entsprechenden Zählerstufen zugeordneten Ausgangsleitungen erscheinen.

Die Verbindungseinheit 13 enthält ferner in Form von bistabilen Einheiten Aktivitätsindikatoren 58, 60, 62, von denen je eine einem der Lese-Schreib-Kanäle zugeordnet ist, welche die Zeitabschnitte bilden. Diese Aktivitätsindikatoren zeigen an, ob ein bestimmter Kanal gerade belegt ist. Die Aufgabe der Aktivitätsindikatoren kann auch durch eine zweistufige Vorrichtung mit »Ein«- und »Aus«-Eingängen (d. h. mit Eingängen: »eingestellt« bzw. »zurückgestellt«) und durch entsprechende Mittel zur Anzeige des Arbeitszustandes der Verbindungseinheit gelöst werden. Mehrere UND-Glieder 64, 66 und 68 sind betriebsmäßig an die »Ein«-Eingänge der Aktivitätsindikatoren 58 bzw. 60 bzw. 62 angeschlossen. Die UND-Glieder 64, 66 und 68 werden durch Signale aus einem Kanaldecoder 70 angesteuert, der die Informationen von den Datenausgangsleitungen FOl bis F 06 wegnimmt, und einen bestimmten der Lese-Schreib-Kanäle als durch ein peripheres Gerät belegt identifiziert. Die Ansteuerung der UND-Glieder 64, 66 und 68 wird durch ein Steuersignal FGG vollendet, welches anzeigt, daß die Information über die Belegung der Lese-Schreib-Kanäle laufend auf einen bestimmten Steuerkreis übertragen wird. In gleicher Weise sind UND-Glieder 72, 74 und 76 operativ über Verzögerungseinrichtungen 80 a, 80 b und 80 c an den Zurückstelleingang der Aktivitätsindikatoren 58 bzw. 60 bzw. 62 angeschlossen. Die UND-Glieder 72, 74 und 76 werden ihrerseits durch ein das Ende eines Befehles anzeigendes Signal vorbereitet, das in einem Antwortdecoder 78 erzeugt wird.

Wie weiter unten näher erläutert, wird das von dem Antwortdecoder 78 festgestellte »Befehlsende«- Signal in dem peripheren Steuerkreis in Folge einer Signalanzeige erzeugt, aus der sich ergibt, daß ein bestimmter Datenübertragungsbefehl vervollständigt worden ist. Die Übertragung der Antwortsignale über die Verbindungseinheit 13 wird durch eines der zeitgestaffelten Signale auf den Zeitsteuerleitungen FD1, FD 2 oder FD 3 eingeleitet, welches dem besonderen, gerade zurückzustellenden Lese-Schreib-Kanal zugeordnet ist. Da dasselbe Signal in einem der UND-Glieder 72, 74 und 76 mit dem Ausgangssignal des Antwortdecoders 78 kombiniert wird, sind die Verzö-

409 548/1Π

gerungseinrichtungen 80 α, 80 b und 80 c vorgesehen, die gewährleisten, daß das Antwortsignal »Befehlsende« synchron mit dem weiteren Eingabesignal ist, das an den Zeitsteuerleitungen FDl, FD 2 oder FD 3 erzeugt wird.

Wie oben im Hinblick auf F i g. 1 gesagt, liegt die periphere Verbindungseinheit 13 mittels einer gemeinsamen Verteilerleitung 54 in Reihe mit mehreren peripheren Steuerkreisen 14 bis 21. Die Verteilerleitung 54 umfaßt mehrere elektrische Leitungen, welche DatenausgangsleitungenF01 bis F06 (Fig. 2) einschließen, die Informationen von der Zentraleinheit über die Verbindungseinheit 13 zu den peripheren Geräten 22 bis 29 übertragen, welche den entsprechenden Steuerkreisen 14 bis 21 zugeordnet sind. In gleicher Weise werden die Dateneingangsleitungen F52 bis F 56 (Fig. 2) dazu benutzt, Informationen von den peripheren Geräten 22 bis 29 über die zugehörigen Steuerkreise 14 bis 21 (Fig. 1) und die Verbindungseinheit 13 auf den Hauptspeicher 30 zu übertragen. Zeitsteuerleitungen FD1 bis FD 3 übertragen die Aktivierungssignale zur Aktivierung der Lese-Schreib-Kanäle von der Verbindungseinheit 13 auf die peripheren Steuerkreise 14 bis 21, um dadurch den Unterintervall eines Speicherzyklus zu identifizieren, der einen der vorbereiteten Steuerkreise 14 bis 21 zugewiesen ist.

Mehrere Steuerleitungen FDD, FKK, FPP, FCG und FFF werden selektiv in Verbindung mit den Datenausgangsleitungen FOl bis F 06 aktiviert, um die Art der Information festzustellen, welche in verschiedenen peripheren Steuerkreisen während der Verarbeitung eines peripheren Datenübertragungsbefehls zugeführt wird. Antwortleitungen FR1 bis FR 3 führen selektiv verschlüsselte Informationen über die Verbindungseinheit 13 zurück, um anzuzeigen, ob ein dem nachfolgenden Speicherzyklus-Unterintervall zugewiesenes, bestimmtes peripheres Gerät eine Verbindung mit dem Hauptspeicher während jenes besonderen Unterintervalls wünscht, und, falls dies so ist, die Art der damit bestehenden Verbindung anzuzeigen. Zusätzlich sind die Leitungen FTO, FSS, FRR dazu vorgesehen, Taktsignale zu übertragen, Zustandsprüfungen einzuleiten und eine Freigabe-Operation innerhalb der peripheren Steuerkreise 14 bis 21 zu bewirken.

Jeder der peripheren Steuerkreise 14 bis 21 ist mit einer Schaltung ausgerüstet, die den Empfang und die Auswirkung der obigen Signale gestattet. Ehe hier jedoch auf Einzelheiten der peripheren Steuerkreise, wie sie beispielsweise in Fig. 3 dargestellt, eingegangen wird, soll vorab die oben angegebene Datenverarbeitungsanlage erörtert werden. In dieser Hinsicht stellt die Datenverarbeitungsanlage nach der Erfindung ein digitales Rechensystem dar, in dem ein einziges aus mehreren Bits bestehendes Zeichen zwischen dem Hauptspeicher 30 und einem bestimmten peripheren Gerät PD_n während jedes Speicherzyklus-Unterintervalls übertragen wird. Die Behandlung und Verarbeitung eines Befehles, der die Übertragung von Daten zwischen dem Hauptspeicher 30 und den peripheren Geräten 22 bis 29 einschließt, tritt in zwei Schritten auf: Es werden die Zeichen des Befehls zuerst aus dem Hauptspeicher extrahiert, wonach die Informationsübertragung ausgeführt wird. Wie oben erwähnt, ist der Vorrang der Verarbeitung der den peripheren Geräten zugeordneten Informationen gewährleistet. Wenn ein peripheres Gerät mit dem Hauptspeicher 30 während eines der Speicherzyklusintervalle in Verbindung zu kommen wünscht, wird innerhalb des zugehörigen peripheren Steuerkreises ein Anforderungszeichen erzeugt und der Zentraleinheit durch die äußere Verbindungseinheit auf den Antwortleitungen FR1 bis FR 3 zugeführt. Diese, den Bedarf meldende Anforderung wird während des unmittelbar vor dem Speicherzyklus-Unterintervall liegenden Arbeitszyklus erzeugt, das dem durch einen

ίο Zeitabschnitt gebildeten Lese-Schreib-Kanal zugeordnet ist, auf dem die Übertragung ausgeführt werden soll. Wenn ein Speicherzyklus-Unterintervall, das einem bestimmten als Zeitabschnitt ausgestalteten Lese-Schreib-Kanal zugeordnet ist, nicht angefordert wird, kann die entsprechende Zeit dazu benutzt werden, ein entsprechendes Zeichen oder ein Programmbefehl aus dem Hauptspeicher herauszuziehen.

Wie oben erwähnt wird der Übertragungsbefehl PDT zum Übertragen peripherer Daten dazu benutzt,

ao die Informationsübertragung zwischen dem Hauptspeicher und dem peripheren Gerät herbeizuführen. Das Format eines typischen PDT-Befehls kann folgendes sein:

dabei gilt

FIAIVIC_x...C_n,

F = OP-Code, der die auszuführende Grundoperation festlegt,

A = das Adressenfeld, das die Ausgangsstelle des Operandenfeldes im Hauptspeicher anzeigt und aus mehreren Zeichen bestehen kann,

V — das Variantzeichen, das den OP-Code modifiziert, um dadurch die durch ihn gegebene Definition auszudehnen,

C₁^-C_n= Steuerzeichen, die die Parameter festlegen, die zu einer bestimmten Übertragungsoperation gehören.

In Übereinstimmung mit der Art der Operation der betreffenden erfindungsgemäßen Datenverarbeitungsanlage wird der Operationscode, d. h. das F-Zeichen, das die Art der auszuführenden Operation bestimmt, aus dem Hauptspeicher ausgetragen und im Folgeregister des Steuerspeichers während der Beendigung der Extraktionsphase des vorliegenden Befehls hinterlegt. Nach der Bearbeitung des F-Zeichens enthält der Folgezähler im Steuerspeicher 32 die Adresse des nächsten herauszuziehenden Zeichens. Das Folgeregister des Steuerspeichers 32 wird dann inkrementiert und die darauf folgenden Zeichen des Adressenfeldes A werden ausgetragen und im Adressenregister A hinterlegt.

Der Operand A spezifiziert die Stelle im Hauptregister, an der die Datenübertragung beginnen soll.

Das nächste zu extrahierende Zeichen ist das V-Zeichen, welches den zu benutzenden Lese-Schreib-Kanal und dessen Eigenschaften anzeigt. Sobald das K-Zeichen herausgezogen und die Identität des durch dieses Zeichen festgelegten, durch einen Zeitabschnitt gebildeten Lese-Schreib-Kanals festgestellt ist, wird die Information aus dem A -Adressenfeld auf den Steuerspeicher 32 übertragen. Diese gespeicherte Information wird dann im Steuerspeicher gespeichert bleiben und als Bezugspunkt während der ganzen Bearbeitung der Informationen des Ubertragungs-

befehls für periphere Daten dienen. Im Gegensatz dazu wird die im Register »gegenwärtige Stelle« des Steuerspeichers 32 gespeicherte Information inkrementiert bzw. dekrementiert oder ungeändert bleiben, und zwar in Übereinstimmung mit der Folgesteuerung des Hauptspeicheradressenregisters 34 (wie weiter oben schon dargelegt wurde).

C₁ der Steuerzeichen ist das nächste Zeichen des herauszuziehenden Befehls und bezeichnet das periphere Gerät, das gerade adressiert wird. In darauffolgend verfügbaren Speicherzyklus-Unterintervallen werden die Zeichen C₂... C_n nacheinander aus dem Hauptspeicher 30 gelesen und den peripheren Steuerkreisen über die DatenausgangsleitungenF 01 bis F 06 zugeführt. Diese Zeichen geben dem peripheren Steuerkreis den während der Zeit der Datenübertragung geforderten Steuerbefehl an, so zum Beispiel das Format, bei dem eine Ausdruckoperation zu bewirken ist.

Jeder der peripheren Steuerkreise 14 bis 21 enthält Mittel, die wirksam werden, wenn ein Aktivierungssignal aus der Zentraleinheit empfangen wird, welches einen Wunsch zur Herstellung einer Verbindung zwischen dem Hauptspeicher und einem der zugeordneten peripheren Geräte 22 bis 29 anzeigt.

Nunmehr wird auf die F i g. 3 und 4 eingegangen, die eine bevorzugte Ausführungsform eines der Steuerkreise 14 bis 21 und die spezifische Logik für die Auswahl eines bestimmten der Steuerkreise 14 bis 21 durch die Abgabe von dessen Adresse darstellen. Dabei werden wie auch im folgenden zur Verkürzung der Beschreibung die Bezugszeichen für einzelne Leitungen direkt als Signal angegeben, so daß vielfach nicht mehr von einem Signal auf einer Leitung X sondern von einem Signal X gesprochen wird.

In F i g. 4 ist ein UND-Glied 80 gezeigt, das von mehreren Eingangssignalen angesteuert wird, die ein Zeitsignal FTO enthalten, welches in dem Taktgenerator 12 der Fig. 1 erzeugt wird. Ein Signal FDD, das aus der Zentraleinheit über die Verbindungseinheit 13 übertragen wird, indentifiziert die nun gerade aus dem Hauptspeicher 30 auf die Datenausgangsleitungen FOl bis F 06 übertragenen Informationen hinsichtlich der Adresse und daher hinsichtlich der Fähigkeit, das UND-Glied 80 vorzubereiten. Nach ihrer Verstärkung in Verstärkern 82 bis 86 werden die eine binär verschlüsselte Adresse definierenden Eingangssignale FOl bis F 06 abwechselnd durch Inverter 88 bis 92 hindurch bzw. an ihnen vorbeigeleitet. Dies geschieht dadurch, daß der Stromweg der einen oder anderen Verbindungsleitung innerhalb der Wählschalter 94 bis 98 selektiv eingeschaltet oder in einer anderen geeigneten Weise beschlossen wird. Das selektive Schalten wird in Übereinstimmung mit der Adresse vorgenommen, die jedem der einzelnen peripheren Steuerkreise zugeordnet ist. Die Schalter werden vorab eingestellt, um zu gewährleisten, daß das richtige Vorbereitungssignal an allen Eingängen des UND-Gliedes 80 liegt. Auf diese Weise kann jedes der peripheren Steuerkreise 14 bis 21 auf eine bestimmte Codeadresse ansprechen.

Durch das Ansprechen des UND-Gliedes 80 wird ein Inverter 100 aktiviert, und dessen Ausgangssignal betätigt einen zweiten Inverter 102. Zusätzlich zum UND-Glied 80 ist auch ein UND-Glied 104 operativ an den Eingang des Inverters 100 angeschlossen, welches durch ein Rückkopplungssignal vom Inverter 102 angesteuert wird. Der Inverter 102 und das UND-Glied 104 haben die Aufgabe, den Arbeitszustand des Inverters 100 so lange aufrecht zu halten, bis ein Signal festgestellt ist. Dieses Signal zeigt an, S daß der Extraktionsteil des das zugehörige periphere Gerät betreffenden jeweiligen Datenübertragungsbefehls abgeschlossen ist. Danach wird das Steuersignal FGG, nachdem es vorübergehend in einem Speicher 105 verzögert worden ist, auf das Verknüpfungsglied 106 übertragen. Die Anwesenheit des verzögerten Steuersignals FGG in Kombination mit einem Ausgangssignal des Inverters 100 beendet die Stromleitung im Inverter 102, wodurch das Vorbereitungssignal vom Eingang des UND-Gliedes 104 weggenommen wird, was wiederum den Stromdurchgang durch den Inverter 100 beendet.

F i g. 3 zeigt in einer gestrichelten Umrandung einen peripheren Steuerkreis 110 mit Leitungen, die die gemeinsame Verteilerleitung 54 der F i g. 1 darstellen. Diese Verteilerleitung führt von der Verbindungseinheit 13, wie dort gezeigt, in den zu F i g. 1 zuoberst dargestellten peripheren Steuerkreis 14 und danach durch die anderen peripheren Steuerkreise 15 bis 21.

In F i g. 3 ist eine Taktvorrichtung 111 vorgesehen, die durch ein Zeitsignal auf der Steuerleitung FTO synchronisiert wird. Es sei bemerkt, daß in der Taktvorrichtung weitere Taktsignale erzeugt und auf die verschiedenen Baugruppen des Steuerkreises 110 verteilt werden. Jedoch sind diese Taktleitungen in dem Bestreben das Schaltbild nach Fig. 3 möglichst übersichtlich zu halten in F i g. 3 nicht dargestellt worden. Ein Adressendecoder 112 bildet in Verbindung mit einem Flip-Flop 114 den Gegenstand der oben besprochenen F i g. 4. Wenn der Flip-Flop 114 einmal eingestellt ist, bleibt er während der Dauer des Extraktionszyklus für die Bearbeitung eines Außendatenübertragungsbefehls in diesem Zustand. ^ Obgleich die aus der Zentraleinheit über die periphere Verbindungseinheit 13 übertragene Information durch jede der peripheren Steuerkreise 14 bis 21 hindurch geschickt wird, kann nur derjenige besondere periphere Steuerkreis einen Versuch zur Auswertung der Information machen, dessen durch die Adressierung schaltbarer Flip-Flop 114 durch das vorangehende Adressenzeichen eingestellt worden war.

Das Ausgangssignal des Flip-Flop 114 wird einem Eingang eines UND-Gliedes 116 zugeführt, dessen zweiter Eingang an eine Steuerleitung FKK angeschlossen ist. Der Ausgang des UND-Gliedes 116 ist seinerseits an ein UND-Glied 118 angeschlossen, das außerdem von einem Ausgangssignal aus einem Flip-Flop 120 angesteuert wird. Der Ausgang eines weiteren UND-Gliedes 122 wird dazu benutzt, das Flip-Flop 120 auf »Ein« zu schalten. Das UND-Glied 122 selbst wird durch ein Ausgangssignal aus dem Flip-Flop 114 und ein Signal auf der Steuerleitung FGG auf Durchlaß geschaltet.

Der Ausgang des Flip-Flop 114 liegt weiterhin an einer Eingangsleitung zu einem UND-Glied 124, das außerdem von einem Signal der Steuerleitung FPP angesteuert wird. Der Ausgang des UND-Gliedes 124 wird dazu benutzt, eine Verknüpfungsvorrichtung 126 anzusteuern, wodurch bestimmte zu dem gerade in der Bearbeitung befindlichen Datenübertragungsbefehl gehörende Parameter befähigt werden, über eine Leitung 128 auf ein zugehöriges, nicht dargestelltes peripheres Gerät übertragen zu werden. Bei dieser

Übertragung erfolgt in einem Zeitpunkt immer nur ein Zeichen. Die Übertragung von Parametern wird so lange fortgesetzt, wie das Steuersignal FPP in Kombination mit einem die Einstellung des Flip-Flop 114 anzeigenden Ausgangssignal anwesend ist, um dadurch das UND-Glied 124 einzustellen.

Fig. 3 zeigt ferner, wie der Ausgang des UND-Gliedes 122 an den Eingang eines Zuteilungsdecoders 132 angeschlossen ist. Der Zuteilungsdecoder wertet Informationen aus, die die Zuteilung eines durch einen bestimmten Zeitabschnitt innerhalb eines Zeitzyklus gebildeten Lese-Schreib-Kanals betreffen. Der Zuteilungsdecoder 134 entnimmt die Information von den Datenausgangsleitungen FOl bis F 06, um dem peripheren Steuerkreis den Zeitabschnitt anzugeben, der der Bearbeitung eines bestimmten Datenübertragungsbefehls zuzuordnen ist. Ein Kanalzuteilungssignal vom Ausgang des Zuteilungsdecoders 132 bewirkt ein Einstellen einer der drei Kippschaltungen 134, 135 und 136, so daß nachfolgende Kanalsuchsignale, wie sie auf den Zeitsteuerie/tungen FDl bis FD 3 auftreten, durch UND-Glieder 138 bzw. 139 bzw. 140 geschleust und danach in dem ODER-Glied 141 gepuffert werden. Das Ausgangssignal des ODER-Gliedes 141 wird seinerseits dazu benutzt, die Übertragung von Antwortsignalen auf dem Antwortsignaldecoder 142 einzuleiten. Die Antwortsignale werden in dem zugeordneten peripheren Gerät erzeugt und gelangen über Leitungen 143 in den Antwortsignaldecoder 142. In Beantwortung eines Verknüpfungssignals aus dem ODER-Glied 141 werden die Antwortsignale vom Antwortsignaldecoder 142 über die periphere Verbindungseinheit 13 der Zentraleinheit auf den Leitungen FR1 bis FR 3 zugeführt, um anzuzeigen, ob der nächstfolgende, einen Zeitabschnitt betreffende Speicherzyklus-Unterintervall, welcher diesen bestimmten peripheren Gerät zugeordnet ist, benutzt werden soll oder nicht, und, falls ja, welcher Art die Übertragung sein soll.

Ein das Befehlsende anzeigendes Antwortsignal, welches der Antwortsignaldecoder 142 feststellt, wird zusätzlich zu dem Rückstellen des die Wirksamkeit des zugeordneten Lese-Schreib-Kanals anzeigenden Indikators innerhalb der Verbindungseinheit, wie oben in Verbindung mit F i g. 2 beschrieben, auch ein Ausgangssignal einleiten. Dieses Ausgangssignal ist durch das ODER-Glied 144 gepuffert. Hierdurch wird die Rückstellung der Kippschaltungen 134, 135 und 136 bewirkt, die dem Zuteilungsdecoder 132 zugeordnet sind. Zusätzlich stellt das das Befehlsende anzeigende Antwortsignal auch den Flip-Flop 120 zurück, um anzuzeigen, daß der zugeordnete periphere Steuerkreis nicht mehr betätigt ist. Verknüpfungsemrichtungen 146 und 147 verbinden gemäß der Darstellung die Dateneingangs- und -ausgangsleitungen mit dem peripheren Gerät bzw. den peripheren Geräten, das bzw. die an den peripheren Steuerkreis angeschlossen ist bzw. sind. Die Verknüpfungseinrichtungen werden von den verschiedenen Antwortsignalen angesteuert, die innerhalb des Antwortsignaldecoders 142 entschlüsselt werden, um zu gewährleisten, daß die Information zwischen dem peripheren Gerät und dem Hauptspeicher nur während des zugeteilten Speicherzyklus-Unterintervalls übertragen wird. Das Signal zum Suchen eines Lese-Schreib-Kanals tritt während eines Speicherzyklus-Unterintervalls in den Antwortsignaldecoder 142 ein, wobei dieser Unterintervall unmittelbar dem Unterintervall vorangeht, dessen zugeordneter Kanal mit seinem betreffenden Programmbefehl gerade bearbeitet wird. Es muß somit eine genügende Verzögerung im Antwortsignaldecoder 142 herbeigeführt werden, damit sicher ist, daß das Ausgangssignal zu der Verknüpfungseinrichtung 147 synchron mit der auf den Datenausgangsleitungen FQl bis F 06 erscheinenden Information ist.

Die verschiedenen peripheren Geräte sind alle gemeinsam durch die zugeordneten peripheren Steuerkreise und die periphere Verbindungseinheit 13 verbunden, und es kann auf den Datenausgangsleitungen FOl bis F 06 jeder Zeit eine Information vorhanden sein. Jedoch werden die Informationen auf den Datenausgangsleitungen FOl bis F06 nicht für die verschiedenen Steuerkreise von Bedeutung sein, es sei denn, es tritt ein Steuersignal auf, das auf einen bestimmten Steuerkreis abgestimmt ist. Aus dem bisher Gesagten ergibt sich, daß diese Steuersignale die Signale FKK, FPP und FGG in Kombination mit dem Adressensignal FTT und dessen Ableitung FUD enthalten, wie es in dem Flip-Flop 114 gespeichert ist. Die obigen Signale sind während der Extraktionsphase eines peripheren Datenübertragungsbefehls ak- tiv und werden ergänzt durch die Signale FFF und FDl bis FD 3, die die Steuerung des peripheren Steuerkreises während der Operationsphase eines Datenübertragungsbefehls bewirken.

Wie oben schon erläutert, geschieht das Zurückstellen des beim Erscheinen der richtigen Adresse ansprechenden Flip-Flop 114 durch ein verzögertes Signal aus der Steuerleitung FGG. Das Signal wird im Speicher 105 so weit verzögert, daß sichergestellt ist, daß andere vom Signal FGG ausgelöste und vom »Ein«-Zustand des Flip-Flop 114 abhängige Wirkungen oder Vorgänge abgeschlossen sind, ehe der Flip-Flop 114 in seinen Rückstellzustand geschaltet wird. Eine Freigabeoperation der peripheren Steuerkreise kann von der Bedienungsperson aus dadurch eingeleitet werden, daß ein Signal auf die Steuerleitung FRR der F i g. 3 gerichtet wird. Wie hier gezeigt, ist das Signal FRR zum Rückstellen der Kippschaltungen 120, 134,135 und 136 durch das ODER-Glied 144 gepuffert.

Das Arbeiten der peripheren Verbindungseinheit 13 der F i g. 2 und des peripheren Steuerkreises nach Fig. 3 läßt sich in Form eines Beispieles gut an Hand eines peripheren Datenübertragungsbefehls darstellen. Dieser wird entsprechend dem operativen Maschinenprogramm bewirkt, welches durch die Extraktionsund Verarbeitungsdiagramme der F i g. 5 a bzw. 5 b dargestellt sind. Wenn in einer Kartenieseoperation ein Speicherzyklus, der zuvor einem durch einen Zeitabschnitt gebildeten bestimmten Lese-Schreib-Kanal zugeteilt war, nicht mehr benötigt wird, wird der Operationscode des peripheren Datenübertragungsbefehls wie durch das Folgeregister des Steuerspeichers 32 vorgeschrieben auf das zusätzliche Register 48 für den Operationsschlüssel in F i g. 1 übertragen, wonach das Folgeregister inkrementiert, also um einen Schritt weitergezählt wird. Sowie ein nachfolgendes Speicherintervall zur Bearbeitung der Zeichen des Befehls in dem Prozessor 11 zur Verfügung steht, wird die /ί-Adressenfeldinformation, die sich in der durch das inkrementierte Folgeregister festgelegten Speicherstelle befindet, in das A-Adressenregister des Steuerspeichers 32 gebracht, um dadurch diejenige Stelle im Hauptspeicher 30 zu identifizieren, in der

15 16

die Datenübertragung beginnen soll. Wiederum wird sor zur Verfügung stehen, die Zeichen C₂ bis C_n das Folgeregister des Steuerspeichers 32 inkremen- nacheinander herausgelesen. Wie erwähnt, enthalten tiert, so daß das F-Zeichen vom Hauptspeicher zum die Zeichen C₂ bis C_n Informationen, die zur Bear-Modifizierregister für den Operationscode übertra- beitung des betrachteten Datenübertragungsbefehls gen wird, sobald das nachfolgende, einen Zeitab- 5 gehören. Die Zeichen C₀ bis C_n können beispielsweise schnitt darstellende Speicherzyklus-Unterintervall Informationen enthalten, die etwa die Adresse eines dem Prozessor zur Verfügung gestellt wird. Das V- bestimmten Bandantriebes, der bei einem Bandlese-Zeichen spezifiziert die Steuerspeicheradresse des oder -Schreibbefehl verwendet werden soll, oder die Lese-Schreib-Registers, das zur Ausführung des Da- Anzahl von Datenspalten, die in einem Abdruckvortenübertragungsbefehls verwendet werden soll. So- io gang gedruckt werden sollen.

bald der durch das K-Zeichen angegebene, durch Wie oben erläutert, dauert die Übertragung der

einen Zeitabschnitt gebildete Lese-Schreib-Kanal ver- Parameter des programmierten peripheren Gerätes

fügbar ist, wird die die Startstelle des Hauptspeichers so lange, wie das Steuersignal FPP am Eingang des

angebende Information (also diejenige Information, UND-Gliedes 124 erscheint. Die Parameterübertra-

die im /1-Adressenregister des Steuerspeichers 32 15 gung wird durch die Feststellung eines bestimmten

enthalten ist) sowohl in das laufende Adressenregi- Satzzeichen-Bit beendet, das ein Informationszeichen

ster als auch in das Start-Adressenregister des Steu- begleitet, welches aus dem Hauptspeicher 30 gerade

erspeichers 32 eingesetzt, das dem durch das V- herausgezogen wird. Sobald das Satzzeichen-Bit fest-

Zeichen spezifizierten Lese-Schreib-Kanal zugeordnet gestellt ist, das die Vollendung der Extraktionsphase

ist. 20 anzeigt, wird auf der Steuerleitung FGG ein Signal

Das Extrahieren der vorhergehenden Zeichen geht erzeugt, das mit Eingangssignalen zu dem Zuteilungsder Bestimmung eines bestimmten peripheren Steuer- decoder 132 für die Lese-Schreib-Kanäle kombiniert kreises und dessen zugeordneten peripheren Gerätes ist. Hierdurch soll einer der Flip-Flops 134, 135 oder voraus, die zur Bearbeitung des peripheren Daten- 136 eingestellt werden, um so für den adressierten Übertragungsbefehls benutzt werden sollen. Das C₁- 25 peripheren Steuerkreis denjenigen Lese-Schreib-Kanal Zeichen, das aus dem Hauptspeicher 30 während des zu identifizieren, dem er für die Ausführung des Danächsten verfügbaren Speicherzyklus-Unterintervalls tenübertragungsbefehls zugeteilt worden ist. Zusätzherausgezogen wird, gibt den peripheren Steuerkreis Hch bewirkt das Steuersignal FGG das Einstellen des an, durch den die Übertragung ausgeführt werden Flip-Flops 120, wodurch angezeigt wird, daß der gesoll. Das Extrahieren des Cj-Zeichens bewirkt die Er- 30 rade adressierte periphere Steuerkreis jetzt belegt ist. zeugung eines Signals auf der Steuerleitung FDD, Das Signal FGG wird weiterhin im Speicher 105 verweiches dem Adressendecoder 112 jedes der periphe- zögert, damit die vorhergehenden Operationen abgeren Steuerkreise 14 bis 21 zugeführt wird, so daß in schlossen werden können, ehe das durch Adressensi-Kombination mit der Information auf den Datenaus- gnale betätigte Flip-Flop 114 zurückgestellt wird,
gangsleitungen FOl bis F06 der Flip-Flop 114 des 35 Es sei nochmals auf die Taktdiagramme der Fig. 5 a adressierten peripheren Steuerkreises in der oben an eingegangen. Man sieht, daß die vier Extraktions-Hand der Fig. 4 dargelegten Weise auf »Ein« ge- zyklussignale FDD, FKK, FPP und FGG nacheinstellt wird. Das Schalten des Flip-Flop 114 in diesen ander in vier verschiedenen Speicherzyklus-Unterin-Zustand »Ein« bedingt ein die eine Seite des UND- tervallen erzeugt werden. Weiterhin ergibt sich aus Gliedes 116 vorbereitendes Ausgangssignal. Dieses 40 Fig. 5a, daß die Datenausgangsleitungen FOl bis hat einen Spannungspegel, der hier als binäre »Eins« F06 bedeutsame Informationen während jedes dieser identifiziert wird. Die andere Seite des UND-Gliedes aufeinanderfolgenden Arbeitszyklen des Prozessors 116 ist an die Steuerleitung FKK angeschlossen, die tragen. Das den Zustand beschreibende Steuersignal nunmehr betätigt wird, um eine Zustandsprüfung des FSS wird mit dem Steuersignal FKK synchronisiert, adressierten peripheren Steuerkreises einzuleiten. So- 45 so daß zur Zentraleinheit ein Signal zurückgeführt mit wird das Ausgangssignal des UND-Gliedes 116 wird, welches ein Anzeichen für den Arbeitszustand durch das zugeordnete UND-Glied 118 geleitet. Dies des adressierten peripheren Steuerkreises während der setzt voraus, daß der Flip-Flop 120 im Zustand Extraktionsphase der Verarbeitung eines program- »Ein« steht, wodurch ein Zustand der Belegung in- mierten Befehls ist. Weiter ergibt sich aus F i g. 5 a, nerhalb des adressierten peripheren Steuerkreises an- 50 daß der Ausgang des durch die Adresse des Steuergezeigt wird. Falls keine Belegung vorhanden ist, wird kreises angesteuerten Flip-Flop 114, der durch das das Ausgangssignal des Flip-Flop 120 im Zustand Steuersignal FDD adressiert ist aktiviert wird und es »Aus« sein, so daß das UND-Glied 118 nicht voll so lange bleibt, bis dieser Zustand durch die Aufangesteuert wird, und das von der Zentraleinheit er- nähme des Steuersignals FGG beendet wird. Hiermit faßte Signal auf der Signalleitung FSS wird anzeigen, 55 wird das Ende der Extraktionsphase angezeigt. Demdaß der adressierte periphere Steuerkreis nicht be- entsprechend bewirkt der Empfang des Signals FGG legt ist. Wenn der adressierte periphere Steuerkreis auch das Einstellen des dem »Zustand« angebenden aber belegt ist, wird das rufende Programm abge- Flip-Flop 120 in dessen Belegungszustand. Letzterer schaltet, bis der betrachtete periphere Steuerkreis wie- bleibt im Zustand »Ein«, bis die Ausführungsphase der frei ist. Wie oben erwähnt, wird das die Mittei- 60 des peripheren Datenübertragungsbefehls beendet ist. lung über das Anlaufen eines vorübergehend angehal- Nunmehr wird auf F i g. 5 b Bezug genommen, die tenen Programms angebende Zurückstellen des Flip- das Taktdiagramm für die Ausübungsphase des äuße-Flops 120 durch die Feststellung eines Signals »Ende ren Datenübertragungsbefehls betrifft. Entsprechend des Befehls« in dem Antwortsignaldecoder 142 der der obigen Beschreibung der Anlage ist es möglich, F i g. 3 bewirkt. 65 ein einziges Informationszeichen zwischen dem Spei-

Sobald der durch das Zeichen C₁ spezifizierte eher und dem adressierten peripheren Steuerkreis zu

Steuerkreis verfügbar ist, werden, soweit aufeinander- übertragen, und zwar einmal je Speicherzyklus bzw.

folgende Speicherzyklus-Unterintervalle dem Prozes- einmal für drei Speicherzyklus-Unterintervalle in der

bevorzugten Ausführungsform der Erfindung. Es ist auch erläutert worden, daß nicht jedes so zugeteilte Speicherzyklus-Unterintervall von dem die Information empfangenden oder übertragenden peripheren Gerät benutzt wird. Jedoch zeigt das Taktdiagramm der F i g. 5 b zum Zwecke der vereinfachten Darstellung die Informationsübertragungen, wie sie in aufeinanderfolgenden, dem Lese-Schreib-Kanal 2 zugeteilten Speicherzyklus-Unterintervallen bewirkt werden.

Wie oben beschrieben, wird vor der Übertragung eines Informationszeichens ein Kanalsuchsignal auf den dem nachfolgenden Speicherzyklusunterintervall zugeordneten peripheren Steuerkreis gegeben. Somit wird während des Speicherzyklusunterintervalls auf den Zeitsteuerleitungen FD1 bis FD 3 der F i g. 3 ein Kanalsuchsignal zu dem adressierten peripheren Steuerkreis geliefert. Dementsprechend wird eine Antwort in dem Antwortsignaldecoder 142 erzeugt und auf den Antwortleitungen FR1 bis FR 3 zurückgeleitet. In dem Programm der möglichen Antworten der betrachteten Anlage befinden sich codierte Zeichen, die anzeigen, daß kein dem Datenaustausch dienender Betrieb während des nachfolgenden Operationszyklus des betroffenen Lese-Schreib-Kanals erwünscht ist und daß die zugewiesene zum zugeordneten Zeitabschnitt gehörende Zeit vom Prozessor der Zentraleinheit für die Bearbeitung eines Zeichens eines Programmbefehls oder einer anderen arithmetischen Operation zur Verfügung steht. Andererseits können die Antwortsignale den Bedarf nach einem Rahmenausgangssignal oder Rahmeneingangssignal anzeigen, was das Lesen oder Schreiben eines neuen Datenrahmens zum äußeren Steuerkreis bzw. zum Speicher der zentralen Recheneinheit auslöst, und zwar mit oder ohne Inkrementierung oder Dekrementierung des Hauptspeicheradressenregisters 34. Das Anwortsignal kann auch die Form einer Reihenanfrage haben, welche das laufende Adressenregister des zugeordneten Lese-Schreib-Kanals und des Steuerspeichers 32 auf das Repräsentationszeichen zurückstellt, das in dem zugeordneten Startadressenregister gespeichert ist.

Das Antwortsignal kann auch ein »Befehlsende«- Antwortsignal sein, welches dem zugeordneten peripheren Steuerkreis anzeigt, daß die Verarbeitung des Befehls und die Datenübertragung selbst vollendet worden ist. In der bevorzugten Ausführungsform der Erfindung geschieht diese Anzeige durch das Rückstellen des »betätigten« Flip-Flops 120 des peripheren Steuerkreises 110. Das Antwortsignal »Befehlsende« bewirkt auch die Freigabe des zugehörigen Lese-Schreib-Kanals durch Rückstellen des zugeordneten Aktivitätsindikators, der sich in der peripheren Verbindungseinheit 13 der F i g. 2 befindet. Es sei nochmals kurz auf F i g. 2 eingegangen. Wie ersichtlich, erzeugt der Antwortdecoder 78 ein Ausgangssignal in Beantwortung auf das Signal »Befehlsende«, welches seinerseits synchron mit einem verzögerten Signal aus derjenigen Stufe des Folgesteuerkreises 56, die während des unmittelbar vorhergehenden Speicherzyklus-Unterintervalls den Zustand »Ein« hatte, an den Eingang der UND-Glieder 72, 74 und 76 gelangt. Der Folgesteuerkreis 56 ist, wie oben schon erläutert, als mehrstufiger Zähler ausgestattet. Das Ausgangssignal eines der UND-Glieder 72, 74 oder 76 bewirkt dann die Durchstellung der zugeordneten bistabilen Einheiten 58, 60 oder 72, wodurch die Freigabe jenes besonderen Lese-Schreib-Kanals angezeigt wird.

In Fig. 5b sind Zeitabschnitte gezeigt, die Steuersignalen auf den Datenausgangsleitungen FOl bis F 06 bzw. den Dateneingangsleitungen F 51 bis F 75 zugeordnet sind. Obgleich diese Steuersignale und Zeitabschnitte während jedes Speicherzyklus-Unterintervalls vorhanden sind, wird die Information zwischen den einem adressierten peripheren Steuerkreis zugeordneten peripheren Geräten und dem Hauptspeicher nur während des zugeordneten Speicherzyklus-Unterintervalls übertragen, und zwar nur dann, wenn die während des vorhergehenden Unterintervalls erzeugten Antwortsignale anzeigen, daß das periphere Gerät bereit für die Übertragung eines Informationszeichens ist. Dabei geschieht etwa folgendes: Während jedes Speicherzyklus-Unterintervalls, welcher unmittelbar demjenigen Unterintervall vorausgeht, der dem der Bearbeitung des betrachteten äußeren Datenübertragungsbefehls dieses Beispiels zugewiesenen Lese-Schreib-Kanal zugeordnet ist (das ist im vorliegenden Fall der Lese-Schreib-Kanal 2), wird ein Kanalsuchsignal an den adressierten Lese-Schreib-Kanal und die Antwortleitung gerichtet. Dieses Kanalsuchsignal stellt sicher, ob das nachfolgende Speicherzyklus-Unterintervall durch den adressierten peripheren Steuerkreis benutzt werden soll oder nicht. Wenn die im Antwortsignaldecoder 142 gedeuteten Antwortsignale anzeigen, daß das periphere Gerät für die Übertragung eines Informationszeichens bereit ist, werden die Signale auf den Leitungen erzeugt, die den Antwortsignaldecoder 142 an die Verknüpfungseinrichtungen 146, 147 anschließen, wodurch die Informationen auf den Daten ausgangs- und Eingangsleitungen übertragbar sind.

Wie oben erwähnt, stand der Prozessor unmittelbar nach Abschluß der Extraktionsphase des PDT-Befehls des vorliegenden Beispiels wieder für die Bearbeitung von Befehlen der Zentraleinheit oder anderer Programmbefehle zur Verfügung. Danach ist der Prozessor verfügbar, sobald die auf den Antwortleitungen FR1 bis FR 3 zurückgegebenen Antwortsignale anzeigen, daß keine Operation während des nächsten, dem Lese-Schreib-Kanal zugeordneten Unterintervalls vorzunehmen ist, der zu dem Programmbefehl dieses Beispiels gehört.

Andererseits ist es möglich, daß eine Rahmenanforderung auf den Antwortleitungen FR1 bis FR 3 erzeugt wird, die besagt, daß das nächste Informationszeichen aus dem Kartenleser übertragen werden darf. Wie angezeigt, findet diese Datenübertragung während des Speicherzyklus-Untermtervalls statt, der durch den im wesentlichen durch den Folgesteuerkreis 56 gebildeten Speicherzyklusverteiler dem den Befehl verarbeitenden Lese-Schreib-Kanal zugeteilt wird. Folglich wird ein Informationszeichen von den Dateneingangsleitungen F51 bis F56 abgelesen und in den Platz des Hauptspeichers 30 gebracht, der durch die in dem Lese-Schreibplatzzähler des Steuerspeichers 32 stehende Information spezifiziert ist, wonach der Zähler inkrementiert wird. Auf diese Weise läuft die Bearbeitung des beispielhaften Kartenlesebefehls weiter, bis alle Informationen in die bezeichneten Speicherstellen des Hauptspeichers 30 hineingebracht worden sind.

Wenn statt dessen die Anlage eine Kartenlochung vornehmen soll, wird die Informationsübertragung aus dem Hauptspeicher 30 in die Kartenlochvorrich-

tung fortgeführt werden, bis ein bestimmtes, der ge- mehrere bistabile Schaltungen, die mit dem Folgerade übertragenden Information zugeordnetes Satz- steuerkreis 56 des Speicherzyklusverteilers der Fig. 2 zeichen-Bit entdeckt wird, wodurch der Abschluß der synchronisiert sind und die Betriebsart eines der be-Ausführungsphase und des Befehls selbst angezeigt stimmten Lese-Schreib-Kanäle danach identifizieren, ist. Die Feststellung des bestimmten Satzzeichen-Bits, 5 ob er regulär oder hilfsweise vorgesehen sein soll, das die Vollendung der Ausführungsphase des Kar- Außerdem sind Mittel vorgesehen, die dafür sorgen, tenlochungsbefehls signalisiert, bewirkt die Erzeu- daß jeder der Hilfskanäle verwendet werden kann, gung eines Steuerzeichens FFF, das in der mit einem F i g. 6 zeigt die logischen Mittel, die zur Anwen-UND-Glied versehenen Verknüpfungseinrichtung 145 dung des Hilfskanalkonzepts geeignet sind. Insbesonmit dem Signal kombiniert wird, welches von der den io dere zeigt F i g. 6 den als Ringzähler ausgestalteten Antwortsignaldecoder 142 mit der Verknüpfungsein- Folgesteuerkreis der F i g. 2, der durch eine bistabile richtung 147 verbindenden Leitung genommen wird. Einrichtung 148" ergänzt ist, welche beispielsweise ein Der Ausgang der Verknüpfungseinrichtung 145 wird zweistufiger Ringzähler ähnlich dem oben beschrieauf das zugeordnete periphere Gerät übertragen und benen Ringzähler sein kann. In dieser Ausführungsbewirkt die Erzeugung eines Antwortsignals »Befehls- 15 form können die Taktsignale von dem zentralen ende«, welches die Kippschaltungen 134, 135 und Taktgenerator 12 (Fig. 1) durch nicht gezeigte Mit-136 und auch den Flip-Flop 120 zurückstellt, wie das tel in der Weise abgeleitet werden, daß die bistabile Taktdiagramm in F i g. 5 b zeigt. In gleicher Weise Einrichtung 148 einen Arbeitszyklus erhält, der dopwird der Abschluß des oben angegebenen Kartenlese- pelt so groß ist wie bei dem Folgesteuerkreis 56, so befehls herbeigeführt. Jedoch wird darin das Ant- ao daß Stufe 1 der bistabilen Einrichtung 148 in einen wortsignal »Befehlsende« von dem peripheren Gerät Zustand »Ein« bleibt, während der Folgesteuerkreis erzeugt, wenn gewährleistet ist, daß die Informations- 56 die Steuersignale FD1, FD 2 und FD3 erzeugt. Übertragung vollendet wurde. Danach schaltet die bistabile Einrichtung 148 in ihren Aus dem Verständnis der Arbeitsweise der oben- zweiten Arbeitszustand und bleibt auf »Ein«, bis der genannten Anlage ist leicht ersichtlich, daß die tat- as Folgesteuerkreis 56 einen weiteren seiner Arbeitssächliche Benutzungszeit der einem bestimmten pro- zyklen vollendet. Das in der Stufe 2 der bistabilen grammierten peripheren Gerät zugewiesenen Spei- Einrichtung 148 erzeugte Ausgangssignal wird als cherzyklus-Unterintervalle so klein ist, daß die Aus- Eingangssignal für UND-Glieder 150, 151 und 152 führung der Befehle des Prozessors im Rechenwerk benutzt, die außerdem durch Signale FDl, FD 2 und in keiner Weise beeinträchtgt werden, obgleich der 30 FD 3 angesteuert werden.

Vorrang der Bearbeitung den peripheren Geräten zu- Mehrere Verriegelungseinrichtungen 154 bis 156

gewiesen ist. Beispielsweise kann gezeigt werden, daß sind vorgesehen, um jeden der Hilfskanäle selektiv

in der Bearbeitung eines Kartenlochbefehls der Pro- verwenden zu können. Diese Verriegelungseinrichtun-

zentsatz der unbenutzten an sich für die Ausführung gen können die Form einer üblichen bistabilen Kippder Übertragung von Informationszeichen notwendi- 35 schaltung mit den Zuständen »Ein« und »Aus« ha-

gen Speicherzyklus-Unterintervalle in der Größen- ben. Wenn eine bestimmte Verriegelungseinrichtung

Ordnung von 99% liegt. Obgleich das Verhältnis der auf »Ein« gestellt ist, verhindert sie, daß der zugehö-

unbenutzten zu den verfügbaren Speicherzyklus- rige Hilfskanal aktiviert wird, wodurch die Arbeits-

Unterintervallen sich in Übereinstimmung mit der zeit für die Benutzung des zugeordneten regulären Natur des programmierten peripheren Gerätes an- 40 Lese-Schreib-Kanals reserviert wird. Um diese Ar-

dert, steht für die Bearbeitung der Befehle des Pro- beitsweise zu erreichen, werden die Ausgangssignale

zessors genügend Zeit zur Verfügung, so daß ge- zur Bestätigung (Quittungen) aus den Verriegelungs-

währleistet ist, daß das Hauptprogramm nicht ver- einrichtungen 154 bis 156 auf die Eingangsleitungen

nachlässigt wird, wenn alle Lese-Schreib-Kanäle be- der ihnen zugeordneten UND-Glieder 150, 151 oder tätigt werden. 45 152 gegeben.

Eine Ausführungsform der Erfindung ist mit einem Wenn in einem Arbeitsprogramm gewünscht wird,

zum Lesen und Schreiben dienenden Hilfskanal ver- mit dem Lese-Schreib-Kanal 1 zu arbeiten, der allen

sehen, der es gestattet, ein weniger aktives peripheres Zeitzyklen zugewiesen ist, wodurch das Arbeiten des

Gerät an diesen Hilfskanal zu verweisen. Dieser wird Hilfskanals 1 ausgeschlossen sein soll, wird die Vernicht so häufig wie die anderen regulären Lese- 50 riegelungseinrichtung 154 in den Zustand »Ein« ge-

Schreib-Kanäle abgetastet. So ist es möglich, das we- bracht. Wenn bei eingestellter Verriegelungseinrich-

niger aktive periphere Geräte mit dem Hauptspeicher tung 154 die Stufe 1 des Folgesteuerkreises 56 und

30 in Verbindung kommen, ohne die'anderen Lese- die Stufe 2 der Verriegelungseinrichtung 148 je auf

Schreib-Kanäle zu behindern. Um diese Arbeitsweise »Ein« gestellt ist, wird das UND-Glied 150 so anauszuführen, kann die erfindungsgemäße Anlage der- 55 gesteuert, daß das Ausgangssignal FDX »Ein« und

art ausgestaltet werden, daß ein ausgewählter Kanal das Ausgangssignal FDX eines zugeordneten Inver-

der Hilfskanäle während abwechselnder Zeitzyklen ters »Aus« ist. Hierdurch wird gewährleistet, daß

abgetastet wird, die ursprünglich einem bestimmten der reguläre Lese-Schreib-Kanal 1 ununterbrochen

Kanal aus der Vielzahl der Lese-Schreib-Kanäle zu- arbeitet. In einem Arbeitsprogramm, in dem alle gewiesen waren. 60 Verriegelungseinrichtungen auf »Aus« zurückgestellt

Die Hilfskanäle sind ähnlich den regulären Lese- und deren Ausgangssignale dementsprechend auf

Schreib-Kanälen aufgebaut. Jeder Hilfskanal weist »Aus« eingestellt sind, so daß die Hilfskanäle ab-

zwei Speicherregister auf, die sich im Steuerspeicher getastet werden können, würde die Verteilung der

32 befinden und Informationen speichern, welche das Abtastperioden wie folgt sein:

Gebiet des laufend adressierten Hauptspeichers iden- 65 ιίίλλιαιαλιί tifizieren. Der den regulären Kanälen zugeordnete, im

wesentlichen aus dem Folgesteuerkreis 56 bestehende wobei A stets für die Betätigung eines Hilfskanals

Speicherzyklusverteiler wird ergänzt durch eine oder steht. Wenn eine oder mehrere Verriegelungseinrich-

21 22

tungen auf »Ein« gestellt sind, z. B. die dem zweiten werden), wird die Verriegelungseinrichtung 165 in Hilfskanal zugeordnete Verriegelungseinrichtung, den Zustand »Ein« gesetzt. Wenn diese Verriegewürden sich folgende Abtastperioden ergeben: lungseinrichtung nun derart eingestellt ist und die

Stufe 1 beider Zähler in dem Folgesteuerkreis 56 und 1-2-3 — 1A-2-3A — 1-Z-J-... _{5 def bistabilen} Einrichtung 148 und die Stufe 2 der

Daraus ergibt sich, daß auf der Basis einer Zyklus- als Zähler ausgestalteten bistabilen Einrichtung 149 periode von 3 Mikrosekunden für den Folgesteuer- den Zustand »Ein« haben, hat das UND-Glied 158 kreis 56 die Kanäle 1, 3, IA und 3 A alle 12 Mikro- Durchgang, es spricht also an. Sowie das Ausgangssekunden, der Kanal 2 alle 6 Mikrosekunden abge- signal FUS des UND-Gliedes 158 »Hoch« ist, geht tastet wird. i° das Ausgangssignal FDS eines zugeordneten Inver-

Es ist möglich, das Konzept der Hilfskanäle aus- ters 171 nach »Unten«. Hierdurch wird angezeigt, zudehnen, um Zusatzhilfskanäle zu den Hilfskanälen daß im Hinblick auf den Hilfskanal der Lese-Schreibund wiederum zusätzliche Zusatzhilfskanäle zu den Kanal 1 im ununterbrochenen Betrieb arbeitet.
Zusatzhilfskanälen zu schaffen. Fig. 7 zeigt in ver- In gleicher Weise werden die UND-Glieder 161 einfachter Form Mittel zur Schaffung von Zusatz- 15 bis 163 durch die Eingangssignale von den Verriegehilfskanälen gegenüber den regulären als auch gegen- lungseinrichtungen 168 bis 170 bzw. den Steuersignaüber den Hilfskanälen. In dieser Ausführungsform len FDl bis FD3 angesteuert. Der »Ein«-Zustand wird die Abtastung der regulären Lese-Schreib-Ka- jeweils der Stufe 2 der als Zähler ausgestalteten binäle und der Hilfskanäle in Übereinstimmung mit stabilen Einrichtungen 148, 149 wird von je einem dem in Verbindung mit F i g. 6 dargelegten Arbeits- 20 Signal angezeigt, wodurch die Abtastung der zusätzprogramm erläutert. Dabei sind weitere Mittel vor- liehen Hilfskanäle in Abhängigkeit vom Zustand der gesehen, die das Abtasten der zusätzlichen Hilfs- bistabilen Vorrichtungen ermöglicht oder ausgeschloskanäle ermöglichen, welche sowohl den regulären sen wird, die den Verriegelungszustand der UND-als auch den Hilfskanälen zugeordnet sind. Somit Glieder 168 bis 170 registrieren,
teilt der reguläre Lese-Schreib-Kanal seine Abtast- 25 Um das Verständnis der oben dargelegten Ausfühperioden abgesehen von den Hilfskanälen auch mit rungsform der Erfindung zu erleichtern, ist in der den Zusatzhilfskanälen. In gleicher Weise teilen die nachfolgenden Tabelle die Codekombination zusam-Hilfskanäle der F i g. 6 die ihnen zugewiesenen Ab- mengestellt, welche die Auswahl des Kanals 1 regutastperioden mit den Zusatzhilfskanälen. lärer, hilfsweiser und ergänzend hilfsweiser Art be-

Das Bezugszeichen 56 bezieht sich auf den als drei- 30 wirken.

stufiger Ringzähler ausgestalteten Folgesteuerkreis foi, FUX, FVS signalisiert die Auswahl des

nach Fig. 2 und 6, während das Bezugszeichen 148 regulären Kanals 1,

die bistabile Einrichtung gemäß Fig. 6 bezeichnet. _„ .... ,. . ...

Die Zähler 56 und 148 arbeiten so, wie an Hand der (PJ: ^FD.^X> ^Fz33 signalisiert die Auswahl des

Fig. 6 dargelegt und erzeugen die Steuersignale 35 Hihskanals 1,

FDl bis FD3 und FDX, FDX. Zusätzlich arbeitet FDl, FDX, FDS signalisiert die Auswahl des

eine weitere bistabile Einrichtung 149 in derselben Zusatzhilfskanals 1, und

Weise wie die bistabile Einrichtung 148 allerdings _{FD χ FDX FDS si lisiert die Auswahl eines}

mit halbierter Taktfrequenz. Die bistabile Einnch- zusätzlichen Zusatzhilfskanals 1.
tung 149 hat weiterhin eine abgeänderte Phasenlage. 4°

Wenn die bistabile Einrichtung 148 ihren Zustand Es ist möglich, eine zweite Tabelle zusammenzu- »Ein« von Stufe 1 auf Stufe 2 schaltet, ändert die stellen, die die Vorbereitungssignale anzeigt, die zur bistabile Einrichtung 149 gleichzeitig den »Ein«-Zu- Erzielung der obigen Auswahl nötig sind. So müssen stand von Stufe 2 auf Stufe 1 oder umgekehrt von zusätzlich zu einem FD1-Signal zwei Voraussetzun-Stufe 1 auf Stufe 2. Der Grund für dieses letztgenannte 45 gen erfüllt sein, um die Auswahl des regulären Lese-Verhalten ergibt sich aus der im folgenden beschrie- Schreib-Kanals zu bewirken. Zuerst muß die als Zähbenen Arbeitsweise des Kanalverteilers. Der bistabi- ler ausgestattete bistabile Einrichtung 148 bei auf len Einrichtung 149 sind mehrere UND-Glieder 158 »Ein« geschalteter erster Stufe betätigt sein, um ein bis 163 zugeordnet, die sowohl durch Steuersignale FDX-Signal zu erzeugen. Zweitens ist es erforderlich, FDl bis FD 3 als auch durch negierte und nicht ne- 50 daß die abwechselnd zwischen den regulären Lesegierte Steuersignale Ά und A angesteuert werden, Schreib-Kanälen und den Hilfskanälen aufgeteilte welche von der bistabilen Einrichtung 148 erzeugt Zeitdauer laufend dem Lese-Schreib-Kanal zugeteilt werden und die Art der zugeordneten Taktgabe an- wird, wodurch die Erzeugung eines FDS-Signals gezeigen, d.h., ob der Umlauf regulär _bzw. hilfsweise währleistet wird.

geschieht. Die Steuersignale A und "Ä sind selektiv 55 Ähnlich wie oben für das Abtasten des Lese-

mit Ausgangssignalen RS-AS des Zählers 149 korn- Schreib-Kanals 1 dargelegt, wird der Hilfskanal 1 in-

biniert, um anzuzeigen, ob ein Teil des Arbeitszyklus folge der während der FD 1-Abtastdauer erfolgenden

regulär oder hilfsweise oder ob er zusätzlich hilfs- Erzeugung eines FDX- und eines FDS-Signals einer

weise ist. Die UND-Glieder 158 bis 160 enthalten der Lese-Schreib-Kanal-Abtastperioden zugeteilt. Das

ferner Eingänge von den Verriegelungseinrichtungen 60 FDJY-Signal bezeichnet den Abtastzyklus, der den

165 bis 167, die in ihrer Stellung »Ein« die Abta- Hilfskanälen oder den Zusatzhilfskanälen zugeteilt

stung der Hilfskanäle ausschließen, welche dem ent- wird. Das FDZ-Signal entsteht durch die Ansteu-

sprechenden regulären Lese-Schreib-Kanal zugeord- erung des UND-Gliedes 150 mittels der Kombination

net sind. eines FDl-Signals, eines den »Ein«-Zustand der

Bei einem Maschinenprogramm, bei dem es er- 65 Stufe 2 der bistabilen Einrichtung 148 anzeigenden

wünscht ist, mit dem regulären Lese-Schreib-Kanal 1 Signals und des negierten Signals einer Hilfsverrie-

zu arbeiten (dem Zeitzyklen zugewiesen sind, die gelungseinrichtung 1. Dabei ist festzustellen, daß die

normalerweise von ihm mit dem Hilfskanal geteilt Abtastung des Hilfskanals 1 noch nicht ausgeschlos-

23 24

sen worden ist. Das FDS-Signal zeigt an, daß hin- Hilfskanal zugeordnete Verriegelungseinrichtung 170

sichtlich der Hilfskanäle und der zusätzlichen Hilfs- wäre die Verteilung der Abtastperioden wie folgt:

kanäle die bistabile Einrichtung derart zyklisch be- 1-2-3 -1A-2-3 A 1-25-35

trieben wird, daß mit Sicherheit der vorherige Zu- IAS-2S-3A 1-2-3

stand aufgebaut ist. 5

In ähnlicher Weise wird ein die Selektion des Eine weitere Ausdehnung des Hilfskanalkonzepts Hilfskanals 1 anzeigendes Signal durch die Kombi- ist in der Ausführungsform nach F i g. 8 dargestellt, nation des FDl- eines YUX- und des FDS-Signals die Mittel für die Anwendung des im wesentlichen erzeugt. Ein Unterschied ist hier insofern festzustel- aus dem Folgesteuerkreis 56 bestehenden Speicherlen, als die Erzeugung eines FDS-Signals dadurch be- ίο Zyklusverteilers der F i g. 2 zur Modifizierung des wirkt wird, daß die bistabile Einrichtung 148 nicht Hilfskanalkonzepts gemäß dem oben Gesagten (in aktiviert worden ist. Demnach wird das UND-Glied Verbindung mit Fig. 7) offenbart. Hierbei ist der 158 durch die Kombination folgender Signale ge- Folgesteuerkreis 56 ein dreistufiger Ringzähler, der sperrt: den F i g. 6 und 7 gemeinsam ist, wogegen die bista-

Ein FD 1-Signal, ein Signal, das anzeigt, daß die 15 bile Einrichtung 148 gemäß den F i g. 6 und 7 zwei bistabile Einrichtung 148 in der Stufe 1 auf »Ein« Zustände einnehmen kann. Zwei zusätzliche bistabile eingestellt ist, was zeigt, daß der laufende Abtast- Einrichtungen 172 und 174 arbeiten in derselben zyklus nicht einem bestimmten Hilfskanal zugewie- Weise wie die als Zähler ausgestaltete bistabile Einsen ist; ein Signal, das anzeigt, daß die bistabile Ein- richtung 148, doch sind sie mit unterschiedlichen richtung 149 in ihrer zweiten Stufe auf »Ein« arbeitet, 20 Zyklusgeschwindigkeiten versehen und haben außerwas zeigt, daß der laufende Arbeitszyklus den Hilfs- dem eine unterschiedliche Phasenlage. Wenn somit kanälen zugewiesen ist, und schließlich ein Signal, der Folgesteuerkreis 56 seinen ersten Zyklus vollendas anzeigt, daß die den Hilfskanal verriegelnde det hat, so daß der Zustand »Ein« der Stufe 3 zur Verriegelungseinrichtung noch nicht eingestellt wor- Stufe 1 zurückkehrt, schaltet die bistabile Einrichden ist, die im Zustand »Ein« den Hilfskanal 1 von 25 tung 148 ihren Zustand »Ein« von der ersten auf die der periodischen Abtastung ausschließen würde. zweite Stufe. Nachdem die bistabile Einrichtung 148

Ein Signal, das die Auswahl des Zusatzhilf ska- einen Zyklus durchlaufen hat, um ihren Zustand nals 1 anzeigt, wird durch die Erzeugung der Signale »Ein« in Stufe 1 herzustellen, hat der Folgesteuer-FD 1 und FDX bewirkt, wie sie bei der Auswahl des kreis 56 danach eine zusätzliche Schrittfolge vollendet Hilfskanals 1 gemäß obiger Darstellung verwendet 30 und die beiden bistabilen Einrichtungen 148 und 172 werden. Dies geschieht zusammen mit dem Signal schalten ihren Zustand »Ein« von Stufe 1 auf Stufe 2. FDS, das durch Ansteuerung des UND-Gliedes 161 Währenddessen hält die bistabile Einrichtung 174 erzeugt wird. Das UND-Glied 161 wird seinerseits ihren Zustand »Ein« in Stufe 1. Infolge des Abgesperrt durch die Kombination eines FD1-Signals Schlusses der hier nachfolgenden Schrittfolge im mit folgenden Signalen: einem Signal, welches die 35 Folgesteuerkreis 56 stellen die bistabilen Einrichtungen durch die Verriegelungseinrichtung 168 bewirkte Ne- 148 und 172 wieder ihren Zustand »Ein« in Stufe 1 gation eines Zustandes der Verriegelungseinrichtung 1 her. Nach Vollendung eines weiteren Folgezyklus im anzeigt und so darstellt, daß die Abtastung des Zu- Folgesteuerkreis 56 schaltet die bistabile Einrichtung satzhilfskanals 1 nicht durch die Reservierung des 148 wieder den Zustand »Ein« von Stufe 1 auf Abtastzyklus für den Hilfskanal 1 ausgeschlossen 4° Stufe 2, um so wiederum eine Arbeitsperiode des worden ist; einem Signal von der Einstellseite der Hilfskanals herzustellen. Nachdem die bistabile Ein-Stufe 2 der bistabilen Einrichtung 148, das anzeigt, richtung 148 wieder umgelaufen ist, um ihren »Ein«- daß der Zeitzyklus laufend einem Hilfskanal züge- Zustand in Stufe 1 zu schaffen, und der Folgesteuerwiesen wird; und einem Signal aus der Stufe 2 der kreis 56 danach eine zusätzliche Schrittfolge vollenbistabilen Einrichtung 149, das anzeigt, daß letztere 45 det hat, wird in den bistabilen Einrichtungen 148,172, in der zweiten Stufe im Zustand »Ein« ist, was zeigt, und 174 der »Ein«-Zustand von Stufe 1 auf Stufe 2 daß der gegenwärtige Arbeitszyklus dem Zusatzhilfs- übertragen.

kanal zugewiesen worden ist. Um die den Folgesteuerkreis 56 bzw. die bistabilen

In derselben Weise kann die Auswahl der Kanäle 2 Einrichtungen 148, 172 und 174 zu synchronisieren

und 3 der regulären, Hilfs- und Ersatzhilfskanäle 50 und so die Übertragung des »Ein«-Zustandes von

durch Erzeugung der Signale FDX und FDS in Korn- den Stufen 1 zu den Stufen 2 in den verschiedenen

bination mit den Signalen FD 2 bzw. FD 3 bewirkt Zählern in dem gewünschten Programm zu bewirken,

werden. In einem Maschinenprogramm, in dem alle werden die Taktsignale aus dem Taktgenerator 12

Verriegelungseinrichtungen zurückgestellt werden, der F i g. 1 auf die Beziehung reduziert, die an den

so daß die Abtastung aller Hilfskanäle ermöglicht 55 Takteingabeleitungen der F i g. 8 gezeigt ist. Die dazu

wird, kann die Verteilung der Abtastperioden auf benötigten Mittel sind nicht dargestellt. Den bistabi-

entsprechende Kanäle mit folgendem Programm be- len Einrichtungen 172 und 174 sind mehrere UND-

wirkt werden: Glieder 176 bis 178 und 184 bis 186 zugeordnet. Die

1 ■» ■» -t a -> j 1 a 1 c ·> ο ■» e UND-Glieder 176 bis 178 werden zum Teil durch die

1-2-3 — 1A-2A-3A— 1S-2S-3S— , „. . ,-,»-.., , . ,-,-.-> . * ,· -^i

IAQtAViJQ 1 1 1 ⁶° Signale FD1 bis FD 3 angesteuert, die im Folge-

steuerkreis 56 erzeugt werden, sowie auch durch Si-

wobei S die Zusatzhilfskanäle und AS die zusatz- gnale aus den zweiten Stufen der bistabilen Einrich-

lichen Zusatzhilfskanäle bezeichnet. tungen 148 und 172. Wenn diese bistabilen Einrich-

Wenn jetzt eine oder mehrere Verriegelungsein- tungen 148, 172 auf »Ein« stehen und weiterhin mit richtungen eingestellt werden, beispielsweise die dem 65 einem den Zustand »Ein« der zugeordneten Verriege-

zweiten Hilfskanal zugeordnete Verriegelungseinrich- lungseinrichtung 180 bis 182 anzeigenden Signal kom-

tung 155, die dem ersten Hilfskanal zugeordnete biniert sind, wird bewirkt, daß die zugeordneten

Verriegelungseinrichtung 165 und die dem dritten UND-Glieder 176 bis 178 in den Zustand »Ein« ge-

langen. Wenn das Ausgangssignal TUS des einen zugeordneten Verknüpfungsgliedes aus den UND-Gliedern 176 bis 178 »hoch« geht, läuft das Ausgangssignal FDS eines zugeordneten Inverters 179 nach »unten«. In derselben Weise werden die UND-Glieder 184 bis 186, die der bistabilen Einrichtung 174 zugeordnet sind, durch Signale FDl bis FD 3, durch »Ein«-Signale, von den Verriegelungseinrichtungen bis 190 und Signale aus Stufe 2 der bistabilen Einrichtung 148 und 172 sowie von Stufe 2 der bistabilen Einrichtung 174 angesteuert. Unter ordnungsgemäßen Bedingungen geht das Ausgangssignal des zugeordneten der UND-Glieder 184 bis 186 »hoch«, wodurch ein Ausgangssignal TUÄ erzeugt wird und das Ausgangssignal FDA eines zugeordneten Inverters 194 nach »unten« geht.

Die folgende Tafel zeigt die Beziehungen der verschiedenen Signalleitungen der F i g. 8 an, die erforderlich sind, um die Auswahl des Kanals 1 aus den regulären, den Hilfs-, den Zusatzhilfs- und den zu- ao sätzlichen Zusatzhilfskanälen zu bewirken:

FDl, TUX, TUS, TUÄ signalisieren die Auswahl des Lese-Schreib-Kanals 1 der regulären Kanäle. Auf der Basis einer 6-Mikrosekunden-Periode für den Folgesteuerkreis 56 wird der Lese-Schreib-Kanal 1 alle 6 Mikrosekunden einmal bei Verriegelungseinrichtung 154 in »Ein« und alle 12 Mikrosekunden einmal bei Verriegelungseinrichtung 154 in »Aus« abgetastet. }o FD1, FDX, TDS, TUÄ signalisiert die Auswahl des Hilfskanals 1. Wieder auf der Basis einer 6-Mikrosekunden-Abtastperiode wird dieser Kanal beim Zustand »Aus« der Verriegelungseinrichtung 154 und beim Zustand »Ein« der Verriegelungseinrichtung 180 einmal alle 12 Mikrosekunden abgetastet werden und andererseits einmal je 24 Mikrosekunden beim Zustand »Aus« der Verriegelungseinrichtungen 154 und 180 abgetastet werden.

FDl, FDX, FDS, TUÄ signalisiert die Auswahl ..des Zusatzhilfskanals 1. Die Abtastperiode dieses Kanals 1 beträgt 24 Mikrosekunden beim Zustand »Aus« der Verriegelungseinrichtungen 184 und 180 und »Ein« der Verriegelungseinrichtung 188 und beträgt andererseits 48 Mikrosekunden, wenn die Verriegelungseinrichtungen 154, 180 und 188 auf »Aus« geschaltet sind. FD1, FDX, FDS, TUÄ signalisiert die die Auswahl des zusätzlichen Zusatzhilfskanals 1. Die Abtastung dieses Kanals wird vorgegeben durch die Verriegelungseinrichtungen 154, 180 und 188, sofern sich diese in ihrem Zustand »Aus« befinden, andernfalls, sofern eine dieser Verriegelungseinrichtungen den Zustand »Ein« hat, ist die Abtastung dieses Kanals ausgeschlossen. Sofern die Verriegelungseinrichtungen den Zustand »Aus« haben, geschieht die Abtastung einmal je 48 Mikrosekunden.

In einem Maschinenprogramm, in dem alle Verriegelungseinrichtungen auf »Aus« eingestellt sind, um die Abtastung aller Kanäle zu gestatten, wird die Verteilung der Abtastperioden in den entsprechenden Kanälen wie folgt bewirkt werden:

1-2-3 — lA-lA-ZA —1-2-3 — 15-2 S-3 S — 1-2-3 —-1A-IA-ZA-1-2-3 — 1AS-2AS-3AS —1-2-3-.. .

Wenn jetzt eine oder mehrere Verriegelungseinrichtungen den Zustand 1 haben, z. B. die Verriegelungseinrichtungen 155 und 188, würde die Verteilung der Abtastperioden wie folgt sein:

1-2-3 — 1 /1-2-3 A — 1-2-3 — 15-2-3 S — 1-2-3 — 1A-2-3 A —1-2-3 — 15-2-3 S — 1-2-3-. ..

Aus dem Vorstehenden ergibt sich, daß jedes gewünschte Abtastprogramm mit unterschiedlichen, den verschiedenen peripheren Geräten auf einer Vorrang-Grundlage zugewiesenen Abtastraten aufgebaut werden kann. Der Wirkungsgrad der Arbeitszeit wird dadurch gewährleistet, daß die Wahl der zur Bearbeitung der peripheren Geräte erforderlichen Lese-Schreib-Kanäle in der Hand des Programmierers liegen. Ferner ist ersichtlich, daß die Grundzüge der Zuteilung, wie sie hier gezeigt worden sind, auf viele unterschiedliche Typen bekannter Datenverarbeitungsanlagen anwendbar sind, sofern erwünscht ist, gleichzeitig Informationen in mehreren peripheren Geräten zu verarbeiten.

Hierzu 8 Blatt Zeichnungen

Claims (12)

Patentansprüche:

1. Elektronische Datenverarbeitungsanlage mit einem Prozessor, einem Speicher, einer Verbindungseinheit und mindestens einem peripheren Gerät, welches über eine, bei mehreren peripheren Geräten diesen gemeinsame Zuleitung an die Verbindungseinheit angeschlossen ist, über welche der Prozessor mit einer Reihe von peripheren Geraten Informationen austauschen kann, wobei die Informationen aus Zeichen in Mehrbitform bestehen, dadurch gekennzeichnet, daß ein in der Verbindungseinheit (13) befindlicher Folgesteuerkreis (56) zyklisch sich wiederholende Synchronisiersignale (FDl, FD 2, FD 3) abgibt, welche in der Datenverarbeitungsanlage eine Anzahl von Zeitabschnitten definieren, während denen die zur Informationsübertragung dienenden Zeichen über die Zuleitung zwischen dem Prozes- ao sor (11) und den peripheren Geräten (PD 1 bis PD 8) übertragbar sind, wobei diese Zeitabschnitte vom Prozessor einzeln je nach Anforderung einem der an die gemeinsame Zuleitung (FOl bis F 06; F 51 bis F 56) angeschlossenen peripheren Geräte »5 zuordenbar sind, daß jedes periphere Gerät (PD 1 bis PD 8) mit einem Steuerkreis (CUl bis CUS) versehen ist, welcher mit Hilfe logischer Netzwerke derart auf vom Prozessor (11) ausgehende kodierte Anforderungsinformationen in der Zuleitung anspricht, daß das betreffende periphere Gerät selektiv zur Datenübertragung vorbereitet und während des Zeitraums, in dem eine Datenübertragung zwischen dem Prozessor (11) und dem peripheren Gerät (PD 1 bis PD 8) stattfinden soll, mit dem Prozessor (11) nur während eines oder mehrerer bestimmter Zeitabschnitte der Zeitabschnitte eines Zyklus verbunden ist, und daß in der Verbindungseinheit (13) für jeweils einen Zeitabschnitt ein Aktivitätsindikator (58, 60, 62) vorgesehen ist, welcher anzeigt, daß der betreffende Zeitabschnitt gegebenenfalls einem peripheren Gerät (PD 1 bis PD 8) zugeordnet ist und dabei dem Prozessor meldet, daß dieser Zeitabschnitt nicht für eine weitere Zuordnung zur Verfügung steht, wobei die Einstellung der Aktivitätsindikatoren zur Anzeige des zugeordneten Zustands durch ein in Verbindung mit einem Steuersignal (FGG) auf der gemeinsamen Zuleitung (FOl bis F06) erscheinendes kodiertes Signal (51, 52, 53) geschieht und wobei die Rückstellung zur Anzeige, daß der definierte Zeitabschnitt wieder zur Zuordnung zur Verfügung steht, durch ein vom zuletzt zugeordneten peripheren Gerät abgegebenes, das Ende des Datenaustausche anzeigendes zweites kodiertes Signal (FR 1, FR 2, FR 3) bewirkt wird.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerkreise (CU 1 bis CU8) eine örtliche Synchronisieranordnung (134 bis 136, 138 bis 140) enthalten, die durch die kodierte Information gesetzt wird und die auf die Synchronisiersignale (FDl, FD 2, FD 3) reagiert, so daß das zugehörige Peripheriegerät (PD 1 bis PD 8) ausschließlich beim Eintref- 6_S fen eines der Synchronisiersignale, die über entsprechende Steuerleitungen innerhalb der Verteilerleitung (54) an allen Schaltwerken liegen, mit den Datenübertragungsleitungen (FOl bis F06, F51 bis F56) verbunden wird.

3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Folgesteuerkreis (56) einen mehrstufigen Ringzähler enthält, der als Synchronisiersignal eine Mehrzahl von zeitgestaffelten Ausgangssignalen auf entsprechenden Leitungen (FDl bis FD 3) erzeugt, die zu aufeinanderfolgenden Unterintervallen im Arbeitszyklus des Ringzählers auftreten, wobei eine Unterintervallfolge auf einer der Leitungen (FD 1, FD 2, FD 3) einen Kanal bildet und der Ringzähler durch ein Signal (FTO) angesteuert wird, das von einem Taktgenerator (12) der Datenverarbeitungsanlage abgeleitet wird.

4. Anlage nach Anspruch 3, dadurch gekennzeichnet, daß der Folgesteuerkreis (56) außerdem mit einem Schaltungskreis (Dl, D 2, D 3, 58 bis 76) mit einer Mehrzahl von Ausgängen (Kanal 1, Kanal 2, Kanal 3) verbunden ist, die in ihrer Zahl der Anzahl der durch die Zeitabschnitte gebildeten Lese-Schreib-Kanäle entsprechen, daß dieser Schaltungskreis an einen der entsprechenden Ausgänge (Kanal 1, Kanal 2, Kanal 3) ein Signal abgibt, und zwar abhängig davon, ob ein Kanal reserviert ist und daß dieses Signal an den Prozessor, d. h. den zentralen Verarbeitungsteil (10,11), geleitet wird.

5. Datenverarbeitungsanlage nach Anspruch 4, dadurch gekennzeichnet, daß die Signale an den Ausgängen (Kanal 1, Kanal 2, Kanal 3) durch die als eine Mehrzahl von bistabilen Einheiten (58, 60, 62) ausgestalteten Aktivitätsindikatoren erzeugt werden, daß diese Einheiten eingestellt werden, wenn ein geeignetes Zeichen durch die gemeinsame Verteilerleitung (54; FOl bis F 06, FDD, FKK, FPP, FGG, FFF) übertragen wird und die durch ein Signal zurückgestellt werden, das auf der gemeinsamen Verteilerleitung (54; FR1, FR 2, FR 3) auftritt, wenn der Kanal freigegeben werden soll, wie z. B. am Ende einer Dateninformationsübertragung.

6. Datenverarbeitungsanlage nach einem der Ansprüche 3, 4 und 5, dadurch gekennzeichnet, daß die regulären Kanäle sich mit Hilfskanälen abwechseln, die den Peripheriegeräten zugeordnet werden können, für die eine weniger schnelle Informationsübertragung erforderlich ist.

7. Datenverarbeitungsanlage nach Anspruch 6, dadurch gekennzeichnet, daß die entsprechend zugeordneten Hilfskanäle vorübergehend als reguläre Kanäle benutzt werden können, wenn sie von den ihnen zugeordneten Peripheriegeräten nicht benötigt werden, oder daß diese Hilfskanäle von dem zentralen Verarbeitungsteil benutzt werden können, wenn sie als reguläre Kanäle nicht benötigt werden.

8. Datenverarbeitungsanlage nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß jedem Kanal eine Mehrzahl von Zusatzkanälen zugeordnet ist, in denen Informationen mit niedrigerer Geschwindigkeit oder mehrfach niedrigerer Geschwindigkeit übertragen werden können, daß die Zusatzkanäle Peripheriegeräten zugeordnet werden können, für die eine weniger schnelle Informationsübertragung erforderlich ist, und daß jeder zugeordnete Zusatzkanal, der durch das zugeordnete Peripheriegerät zu keinem Zeitpunkt

belegt ist, vorübergehend als der entsprechende Hauptkanal benutzt werden kann.

9. Datenverarbeitungsanlage nach Anspruch 6, 7 oder 8, dadurch gekennzeichnet, daß die Hilfs- und/oder Zusatzkanäle durch einen oder mehrere mehrstufige Ringzähler (148, 149, 172, 174) dargestellt werden, die mit dem Folgesteuerkreis (56) zusammenarbeiten, daß Verknüpfungsglieder vorgesehen sind, welche die Zähler miteinander verbinden und aus an sich bekannten Bauelementen (154 bis 156 bzw. 165 bis 170 oder 180 bis 182, 188 bis 190 im Falle von Zusatzkanälen) bestehen, die auf Anforderungen durch die zugeordneten Peripheriegeräte (PDl bis PD 8) ansprechen und bewirken, daß die Verknüpfungsglieder ein Mehrbitausgangssignal liefern, das die Identität des Kanals zu dem betreffenden Zeitpunkt enthält.

10. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß jedes der Steuerkreise (CUl bis CUS) Bauelemente (112, 132) enthält, die auf Steuersignale (FOl bis F 06, FDD) ansprechen, die über die gemeinsame Verteilerleitung (54) übertragen werden, wenn sie außerdem besonders durch Signale (FOl bis F06) adressiert werden, die in bezug auf das besondere Schaltwerk gekennzeichnet sind, das die Bauelemente (112, 132) enthält, und daß diese Bauelemente an Verknüpfungsglieder (126, 146, 147) Ausgangssignale liefern, wodurch das zugeordnete Peripheriegerät (PDl bis PD 8) mit einem Kanal verbunden und vorbereitet wird, Informationen zu empfangen oder auszusenden.

11. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß jeder der Steuerkreise (CUl bis CUS) ein Bauelement (142) enthält, das die zeichenweise Übertragung von Informationen zwischen der Verteilerleitung (54, F51 bis F56, FOl bis F 06) und dem zugeordneten Peripheriegerät (PDl bis PD 8) in Übereinstimmung mit Signalen steuert, die vom zugeordneten Peripheriegerät kommen, und zwar während des Zyklus, der unmittelbar vor dem Unterintervall liegt, währenddessen das Zeichen übertragen wird.

12. Datenverarbeitungsanlage nach Anspruch 5 oder einem auf diesen rückbezogenen Anspruch und Anspruch 11, dadurch gekennzeichnet, daß das Bauelement (142) am Ende der Informationsübertragung, was aus den vom zugeordneten Peripheriegerät (PDl bis PD 8) kommenden Daten festgestellt wird, ein Signal auf Leitungen (Fi? 1, FRZ, FR3) liefert, das den Steuerkreis (CUl bis CUS) und den zugeordneten Aktivitätsindikator (58, 60, 62), der den dem Betrieb zugeordneten Kanal anzeigte, zurückstellt und das an den zentralen Verarbeitungsteil (10, 11) übertragen wird, so daß sowohl der zugeordnete Kanal als auch das zugeordnete Peripheriegerät freigegeben werden.