JP3188563B2 - マルチプレクサ - Google Patents
マルチプレクサInfo
- Publication number
- JP3188563B2 JP3188563B2 JP20620993A JP20620993A JP3188563B2 JP 3188563 B2 JP3188563 B2 JP 3188563B2 JP 20620993 A JP20620993 A JP 20620993A JP 20620993 A JP20620993 A JP 20620993A JP 3188563 B2 JP3188563 B2 JP 3188563B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- signal
- memory
- module
- multiplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 13
- 210000002784 stomach Anatomy 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、独立して動作する複数
個のソースモジュールからのソース信号がマルチプレク
スモジュールへ伝送され、前記ソース信号は所定の形式
で統合されてマルチプレクス信号を形成する形式の、少
なくとも２つのソース信号を統合して１つのマルチプレ
クス信号を形成する装置を含むマルチプレクサに関す
る。
個のソースモジュールからのソース信号がマルチプレク
スモジュールへ伝送され、前記ソース信号は所定の形式
で統合されてマルチプレクス信号を形成する形式の、少
なくとも２つのソース信号を統合して１つのマルチプレ
クス信号を形成する装置を含むマルチプレクサに関す
る。
【０００２】上記の形式のマルチプレクサは、ヨーロッ
パ特許出願第４６０８３５号公報により公知である。
パ特許出願第４６０８３５号公報により公知である。
【０００３】
【従来の技術】複数個のソース信号を統合して１つのマ
ルチプレクス信号にする場合、ソース信号の位相を同期
させ、目標周波数へ変換し、統合して１つの所定のシー
ケンスを形成しなければならない。この問題は、たとえ
ば同期ディジタルハイアラーキにおいて生じる。このよ
うな対象の場合には、ソース信号を供給するソースモジ
ュールが互いに無関係に動作し、それらの出力信号を別
のモジュールにおいて統合して１つのマルチプレクス信
号を形成しなければならないことから、実現がなおいっ
そう難しくなることもある。従来の技術によればこのよ
うな対象の場合には一般的に、複数個のモジュールのう
ちの１つ−通常はマルチプレクスモジュール−をその他
のモジュールのマスタとして構成し他のモジュールを制
御するようにしたマスタ−スレーブ方式による手法を用
いて解決している。
ルチプレクス信号にする場合、ソース信号の位相を同期
させ、目標周波数へ変換し、統合して１つの所定のシー
ケンスを形成しなければならない。この問題は、たとえ
ば同期ディジタルハイアラーキにおいて生じる。このよ
うな対象の場合には、ソース信号を供給するソースモジ
ュールが互いに無関係に動作し、それらの出力信号を別
のモジュールにおいて統合して１つのマルチプレクス信
号を形成しなければならないことから、実現がなおいっ
そう難しくなることもある。従来の技術によればこのよ
うな対象の場合には一般的に、複数個のモジュールのう
ちの１つ−通常はマルチプレクスモジュール−をその他
のモジュールのマスタとして構成し他のモジュールを制
御するようにしたマスタ−スレーブ方式による手法を用
いて解決している。
【０００４】
【発明が解決しようとする課題】本発明の課題は、冒頭
で述べた形式のマルチプレクサにおいて、複数個のソー
ス信号を統合する問題をマスタを用いることなく解決す
ることにある。
で述べた形式のマルチプレクサにおいて、複数個のソー
ス信号を統合する問題をマスタを用いることなく解決す
ることにある。
【０００５】
【課題を解決するための手段】本発明によればこの課題
は、各ソースモジュールは、少なくとも１つのメモリと
書き込みカウンタと読み出しカウンタとを有しており、
前記カウンタは、互いに独立して動作するように構成さ
れていて、データがメモリへ書き込まれ該メモリから読
み出される際にアドレスを発生し、前記の装置は、フレ
ーム構造のソース信号を１つの新たなフレーム開始時点
においてメモリの所定の初期アドレスから記憶しマーキ
ングビットを用いてフレーム終端部のメモリアドレスを
マークする手段と、マルチプレクスモジュールにより供
給されるクロック信号に依存してソースモジュールのメ
モリからソース信号を読み出し該ソース信号をマルチプ
レクスモジュールへ伝送する手段とを有しており、各ソ
ースモジュールは、マークされたアドレスが１つのフレ
ームの読み出し中に読み出された後でリセット信号を供
給するように構成されており、前記の装置は、リセット
信号が消滅すると、すべてのソースモジュールの読み出
しカウンタを所定の初期アドレスにセットするように構
成されていることにより解決される。
は、各ソースモジュールは、少なくとも１つのメモリと
書き込みカウンタと読み出しカウンタとを有しており、
前記カウンタは、互いに独立して動作するように構成さ
れていて、データがメモリへ書き込まれ該メモリから読
み出される際にアドレスを発生し、前記の装置は、フレ
ーム構造のソース信号を１つの新たなフレーム開始時点
においてメモリの所定の初期アドレスから記憶しマーキ
ングビットを用いてフレーム終端部のメモリアドレスを
マークする手段と、マルチプレクスモジュールにより供
給されるクロック信号に依存してソースモジュールのメ
モリからソース信号を読み出し該ソース信号をマルチプ
レクスモジュールへ伝送する手段とを有しており、各ソ
ースモジュールは、マークされたアドレスが１つのフレ
ームの読み出し中に読み出された後でリセット信号を供
給するように構成されており、前記の装置は、リセット
信号が消滅すると、すべてのソースモジュールの読み出
しカウンタを所定の初期アドレスにセットするように構
成されていることにより解決される。
【０００６】
【発明の構成および利点】互いに独立して動作する複数
個のソースモジュールは、それぞれ１つの書き込みカウ
ンタと読み出しカウンタを有している。各ソースモジュ
ールの書き込みカウンタは、ソースモジュールの入力信
号つまり元のソース信号に対してクロックにより制御さ
れている。たとえば同期ディジタルハイアラーキ信号と
することのできるこれらの信号は、互いに同期されてい
なくてよい。１つのソースモジュール内では、書き込み
カウンタと読み出しカウンタも互いに無関係に動作す
る。
個のソースモジュールは、それぞれ１つの書き込みカウ
ンタと読み出しカウンタを有している。各ソースモジュ
ールの書き込みカウンタは、ソースモジュールの入力信
号つまり元のソース信号に対してクロックにより制御さ
れている。たとえば同期ディジタルハイアラーキ信号と
することのできるこれらの信号は、互いに同期されてい
なくてよい。１つのソースモジュール内では、書き込み
カウンタと読み出しカウンタも互いに無関係に動作す
る。
【０００７】ソース信号は、極めて特殊な手法で各ソー
スモジュールのメモリに書き込まれ、これによりソース
信号の構造に応じて、たとえば同期ディジタルハイアラ
ーキの場合にはフレーム構造に応じて書き込むことがで
きる。
スモジュールのメモリに書き込まれ、これによりソース
信号の構造に応じて、たとえば同期ディジタルハイアラ
ーキの場合にはフレーム構造に応じて書き込むことがで
きる。
【０００８】それぞれ新たなフレームの開始時点におい
て、後続のフレームはメモリの所定の初期アドレスから
記憶されていく。フレーム終端部またはメモリ内の相応
のメモリアドレスは、マーキングビットによりマークさ
れる。したがって、メモリのいずれの領域に１つのフレ
ームが記憶されているかは常に明らかである。いずれに
せよ初期アドレスは固定されている。最終アドレスがマ
ーキングビットにより指示される。
て、後続のフレームはメモリの所定の初期アドレスから
記憶されていく。フレーム終端部またはメモリ内の相応
のメモリアドレスは、マーキングビットによりマークさ
れる。したがって、メモリのいずれの領域に１つのフレ
ームが記憶されているかは常に明らかである。いずれに
せよ初期アドレスは固定されている。最終アドレスがマ
ーキングビットにより指示される。
【０００９】ソースモジュールのメモリからソース信号
を読み出す場合、データがメモリから読み出される際に
ソースモジュールの読み出しカウンタがいずれの値の範
囲に及んでいるかは明らかである。
を読み出す場合、データがメモリから読み出される際に
ソースモジュールの読み出しカウンタがいずれの値の範
囲に及んでいるかは明らかである。
【００１０】マルチプレクスモジュールにより供給され
るクロック信号に依存して、ソースモジュールのメモリ
から信号が読み出される。したがってこの読み出しプロ
セスは、いずれのソースモジュールにおいても書き込み
プロセスのクロックには依存しない。
るクロック信号に依存して、ソースモジュールのメモリ
から信号が読み出される。したがってこの読み出しプロ
セスは、いずれのソースモジュールにおいても書き込み
プロセスのクロックには依存しない。
【００１１】単一のソースモジュールおよびそのメモリ
において行われる読み出しプロセスを適切な方法で実現
するために、マークされたアドレスに読み出し中に達し
た各ソースモジュールは、リセット信号を供給する。こ
のリセット信号は、それを発生したソースモジュールに
おいても、他のすべてのソースモジュールにおいても、
ソースモジュールの読み出しカウンタを所定の初期アド
レスにセットする目的で用いられる。
において行われる読み出しプロセスを適切な方法で実現
するために、マークされたアドレスに読み出し中に達し
た各ソースモジュールは、リセット信号を供給する。こ
のリセット信号は、それを発生したソースモジュールに
おいても、他のすべてのソースモジュールにおいても、
ソースモジュールの読み出しカウンタを所定の初期アド
レスにセットする目的で用いられる。
【００１２】この手法により、ソース信号の位相のずれ
が補償され、しかも種々異なる伝送周波数への適応化が
行われ、さらに同期はずれの自動的な監視が実現される
ようになる。さらに、装置が作動し始めたときに自動的
な初期化が達成される。これらの利点は詳細には、すで
に１つのソースモジュール内でマーキングビットに到っ
たときに、すべてのソースモジュールをリセットするこ
とによりソースモジュールがいわば強制的に同期される
ことにより達成される。同じことは、カウンタが基本的
にいかなる位置であってもかまわないような初期化にも
あてはまる。すなわち、複数個のソースモジュールのう
ちの最初の読み出しカウンタが最終アドレスに達する
と、すべてのモジュールおよびその読み出しカウンタは
その初期アドレスにリセットされる。
が補償され、しかも種々異なる伝送周波数への適応化が
行われ、さらに同期はずれの自動的な監視が実現される
ようになる。さらに、装置が作動し始めたときに自動的
な初期化が達成される。これらの利点は詳細には、すで
に１つのソースモジュール内でマーキングビットに到っ
たときに、すべてのソースモジュールをリセットするこ
とによりソースモジュールがいわば強制的に同期される
ことにより達成される。同じことは、カウンタが基本的
にいかなる位置であってもかまわないような初期化にも
あてはまる。すなわち、複数個のソースモジュールのう
ちの最初の読み出しカウンタが最終アドレスに達する
と、すべてのモジュールおよびその読み出しカウンタは
その初期アドレスにリセットされる。
【００１３】本発明の実施例によれば、ソースモジュー
ルは、メモリがこのメモリに関連するソース信号の少な
くとも１つのフレームを収容できるようなメモリ容量を
有する。
ルは、メモリがこのメモリに関連するソース信号の少な
くとも１つのフレームを収容できるようなメモリ容量を
有する。
【００１４】ソース信号の１つのフレームを所定の初期
アドレスでそのフレーム開始点から書き込むことは、１
つのフレームをカバーするようなサイズのメモリを有す
るように構成することによって簡単にすることができ
る。このフレームの終端部に達した場合、次のアドレス
が再び所定の初期アドレスになることが常に保証され
る。ＦＩＦＯのメモリも、有利には１つのフレームの整
数倍を記憶できるいっそう大きい容量のものでもよい。
アドレスでそのフレーム開始点から書き込むことは、１
つのフレームをカバーするようなサイズのメモリを有す
るように構成することによって簡単にすることができ
る。このフレームの終端部に達した場合、次のアドレス
が再び所定の初期アドレスになることが常に保証され
る。ＦＩＦＯのメモリも、有利には１つのフレームの整
数倍を記憶できるいっそう大きい容量のものでもよい。
【００１５】信号ソースモジュールからの読み出しプロ
セスは、有利には次のようにして制御できる。すなわ
ち、マルチプレクスモジュールは、各ソースモジュール
のためのリリース信号を別個に発生し、データ読み出し
プロセスならびにソースモジュールからマルチプレクス
モジュールへのデータ伝送プロセスを付加的に制御する
ように構成されている。
セスは、有利には次のようにして制御できる。すなわ
ち、マルチプレクスモジュールは、各ソースモジュール
のためのリリース信号を別個に発生し、データ読み出し
プロセスならびにソースモジュールからマルチプレクス
モジュールへのデータ伝送プロセスを付加的に制御する
ように構成されている。
【００１６】本発明の別の実施例の場合、書き込みカウ
ンタの値は、読み出しカウンタが所定の初期アドレスに
セットされた時点で、各ソースモジュールにおいてチェ
ックされる。書き込みカウンタが所定のアドレス範囲に
ない場合、ソースモジュールの正しく同期された状態で
マーキングビットが書き込まれるであろう時点で、リセ
ット信号が発生される。
ンタの値は、読み出しカウンタが所定の初期アドレスに
セットされた時点で、各ソースモジュールにおいてチェ
ックされる。書き込みカウンタが所定のアドレス範囲に
ない場合、ソースモジュールの正しく同期された状態で
マーキングビットが書き込まれるであろう時点で、リセ
ット信号が発生される。
【００１７】ソースモジュールの読み出しカウンタが所
定の初期アドレスにセットされた時点で書き込みカウン
タの値が所定の範囲内になければ、エラーが生じたこと
になる。つまり同期がはずれてしまい、おそらくは送信
すべきソース信号データの一部分も失われてしまう。こ
の場合に有利であるのは、すべてのソースモジュールの
後続の同期を行い、ソースモジュールの正しい同期化の
場合にソースモジュールのメモリにマーキングビットが
書き込まれるであろう時点に達したときに、リセット信
号を発生することである。したがってこのリセットプロ
セスは、これがソースモジュールまたはその書き込みカ
ウンタの正しい同期の場合のマーキングビットにより開
始されるであろう時点で、強制的に行われる。
定の初期アドレスにセットされた時点で書き込みカウン
タの値が所定の範囲内になければ、エラーが生じたこと
になる。つまり同期がはずれてしまい、おそらくは送信
すべきソース信号データの一部分も失われてしまう。こ
の場合に有利であるのは、すべてのソースモジュールの
後続の同期を行い、ソースモジュールの正しい同期化の
場合にソースモジュールのメモリにマーキングビットが
書き込まれるであろう時点に達したときに、リセット信
号を発生することである。したがってこのリセットプロ
セスは、これがソースモジュールまたはその書き込みカ
ウンタの正しい同期の場合のマーキングビットにより開
始されるであろう時点で、強制的に行われる。
【００１８】本発明の別の実施例によれば、メモリは有
利には先入れ先出しメモリ（ＦＩＦＯ）である。データ
は周期的に書き込まれ読み出されることから、このメモ
リ構成はとりわけ有利である。
利には先入れ先出しメモリ（ＦＩＦＯ）である。データ
は周期的に書き込まれ読み出されることから、このメモ
リ構成はとりわけ有利である。
【００１９】本発明によるマルチプレクサは、有利には
同期ディジタルハイアラーキ信号のために利用できる。
本発明の別の実施例によれば、マルチプレクス信号はた
とえば、同期ディジタルハイアラーキのＳＴＭ−１信号
とすることができる。ソース信号は、統合されてＳＴＭ
−１マルチプレクス信号となる同期ディジタルハイアラ
ーキのＴＵＧ−２信号またはＴＵＧ−３信号とすること
ができる。
同期ディジタルハイアラーキ信号のために利用できる。
本発明の別の実施例によれば、マルチプレクス信号はた
とえば、同期ディジタルハイアラーキのＳＴＭ−１信号
とすることができる。ソース信号は、統合されてＳＴＭ
−１マルチプレクス信号となる同期ディジタルハイアラ
ーキのＴＵＧ−２信号またはＴＵＧ−３信号とすること
ができる。
【００２０】次に、実施例に基づき本発明のこれらの構
成ならびに別の態様を詳細に説明する。
成ならびに別の態様を詳細に説明する。
【００２１】
【実施例の説明】図１に示されておりたとえば同期ディ
ジタルハイアラーキの信号に適している装置は、３つの
ソースモジュール１、２、３と１つのマルチプレクスモ
ジュール４を有している。
ジタルハイアラーキの信号に適している装置は、３つの
ソースモジュール１、２、３と１つのマルチプレクスモ
ジュール４を有している。
【００２２】ソースモジュール１はデータ信号Ｄ１を受
信し、この信号はソースモジュール１内部において書き
込みロジック１２へ供給される。特に有利にはこの書き
込みロジックは、図示されていない書き込みカウンタを
有する。書き込みロジック１２は、書き込み制御信号Ｒ
Ｗ１に依存してメモリ１１へデータＤ１を書き込むプロ
セスを制御する。
信し、この信号はソースモジュール１内部において書き
込みロジック１２へ供給される。特に有利にはこの書き
込みロジックは、図示されていない書き込みカウンタを
有する。書き込みロジック１２は、書き込み制御信号Ｒ
Ｗ１に依存してメモリ１１へデータＤ１を書き込むプロ
セスを制御する。
【００２３】さらに詳細には、ソースモジュール１のメ
モリ１１として先入れ先出しメモリ（ＦＩＦＯ）を用い
ることができ、そのメモリ容量は少なくとも、ソース信
号Ｄ１の１つのフレームを正確に収容できるように設定
することができる。
モリ１１として先入れ先出しメモリ（ＦＩＦＯ）を用い
ることができ、そのメモリ容量は少なくとも、ソース信
号Ｄ１の１つのフレームを正確に収容できるように設定
することができる。
【００２４】さらにソースモジュール１は読み出しロジ
ック１３も有しており、特に有利にはこの読み出しロジ
ックは、図１には示されていない読み出しカウンタを有
する。
ック１３も有しており、特に有利にはこの読み出しロジ
ックは、図１には示されていない読み出しカウンタを有
する。
【００２５】メモリ１１からデータを読み出すプロセス
は、詳細にはクロック信号ＣＬＫＢとリリース信号ＰＥ
１により制御され、これらの信号は両方とも、マルチプ
レクスモジュール４により供給される。
は、詳細にはクロック信号ＣＬＫＢとリリース信号ＰＥ
１により制御され、これらの信号は両方とも、マルチプ
レクスモジュール４により供給される。
【００２６】ソース信号データＤ１がメモリ１１に書き
込まれる際、ソース信号Ｄ１の新たな１つのフレームは
常に、そのような新たな１つのフレームの開始点におい
てメモリの所定の初期アドレスから記憶されていく。フ
レーム終端に到るまで順次、後続のバイトが記憶されて
いく。このアドレスは、メモリ１１内においてマーキン
グビットによりマークされる。このため最初に、１つの
フレームが所定の初期アドレスからメモリに記憶される
ようになる。
込まれる際、ソース信号Ｄ１の新たな１つのフレームは
常に、そのような新たな１つのフレームの開始点におい
てメモリの所定の初期アドレスから記憶されていく。フ
レーム終端に到るまで順次、後続のバイトが記憶されて
いく。このアドレスは、メモリ１１内においてマーキン
グビットによりマークされる。このため最初に、１つの
フレームが所定の初期アドレスからメモリに記憶される
ようになる。
【００２７】したがって、読み出しプロセス中、１つの
新たなフレームがメモリ１１においていずれのアドレス
から記憶されているかは明らかである。読み出しプロセ
ス中、フレーム終端に到達し、マーキングビットが検出
されると、読み出しロジック１３は相応の信号Ｒ１を供
給する。このリセット信号は、ソースモジュール１の読
み出しロジック１３内部の読み出しカウンタと、その他
のソースモジュールの読み出しカウンタを両方とも、マ
ークされた初期アドレスにリセットするために用いられ
る。これにより、複数個のソースモジュールの読み出し
カウンタのうちの１つがマーキングビットに達するとき
にはいつも、複数個のソースモジュールのすべての読み
出しカウンタが順次、その初期値にリセットされるよう
になる。
新たなフレームがメモリ１１においていずれのアドレス
から記憶されているかは明らかである。読み出しプロセ
ス中、フレーム終端に到達し、マーキングビットが検出
されると、読み出しロジック１３は相応の信号Ｒ１を供
給する。このリセット信号は、ソースモジュール１の読
み出しロジック１３内部の読み出しカウンタと、その他
のソースモジュールの読み出しカウンタを両方とも、マ
ークされた初期アドレスにリセットするために用いられ
る。これにより、複数個のソースモジュールの読み出し
カウンタのうちの１つがマーキングビットに達するとき
にはいつも、複数個のソースモジュールのすべての読み
出しカウンタが順次、その初期値にリセットされるよう
になる。
【００２８】図１に示された構成の場合、ソースモジュ
ール１内部におけるすべてのソースモジュールからのこ
れらリセット信号は、ＯＲゲート１４へ供給され、この
ＯＲゲートの出力信号は読み出しロジック１３へ供給さ
れる。
ール１内部におけるすべてのソースモジュールからのこ
れらリセット信号は、ＯＲゲート１４へ供給され、この
ＯＲゲートの出力信号は読み出しロジック１３へ供給さ
れる。
【００２９】ソースモジュール２および３はソースモジ
ュール１と同じ構成を有する。詳細には、ソースモジュ
ール２はリセット信号Ｒ２を発生し、ソースモジュール
３はリセット信号Ｒ３を発生する。各モジュールにおけ
るリセット信号Ｒ１、Ｒ２、Ｒ３はそれぞれＯＲゲート
１４、２４、３４へ供給され、それらのゲートの出力信
号はリセット信号ＲＥＳとして、ソースモジュールの読
み出しロジック内部の個々の読み出しカウンタへ供給さ
れる。
ュール１と同じ構成を有する。詳細には、ソースモジュ
ール２はリセット信号Ｒ２を発生し、ソースモジュール
３はリセット信号Ｒ３を発生する。各モジュールにおけ
るリセット信号Ｒ１、Ｒ２、Ｒ３はそれぞれＯＲゲート
１４、２４、３４へ供給され、それらのゲートの出力信
号はリセット信号ＲＥＳとして、ソースモジュールの読
み出しロジック内部の個々の読み出しカウンタへ供給さ
れる。
【００３０】ソースモジュール１、２、３のメモリ１
１、２１、３１からマルチプレクスモジュール４へ伝送
されるデータは、図１においてそれぞれＤＢ１、ＤＢ
２、ＤＢ３として表わされている。読み出しプロセスの
ためにマルチプレクスモジュール４は、すべてのソース
モジュール１、２、３に対し共通に発生されるクロック
信号ＣＬＫＢを供給する。しかし、リリース信号ＰＥ
１、ＰＥ２、ＰＥ３は各ソースモジュールに対し別個に
発生される。前述のリセット信号Ｒ１、Ｒ２、Ｒ３はマ
ルチプレクスモジュール４へも供給され、これによりこ
のモジュールはリセットプロセスにしたがって応答する
ことができ、詳細には読み出しプロセスに適応化可能で
ある。
１、２１、３１からマルチプレクスモジュール４へ伝送
されるデータは、図１においてそれぞれＤＢ１、ＤＢ
２、ＤＢ３として表わされている。読み出しプロセスの
ためにマルチプレクスモジュール４は、すべてのソース
モジュール１、２、３に対し共通に発生されるクロック
信号ＣＬＫＢを供給する。しかし、リリース信号ＰＥ
１、ＰＥ２、ＰＥ３は各ソースモジュールに対し別個に
発生される。前述のリセット信号Ｒ１、Ｒ２、Ｒ３はマ
ルチプレクスモジュール４へも供給され、これによりこ
のモジュールはリセットプロセスにしたがって応答する
ことができ、詳細には読み出しプロセスに適応化可能で
ある。
【００３１】たとえばクロック信号ＣＬＫＢを得るため
に分周することのできるクロック信号ＣＬＫＡは、外部
からマルチプレクスモジュール４へ供給される。
に分周することのできるクロック信号ＣＬＫＡは、外部
からマルチプレクスモジュール４へ供給される。
【００３２】マルチプレクスモジュール４は、この図面
では同期ディジタルハイアラーキの信号ＳＴＭ−１とし
て表わされているマルチプレクス信号を供給する。ソー
ス信号Ｄ１、Ｄ２、Ｄ３も同期ディジタルハイアラーキ
信号とすることができ、詳細には、統合されて１つのマ
ルチプレクス信号ＳＴＭ−１となるＴＵＧ−２信号また
はＴＵＧ−３信号とすることができる。
では同期ディジタルハイアラーキの信号ＳＴＭ−１とし
て表わされているマルチプレクス信号を供給する。ソー
ス信号Ｄ１、Ｄ２、Ｄ３も同期ディジタルハイアラーキ
信号とすることができ、詳細には、統合されて１つのマ
ルチプレクス信号ＳＴＭ−１となるＴＵＧ−２信号また
はＴＵＧ−３信号とすることができる。
【００３３】次に、図２および図３を参照してソースモ
ジュール１、２または３のうちの１つからマルチプレク
スモジュール４へのデータ伝送プロセスを詳細に説明す
る。
ジュール１、２または３のうちの１つからマルチプレク
スモジュール４へのデータ伝送プロセスを詳細に説明す
る。
【００３４】図２には、１つの波形曲線がクロック信号
ＣＬＫＡの時間の関数として示されている。この波形曲
線はマルチプレクスモジュール４において分周され、第
２の特性曲線として示されているクロック信号ＣＬＫＢ
となり、このクロック信号は各ソースモジュール１、
２、３へ供給される。
ＣＬＫＡの時間の関数として示されている。この波形曲
線はマルチプレクスモジュール４において分周され、第
２の特性曲線として示されているクロック信号ＣＬＫＢ
となり、このクロック信号は各ソースモジュール１、
２、３へ供給される。
【００３５】図２中の第３の波形曲線によりリリース信
号ＰＥ１が示されており、この信号は、マルチプレクス
モジュール４によりソースモジュール１へ供給される。
リリース信号ＰＥ１の低レベルから高レベルへの側縁が
クロック信号ＣＬＫＢの低レベル状態中に発生した後、
マルチプレクスモジュール４は、クロック信号ＣＬＫＢ
の次の低レベルから高レベルへの側縁が現われたとき
に、当該ソースモジュール−この場合にはソースモジュ
ール１−に対し新たなデータシーケンスを要求する。そ
のためこの時点より前に、図２ではリリース信号ＰＥ１
の低レベルから高レベルへの側縁発生後のクロック信号
ＣＬＫＡのほぼ２つめのクロックのところで、ソースモ
ジュール１は新たなデータシーケンスを図１のデータバ
スＤＢ１へ供給している。これは、図２中の第４の線図
ＤＢ１におけるＤＡＴＡ’Ａ’として表わされている。
クロック信号ＣＬＫＢの低レベルから高レベルへの側縁
が発生すると、これらのデータはマルチプレクスモジュ
ール４内へ引き渡される。これは図２中の第５の線図Ｄ
Ｂ４として示されている。この後に続いてもはやデータ
シーケンスを伝送する必要がなければ、マルチプレクス
モジュール４は、ＰＥ１信号の低レベルから高レベルへ
の側縁発生後、信号ＣＬＫＢのほぼ１つのクロックサイ
クルの後に、つまりデータシーケンスがＤＢ１へ供給さ
れた後、信号ＣＬＫＢの次の高レベルから低レベルへの
変化にほぼ続いて、信号をその低レベル状態に再びセッ
トする。
号ＰＥ１が示されており、この信号は、マルチプレクス
モジュール４によりソースモジュール１へ供給される。
リリース信号ＰＥ１の低レベルから高レベルへの側縁が
クロック信号ＣＬＫＢの低レベル状態中に発生した後、
マルチプレクスモジュール４は、クロック信号ＣＬＫＢ
の次の低レベルから高レベルへの側縁が現われたとき
に、当該ソースモジュール−この場合にはソースモジュ
ール１−に対し新たなデータシーケンスを要求する。そ
のためこの時点より前に、図２ではリリース信号ＰＥ１
の低レベルから高レベルへの側縁発生後のクロック信号
ＣＬＫＡのほぼ２つめのクロックのところで、ソースモ
ジュール１は新たなデータシーケンスを図１のデータバ
スＤＢ１へ供給している。これは、図２中の第４の線図
ＤＢ１におけるＤＡＴＡ’Ａ’として表わされている。
クロック信号ＣＬＫＢの低レベルから高レベルへの側縁
が発生すると、これらのデータはマルチプレクスモジュ
ール４内へ引き渡される。これは図２中の第５の線図Ｄ
Ｂ４として示されている。この後に続いてもはやデータ
シーケンスを伝送する必要がなければ、マルチプレクス
モジュール４は、ＰＥ１信号の低レベルから高レベルへ
の側縁発生後、信号ＣＬＫＢのほぼ１つのクロックサイ
クルの後に、つまりデータシーケンスがＤＢ１へ供給さ
れた後、信号ＣＬＫＢの次の高レベルから低レベルへの
変化にほぼ続いて、信号をその低レベル状態に再びセッ
トする。
【００３６】図２には、ソースモジュール１からマルチ
プレクスモジュール４へのただ１つのデータシーケンス
の伝送が示されている。
プレクスモジュール４へのただ１つのデータシーケンス
の伝送が示されている。
【００３７】図３には、連続的に伝送される複数個のデ
ータシーケンスのための相応の伝送が示されている。図
３においてこれらのデータシーケンスは、ＤＡＴＡ’
Ａ’およびＤＡＴＡ’Ｂ’として表わされている。
ータシーケンスのための相応の伝送が示されている。図
３においてこれらのデータシーケンスは、ＤＡＴＡ’
Ａ’およびＤＡＴＡ’Ｂ’として表わされている。
【００３８】図３の場合、第１のデータシーケンスＡ
は、図２の場合と同じようにして伝送される。しかし、
第１のデータシーケンスＡの伝送後、リリース信号ＰＥ
１はその高レベル状態を保持する。このことによりソー
スモジュール１に対し、続いてさらに１つのデータシー
ケンスを伝送すべきであることをシグナリングする。こ
のデータシーケンスは、クロック信号ＣＬＫＢの次の高
レベルから低レベルへの側縁発生後、信号ＣＬＫＡのほ
ぼ２つめのクロックのところで利用可能になり、クロッ
クＣＬＫＢの次の低レベルから高レベルへの側縁のとこ
ろでマルチプレクスモジュール４に引き渡される。この
データシーケンスは、図３においてＤＡＴＡ’Ｂ’とし
て表わされている。
は、図２の場合と同じようにして伝送される。しかし、
第１のデータシーケンスＡの伝送後、リリース信号ＰＥ
１はその高レベル状態を保持する。このことによりソー
スモジュール１に対し、続いてさらに１つのデータシー
ケンスを伝送すべきであることをシグナリングする。こ
のデータシーケンスは、クロック信号ＣＬＫＢの次の高
レベルから低レベルへの側縁発生後、信号ＣＬＫＡのほ
ぼ２つめのクロックのところで利用可能になり、クロッ
クＣＬＫＢの次の低レベルから高レベルへの側縁のとこ
ろでマルチプレクスモジュール４に引き渡される。この
データシーケンスは、図３においてＤＡＴＡ’Ｂ’とし
て表わされている。
【００３９】図３によれば、さらに別のデータシーケン
スの連続的な伝送は、１つのデータシーケンスの伝送
後、クロック信号ＣＬＫＢの高レベルから低レベルへの
変化の後、リリース信号ＰＥ１が再び低レベルへ変化す
る−これによりソースモジュールに対しデータ伝送の終
了したことがシグナリングされる−まで続けられる。
スの連続的な伝送は、１つのデータシーケンスの伝送
後、クロック信号ＣＬＫＢの高レベルから低レベルへの
変化の後、リリース信号ＰＥ１が再び低レベルへ変化す
る−これによりソースモジュールに対しデータ伝送の終
了したことがシグナリングされる−まで続けられる。
【００４０】図２または図３によるデータを伝送する場
合、いずれのデータシーケンスが重要であるかを、たと
えば伝送される信号の１つのフレーム内のいずれのバイ
トが重要であるかを、マルチプレクスモジュールは常に
識別している。その理由は、ソースモジュールは所定の
方式でリセットされているからであり、信号Ｒ１〜Ｒ３
を介したこのリセットプロセスも、マルチプレクスモジ
ュール４が識別しているからである。したがってこの時
点から、ソースモジュールの各読み出しカウンタがいず
れの位置をとっているかを、つまりいずれのデータシー
ケンスが伝送されているかも、マルチプレクスモジュー
ル４は識別している。たとえば図２および図３の実例に
より示したソースモジュール１とマルチプレクスモジュ
ール４との間のデータ伝送は、リリース信号ＰＥ１、Ｐ
Ｅ２およびＰＥ３をマルチプレクスモジュール４の個々
のソースモジュールに対しそれぞれ別個に発生するかぎ
り、ソースモジュール２とマルチプレクスモジュール４
との間でも、さらにソースモジュール３とマルチプレク
スモジュール４の間でも、相応の手法により行われる。
このようにマルチプレクスモジュール４はデータシーケ
ンスを、マルチプレクス信号を形成する目的でこれらの
シーケンスを要求することにより、正確に呼び出すこと
ができる。
合、いずれのデータシーケンスが重要であるかを、たと
えば伝送される信号の１つのフレーム内のいずれのバイ
トが重要であるかを、マルチプレクスモジュールは常に
識別している。その理由は、ソースモジュールは所定の
方式でリセットされているからであり、信号Ｒ１〜Ｒ３
を介したこのリセットプロセスも、マルチプレクスモジ
ュール４が識別しているからである。したがってこの時
点から、ソースモジュールの各読み出しカウンタがいず
れの位置をとっているかを、つまりいずれのデータシー
ケンスが伝送されているかも、マルチプレクスモジュー
ル４は識別している。たとえば図２および図３の実例に
より示したソースモジュール１とマルチプレクスモジュ
ール４との間のデータ伝送は、リリース信号ＰＥ１、Ｐ
Ｅ２およびＰＥ３をマルチプレクスモジュール４の個々
のソースモジュールに対しそれぞれ別個に発生するかぎ
り、ソースモジュール２とマルチプレクスモジュール４
との間でも、さらにソースモジュール３とマルチプレク
スモジュール４の間でも、相応の手法により行われる。
このようにマルチプレクスモジュール４はデータシーケ
ンスを、マルチプレクス信号を形成する目的でこれらの
シーケンスを要求することにより、正確に呼び出すこと
ができる。
【００４１】図４には、同期ディジタルハイアラーキの
信号ＴＵ−３の１つのフレームが図示されている。この
信号はたとえば、ソース信号Ｄ１、Ｄ２またはＤ３のう
ちの１つとすることができる。図４において斜線の付さ
れたＴＵ−３信号のバイトは、有効なロードを有するバ
イトであって、それらのバイトはソースモジュールの個
々のメモリ１１、２１または３１へ書き込まれる。１つ
のフレーム内で伝送されるこの有効な信号の最初のバイ
トは、個々のメモリ１１、２１または３１の所定の初期
アドレスのところに書き込まれる。番号８０９を有し図
４においてＬＢの付された最終バイトに到ると、マーキ
ングビットがメモリに書き込まれる。既述のように、こ
のマーキングビットは、読み出しプロセス中、すべての
ソースモジュールの読み出しカウンタを引き続いてリセ
ットするために用いられる。
信号ＴＵ−３の１つのフレームが図示されている。この
信号はたとえば、ソース信号Ｄ１、Ｄ２またはＤ３のう
ちの１つとすることができる。図４において斜線の付さ
れたＴＵ−３信号のバイトは、有効なロードを有するバ
イトであって、それらのバイトはソースモジュールの個
々のメモリ１１、２１または３１へ書き込まれる。１つ
のフレーム内で伝送されるこの有効な信号の最初のバイ
トは、個々のメモリ１１、２１または３１の所定の初期
アドレスのところに書き込まれる。番号８０９を有し図
４においてＬＢの付された最終バイトに到ると、マーキ
ングビットがメモリに書き込まれる。既述のように、こ
のマーキングビットは、読み出しプロセス中、すべての
ソースモジュールの読み出しカウンタを引き続いてリセ
ットするために用いられる。
【００４２】図４に示されているＴＵ−３信号の代わり
にもちろん他の信号を、たとえばＴＵＧ−２信号を、ソ
ース信号として使用してもよい。いずれの場合でも、１
つのフレームの有効信号の最終バイトに到ったときに、
相応のマーキングビットがソース信号の記憶されている
メモリ中にセットされる。
にもちろん他の信号を、たとえばＴＵＧ−２信号を、ソ
ース信号として使用してもよい。いずれの場合でも、１
つのフレームの有効信号の最終バイトに到ったときに、
相応のマーキングビットがソース信号の記憶されている
メモリ中にセットされる。
【００４３】
【発明の効果】本発明によれば、複数個のソース信号を
統合して１つのマルチプレクス信号を形成する装置を含
むマルチプレクサにおいて、複数個のソース信号を統合
する問題をマスタを用いることなく解決することができ
る。
統合して１つのマルチプレクス信号を形成する装置を含
むマルチプレクサにおいて、複数個のソース信号を統合
する問題をマスタを用いることなく解決することができ
る。
【図１】３つのソースモジュールと１つのマルチプレク
スモジュールを有する構成を示す図である。
スモジュールを有する構成を示す図である。
【図２】１つのソースモジュールからマルチプレクスモ
ジュールへのデータ伝送に関する、図１の構成のいくつ
かの信号のタイムチャートを示す図である。
ジュールへのデータ伝送に関する、図１の構成のいくつ
かの信号のタイムチャートを示す図である。
【図３】複数個のバイトの伝送に関する、図２と類似の
タイムチャートを示す図である。
タイムチャートを示す図である。
【図４】同期ディジタルハイアラーキのソース信号ＴＵ
Ｇ−３を示す図である。
Ｇ−３を示す図である。
１，２，３ ソースモジュール ４ マルチプレクスモジュール １１，２２１，３１ メモリ １２，２２，３２ 書き込みロジック １３，２３，３３ 読み出しロジック １４，２４，３４ ＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 597084238 600 Ｍｏｕｎｔａｉｎ Ｄｒｉｖｅ, Ｍｕｒｒａｙ Ｈｉｌｌ，ＮＪ，Ｕ. Ｓ．Ａ. (72)発明者 ミヒャエル ジープケ ドイツ連邦共和国 ニュルンベルク 30 シュルトハイスアレー 53 (56)参考文献 特開 平２−177634（ＪＰ，Ａ) 特開 平２−228834（ＪＰ，Ａ) 特開 平３−297245（ＪＰ，Ａ) 特開 平４−132326（ＪＰ，Ａ) 特開 平４−98915（ＪＰ，Ａ) 特開 平４−215347（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 9/00 H04J 3/00
Claims (8)
- 【請求項１】 互いに独立して動作する複数個のソース
モジュール（１，２，３）からのソース信号がマルチプ
レクスモジュール（４）へ伝送され、前記ソース信号は
所定の形式で統合されてマルチプレクス信号を形成する
形式の、 少なくとも２つのソース信号を統合して１つのマルチプ
レクス信号を形成する装置を含むマルチプレクサにおい
て、 各ソースモジュール（１，２，３）は、少なくとも１つ
のメモリ（１１，２１，３１）と書き込みカウンタと読
み出しカウンタとを有しており、 前記カウンタは、互いに独立して動作するように構成さ
れていて、データがメモリ（１１，２１，３１）へ書き
込まれ該メモリから読み出される際にアドレスを発生
し、 前記の装置は、フレーム構造のソース信号を１つの新た
なフレーム開始時点においてメモリ（１１，２１，３
１）の所定の初期アドレスから記憶しマーキングビット
を用いてフレーム終端部のメモリアドレスをマークする
手段と、マルチプレクスモジュール（４）により供給さ
れるクロック信号に依存してソースモジュールのメモリ
（１１，２１，３１）からソース信号を読み出し該ソー
ス信号をマルチプレクスモジュールへ伝送する手段とを
有しており、 各ソースモジュールは、マークされたアドレスが１つの
フレームの読み出し中に読み出された後でリセット信号
を供給するように構成されており、 前記の装置は、リセット信号が消滅すると、すべてのソ
ースモジュールの読み出しカウンタを所定の初期アドレ
スにセットするように構成されていることを特徴とする
マルチプレクサ。 - 【請求項２】 ソースモジュール（１，２，３）は、メ
モリ（１１，２１，３１）が当該メモリに関連するソー
ス信号の少なくとも１つのフレームを収容できるような
メモリ容量を有する、請求項１記載のマルチプレクサ。 - 【請求項３】 マルチプレクスモジュールは、各ソース
モジュールに対しそれぞれ別個にリリース信号を発生
し、データ読み出しプロセスならびにソースモジュール
からマルチプレクスモジュールへのデータ伝送プロセス
を付加的に制御するように構成されている、請求項１ま
たは２記載のマルチプレクサ。 - 【請求項４】 書き込みカウンタの値は、読み出しカウ
ンタが所定の初期アドレスにセットされた時点で各ソー
スモジュール(１，２，３)においてチェックされ、書き
込みカウンタが所定のアドレス範囲内にない場合、マー
キングビットがソースモジュールの正確に同期された状
態で書き込まれるであろう時点でリセット信号が発生さ
れる、請求項１〜３のいずれか１項記載のマルチプレク
サ。 - 【請求項５】 メモリ（１１，２１，３１）は先入れ先
出しメモリ（ＦＩＦＯ）である、請求項１〜４のいずれ
か１項記載のマルチプレクサ。 - 【請求項６】 ソース信号およびマルチプレクス信号は
同期ディジタルハイアラーキ信号である、請求項１〜５
のいずれか１項記載のマルチプレクサ。 - 【請求項７】 マルチプレクス信号はＳＴＭ−１ハイア
ラーキの信号である、請求項６記載のマルチプレクサ。 - 【請求項８】 ソース信号はＴＵＧ−２またはＴＵＧ３
ハイアラーキの信号である、請求項６または７記載のマ
ルチプレクサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4227496A DE4227496A1 (de) | 1992-08-20 | 1992-08-20 | Anordnung zur Erzeugung eines Multiplexsignals |
| DE4227496.6 | 1992-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224782A JPH06224782A (ja) | 1994-08-12 |
| JP3188563B2 true JP3188563B2 (ja) | 2001-07-16 |
Family
ID=6465911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20620993A Expired - Fee Related JP3188563B2 (ja) | 1992-08-20 | 1993-08-20 | マルチプレクサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5386419A (ja) |
| EP (1) | EP0584862B1 (ja) |
| JP (1) | JP3188563B2 (ja) |
| DE (2) | DE4227496A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10000942C2 (de) * | 2000-01-12 | 2003-04-17 | Siemens Ag | Zeitmultiplex-Übertragung von Datenbits |
| JP3417476B2 (ja) | 2000-09-06 | 2003-06-16 | 日本電気株式会社 | 多入力データ同期回路 |
| WO2006015299A2 (en) * | 2004-07-30 | 2006-02-09 | Microchips, Inc. | Multi-reservoir device for transdermal drug delivery and sensing |
| WO2006026768A1 (en) * | 2004-09-01 | 2006-03-09 | Microchips, Inc. | Multi-cap reservoir devices for controlled release or exposure of reservoir contents |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2563244B2 (ja) * | 1985-01-17 | 1996-12-11 | 沖電気工業株式会社 | エラステイツクストア回路 |
| JPS61214635A (ja) * | 1985-03-20 | 1986-09-24 | Fujitsu Ltd | デ−タ伝送方式 |
| US4965794A (en) * | 1987-10-05 | 1990-10-23 | Dallas Semiconductor Corporation | Telecommunications FIFO |
| FR2659813B1 (fr) * | 1990-03-19 | 1994-06-03 | Cit Alcatel | Unite de commutation elementaire pour equipement de brassage de trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits. |
| GB9012436D0 (en) * | 1990-06-04 | 1990-07-25 | Plessey Telecomm | Sdh rejustification |
-
1992
- 1992-08-20 DE DE4227496A patent/DE4227496A1/de not_active Withdrawn
-
1993
- 1993-08-13 EP EP93202373A patent/EP0584862B1/de not_active Expired - Lifetime
- 1993-08-13 DE DE59308605T patent/DE59308605D1/de not_active Expired - Fee Related
- 1993-08-17 US US08/107,545 patent/US5386419A/en not_active Expired - Lifetime
- 1993-08-20 JP JP20620993A patent/JP3188563B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4227496A1 (de) | 1994-02-24 |
| JPH06224782A (ja) | 1994-08-12 |
| DE59308605D1 (de) | 1998-07-02 |
| EP0584862A1 (de) | 1994-03-02 |
| EP0584862B1 (de) | 1998-05-27 |
| US5386419A (en) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5666351A (en) | Method for disassembling and assembling frame structures containing pointers | |
| JPH0654901B2 (ja) | フォーマット変換制御方式 | |
| US5757871A (en) | Jitter suppression circuit for clock signals used for sending data from a synchronous transmission network to an asynchronous transmission network | |
| JPH0779210A (ja) | 伝送システム | |
| US7639673B2 (en) | Method and apparatus for SDH/SONET frame alignment | |
| JP3429307B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
| JP3694534B2 (ja) | 伝送システムおよび伝送装置 | |
| JP3188563B2 (ja) | マルチプレクサ | |
| JPH07507426A (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 | |
| EP0543327B1 (en) | A synchronous optical multiplexing system | |
| US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
| JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| JP3408634B2 (ja) | フレーム位相同期回路 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| JPH0712163B2 (ja) | 多重化マルチフレ−ム同期回路 | |
| JPH05292556A (ja) | スイッチシステムおよびスイッチング方法 | |
| JPS6144426B2 (ja) | ||
| JP3198675B2 (ja) | データレート変換装置 | |
| JP3949595B2 (ja) | ジッタ抑圧回路 | |
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JP2917583B2 (ja) | スタッフ同期回路 | |
| KR0153688B1 (ko) | 동기식 전송장치에 있어서 dram을 이용한 tu신호 정렬장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |