JP2917583B2 - スタッフ同期回路 - Google Patents
スタッフ同期回路Info
- Publication number
- JP2917583B2 JP2917583B2 JP3161192A JP16119291A JP2917583B2 JP 2917583 B2 JP2917583 B2 JP 2917583B2 JP 3161192 A JP3161192 A JP 3161192A JP 16119291 A JP16119291 A JP 16119291A JP 2917583 B2 JP2917583 B2 JP 2917583B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- order group
- circuit
- bits
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル多重伝送方式
におけるスタッフ同期回路に関する。
におけるスタッフ同期回路に関する。
【０００２】
【従来の技術】従来のディジタル通信方式におけるスタ
ッフ同期回路について、図２のブロック図を参照して説
明する。
ッフ同期回路について、図２のブロック図を参照して説
明する。
【０００３】スタッフ同期回路は、Ｎ（Ｎは１以上の自
然数）個の低次群信号Ｄ２１を１つの高次群信号Ｄ２２
に多重化する回路である。低次群信号Ｄ２１のクロック
である低次群クロックＣ２１はｍ（ｍはＮ以下の自然
数）分周回路２２に入力され、ｍ分周回路２２は、低次
群クロックＣ２１がｍ分周された、ｍ相の書込みクロッ
クＭ２１を発生する。一方、フレームカウンタ回路２５
は、高次群信号Ｄ２２のクロックである高次群クロック
Ｃ２２から歯抜けクロックＦ２１を作成する。即ち、フ
レームカウンタ回路２５は、スタッフ要求信号Ｓ２１が
入力されたときには高次群クロックＣ２２の補助信号部
分のクロック（１フレームに１ビット設けられている）
を欠く、歯抜けクロックＦ２１を作成する。歯抜けクロ
ックＦ２１はｍ分周回路２３に入力され、ｍ分周回路２
３は、歯抜けクロックＦ２１がｍ分周された、ｍ相の読
出しクロックＭ２２を発生する。ｍビットのバッファメ
モリであるｍビットメモリ回路２１には、書込みアドレ
スとされる書込みクロックにより低次群信号Ｄ２１が書
込まれ、読出しアドレスとされる読出しクロックＭ２２
により書込まれた低次群信号Ｄ２１が高次群信号Ｄ２２
として読出される。
然数）個の低次群信号Ｄ２１を１つの高次群信号Ｄ２２
に多重化する回路である。低次群信号Ｄ２１のクロック
である低次群クロックＣ２１はｍ（ｍはＮ以下の自然
数）分周回路２２に入力され、ｍ分周回路２２は、低次
群クロックＣ２１がｍ分周された、ｍ相の書込みクロッ
クＭ２１を発生する。一方、フレームカウンタ回路２５
は、高次群信号Ｄ２２のクロックである高次群クロック
Ｃ２２から歯抜けクロックＦ２１を作成する。即ち、フ
レームカウンタ回路２５は、スタッフ要求信号Ｓ２１が
入力されたときには高次群クロックＣ２２の補助信号部
分のクロック（１フレームに１ビット設けられている）
を欠く、歯抜けクロックＦ２１を作成する。歯抜けクロ
ックＦ２１はｍ分周回路２３に入力され、ｍ分周回路２
３は、歯抜けクロックＦ２１がｍ分周された、ｍ相の読
出しクロックＭ２２を発生する。ｍビットのバッファメ
モリであるｍビットメモリ回路２１には、書込みアドレ
スとされる書込みクロックにより低次群信号Ｄ２１が書
込まれ、読出しアドレスとされる読出しクロックＭ２２
により書込まれた低次群信号Ｄ２１が高次群信号Ｄ２２
として読出される。
【０００４】位相比較回路２４は、書込みクロックＭ２
１および読出しクロックＭ２２のそれぞれｍ本あるうち
の一本だけを、それぞれ書込み位相比較信号Ａ２１およ
び読出し位相比較信号Ａ２２として入力し、書込み位相
比較信号Ａ２１および読出し位相比較信号Ａ２２の位相
関係を監視する。位相比較回路２４は、この位相関係の
監視により、ｍビットメモリ回路２１への低次群信号Ｄ
２１の書込みに対し、ｍビットメモリ回路２１からの高
次群信号Ｄ２２の読出しが近づきすぎたと判断すると、
即ち書込みに対し読出しが予め定められているスタッフ
要求範囲であるｋ（ｋは自然数）ビット以内に近づいて
いると判断した場合には、スタッフ要求信号Ｓ２１をフ
レームカウンタ回路に出力する。
１および読出しクロックＭ２２のそれぞれｍ本あるうち
の一本だけを、それぞれ書込み位相比較信号Ａ２１およ
び読出し位相比較信号Ａ２２として入力し、書込み位相
比較信号Ａ２１および読出し位相比較信号Ａ２２の位相
関係を監視する。位相比較回路２４は、この位相関係の
監視により、ｍビットメモリ回路２１への低次群信号Ｄ
２１の書込みに対し、ｍビットメモリ回路２１からの高
次群信号Ｄ２２の読出しが近づきすぎたと判断すると、
即ち書込みに対し読出しが予め定められているスタッフ
要求範囲であるｋ（ｋは自然数）ビット以内に近づいて
いると判断した場合には、スタッフ要求信号Ｓ２１をフ
レームカウンタ回路に出力する。
【０００５】フレームカウンタ回路２５は、スタッフ要
求信号Ｓ２１が入力されると、高次群クロックＣ２２か
ら補助信号部分を１ビット余分に歯抜けさせた歯抜けク
ロックＦ２１を作成する。１ビット余分に歯抜けされた
歯抜けクロックＦ２１から作成される読出しクロックＭ
２２は、高次群信号Ｄ２２の読出すタイミングを１ビッ
ト遅らせ、この結果、ｍビットメモリ回路２１において
読出しが書込みを追い越すことを防がれる。
求信号Ｓ２１が入力されると、高次群クロックＣ２２か
ら補助信号部分を１ビット余分に歯抜けさせた歯抜けク
ロックＦ２１を作成する。１ビット余分に歯抜けされた
歯抜けクロックＦ２１から作成される読出しクロックＭ
２２は、高次群信号Ｄ２２の読出すタイミングを１ビッ
ト遅らせ、この結果、ｍビットメモリ回路２１において
読出しが書込みを追い越すことを防がれる。
【０００６】
【発明が解決しようとする課題】この従来のスタッフ同
期回路は、回路電源の立ち上げ時，低次群クロックの
断，２次群クロックの断等の要因により、ｍビットメモ
リ回路における書込みと読出しのタイミングが極端にず
れてしまったときにも、１フレーム（ｎビットで構成さ
れ、補助信号挿入位置の一致する周期をとったもの）毎
に１ビットのスタッフしか挿入できないため、書込みと
読出しの位相関係が一定となるためには、大きな時間を
必要とするという問題があった。
期回路は、回路電源の立ち上げ時，低次群クロックの
断，２次群クロックの断等の要因により、ｍビットメモ
リ回路における書込みと読出しのタイミングが極端にず
れてしまったときにも、１フレーム（ｎビットで構成さ
れ、補助信号挿入位置の一致する周期をとったもの）毎
に１ビットのスタッフしか挿入できないため、書込みと
読出しの位相関係が一定となるためには、大きな時間を
必要とするという問題があった。
【０００７】
【課題を解決するための手段】本発明のスタッフ同期回
路は、Ｎ（Ｎは１以上の自然数）個の低次群信号を１つ
の高次群信号にスタッフ技法を用いて多重化するディジ
タル通信方式のスタッフ同期回路において、書込みクロ
ックにより前記低次群信号を書込み、読出しクロックに
より書込まれた前記低次群信号を読出すバッファメモリ
回路と、前記低次群信号のクロックである低次群クロッ
クから書込みクロックを作成する第１の分周回路と、ス
タッフ挿入が要求されるときには前記高次群信号のクロ
ックである高次群クロックから前記高次群クロックの補
助信号部を歯抜けして歯抜けクロックを作成し、且つ前
記高次群信号のフレームの最後のｍ（ｍはＮ以下の自然
数）ビットの範囲を表わすリセット範囲パルスを出力す
るフレームカウンタ回路と、前記歯抜けクロックから前
記読出しクロックを作成する第２の分周回路と、前記書
込みクロックおよび前記読出しクロックおよび前記リセ
ット範囲パルスを入力して前記最後のｍビットにおける
前記書込みクロックの位相と前記読出しクロックの位相
とを比較し、比較された位相差が予め定められた位相差
より大きいときリセットパルスを出力する位相比較回路
とを有し、前記第１および第２の分周回路は、それぞれ
に前記リセットパルスが入力されると、それぞれの関係
において前記書込みクロックと前記読出しクロックとの
位相差を予め定められた関係の値に設定する。
路は、Ｎ（Ｎは１以上の自然数）個の低次群信号を１つ
の高次群信号にスタッフ技法を用いて多重化するディジ
タル通信方式のスタッフ同期回路において、書込みクロ
ックにより前記低次群信号を書込み、読出しクロックに
より書込まれた前記低次群信号を読出すバッファメモリ
回路と、前記低次群信号のクロックである低次群クロッ
クから書込みクロックを作成する第１の分周回路と、ス
タッフ挿入が要求されるときには前記高次群信号のクロ
ックである高次群クロックから前記高次群クロックの補
助信号部を歯抜けして歯抜けクロックを作成し、且つ前
記高次群信号のフレームの最後のｍ（ｍはＮ以下の自然
数）ビットの範囲を表わすリセット範囲パルスを出力す
るフレームカウンタ回路と、前記歯抜けクロックから前
記読出しクロックを作成する第２の分周回路と、前記書
込みクロックおよび前記読出しクロックおよび前記リセ
ット範囲パルスを入力して前記最後のｍビットにおける
前記書込みクロックの位相と前記読出しクロックの位相
とを比較し、比較された位相差が予め定められた位相差
より大きいときリセットパルスを出力する位相比較回路
とを有し、前記第１および第２の分周回路は、それぞれ
に前記リセットパルスが入力されると、それぞれの関係
において前記書込みクロックと前記読出しクロックとの
位相差を予め定められた関係の値に設定する。
【０００８】また、好ましい例の一つは、前記予め定め
られた位相差は、スタッフ要求範囲をｋビット，前記比
較された位相差がｌビット，前記フレームの最後尾のビ
ットが動き得る位相差の範囲をｐビットとするとき、
（ｋ＋ｌ＋ｐ）ビット以上であり、前記予め定められた
関係の値に設定する位相差は、前記ｋビット以上かつ前
記（ｋ＋ｌ＋ｐ）ビット以下である。
られた位相差は、スタッフ要求範囲をｋビット，前記比
較された位相差がｌビット，前記フレームの最後尾のビ
ットが動き得る位相差の範囲をｐビットとするとき、
（ｋ＋ｌ＋ｐ）ビット以上であり、前記予め定められた
関係の値に設定する位相差は、前記ｋビット以上かつ前
記（ｋ＋ｌ＋ｐ）ビット以下である。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【００１０】このスタッフ同期回路において、バッファ
メモリであるｍビットメモリ回路１は、低次群信号Ｄ１
を書込みクロックＭ１により書込み、読出しクロックＭ
２により書込まれている低次群信号Ｄ１を多重化された
高次群信号Ｄ２として読出す。ｍ分周回路２は低次群ク
ロックＣ１をｍ分周しｍ相の書込みクロックＭ１とす
る。ｍ分周回路３は高次群クロックＣ２の補助信号部分
がフレームカウンタ回路５により歯抜けとされた歯抜け
クロックＦ１をｍ分周しｍ相の読出しクロックＭ２とす
る。また、ｍ分周回路２おおび３はそれぞれ、書込み位
相比較信号Ａ１および読出し位相比較信号Ａ２の出力す
る。これらの動作は、回路符号は異なっているが、図２
に示した従来例と同様の動作である。
メモリであるｍビットメモリ回路１は、低次群信号Ｄ１
を書込みクロックＭ１により書込み、読出しクロックＭ
２により書込まれている低次群信号Ｄ１を多重化された
高次群信号Ｄ２として読出す。ｍ分周回路２は低次群ク
ロックＣ１をｍ分周しｍ相の書込みクロックＭ１とす
る。ｍ分周回路３は高次群クロックＣ２の補助信号部分
がフレームカウンタ回路５により歯抜けとされた歯抜け
クロックＦ１をｍ分周しｍ相の読出しクロックＭ２とす
る。また、ｍ分周回路２おおび３はそれぞれ、書込み位
相比較信号Ａ１および読出し位相比較信号Ａ２の出力す
る。これらの動作は、回路符号は異なっているが、図２
に示した従来例と同様の動作である。
【００１１】フレームカウンタ回路５は、１フレームが
ｎ（ｎはｍ以上の自然数）ビット構成の高次群信号Ｄ２
の、１フレームにおける最後のｍビットを表わすパルス
であるリセット範囲パルスＢを作成する。この最後のｍ
ビットがｍ分周回路２および３のリセット可能範囲であ
る。リセット範囲パルスＢが位相比較回路４に入力され
ると、位相比較回路４は最後のｍビット内で書込み位相
比較信号Ａ１と読出し位相比較信号Ａ２との位相比較を
行う。位相比較回路４は、書込み位相比較信号Ａ１に対
し読出し位相比較信号Ａ２がｋビット以内（ｍ≧ｋ，ｋ
は予め定められているスタッフ要求範囲）に近づくと、
スタッフ要求信号Ｓ１を出力する。スタッフ要求信号Ｓ
１を受けたフレームカウンタ回路５は、高次群クロック
Ｃ２の補助信号部分を１ビット余分に歯抜けさせた歯抜
けクロックＦ１を出力する。
ｎ（ｎはｍ以上の自然数）ビット構成の高次群信号Ｄ２
の、１フレームにおける最後のｍビットを表わすパルス
であるリセット範囲パルスＢを作成する。この最後のｍ
ビットがｍ分周回路２および３のリセット可能範囲であ
る。リセット範囲パルスＢが位相比較回路４に入力され
ると、位相比較回路４は最後のｍビット内で書込み位相
比較信号Ａ１と読出し位相比較信号Ａ２との位相比較を
行う。位相比較回路４は、書込み位相比較信号Ａ１に対
し読出し位相比較信号Ａ２がｋビット以内（ｍ≧ｋ，ｋ
は予め定められているスタッフ要求範囲）に近づくと、
スタッフ要求信号Ｓ１を出力する。スタッフ要求信号Ｓ
１を受けたフレームカウンタ回路５は、高次群クロック
Ｃ２の補助信号部分を１ビット余分に歯抜けさせた歯抜
けクロックＦ１を出力する。
【００１２】ここで、１フレームの最後のｍビットの間
における書込みクロックＭ１と読出しクロックＭ２の位
相差をｌビットとし、スタッフ率をＳｒとしたときの最
後尾のビットが動き得る範囲をｐビットとすると、（ｍ
≧ｋ＋ｌ＋ｐ）となる。従って、位相比較回路４は、リ
セット範囲パルスＢで示される範囲内で書込み位相比較
信号Ａ１と読出し位相比較信号Ａ２との比較を行ったと
き、読出し位相比較信号Ａ２が書込み位相比較信号Ａ１
に対し、（ｋ＋ｌ＋ｐ）ビット以上の位相差となってい
るときリセット信号Ｒをｍ分周回路２および３に発出
し、これらをリセットする。ｍ分周回路２および３はリ
セットされると、両者の関係において、書込みクロック
Ｍ１と読出しクロックＭ２の位相差ｄを、ｋ≦ｄ≦（ｋ
＋ｌ＋ｐ）とする。そして、位相比較回路４は、再び、
位相比較を行い、スタッフ要求信号Ｓ１の送出等の判断
を行う。このようにして、スタッフの挿入，非挿入が行
われ、フレーム同期回路は安定点に近づく。
における書込みクロックＭ１と読出しクロックＭ２の位
相差をｌビットとし、スタッフ率をＳｒとしたときの最
後尾のビットが動き得る範囲をｐビットとすると、（ｍ
≧ｋ＋ｌ＋ｐ）となる。従って、位相比較回路４は、リ
セット範囲パルスＢで示される範囲内で書込み位相比較
信号Ａ１と読出し位相比較信号Ａ２との比較を行ったと
き、読出し位相比較信号Ａ２が書込み位相比較信号Ａ１
に対し、（ｋ＋ｌ＋ｐ）ビット以上の位相差となってい
るときリセット信号Ｒをｍ分周回路２および３に発出
し、これらをリセットする。ｍ分周回路２および３はリ
セットされると、両者の関係において、書込みクロック
Ｍ１と読出しクロックＭ２の位相差ｄを、ｋ≦ｄ≦（ｋ
＋ｌ＋ｐ）とする。そして、位相比較回路４は、再び、
位相比較を行い、スタッフ要求信号Ｓ１の送出等の判断
を行う。このようにして、スタッフの挿入，非挿入が行
われ、フレーム同期回路は安定点に近づく。
【００１３】
【発明の効果】以上説明したように本発明は、位相比較
回路において、リセット可能範囲内を示す信号により、
バッファメモリの書込みおよび読出し位相の監視位置を
決定し、書込みおよび読出し位相が予め定められた位相
差以上になると、リセット信号を発出する。そして、こ
のリセット信号によりバッファメモリの書込みおよび読
出しの位相差を安定点近くに設定する。この結果、本発
明のスタッフ同期回路は、書込みと読出しの位相が極端
にずれている場合にも、速やかに書込みと読出しの位相
関係を安定にするという効果がある。
回路において、リセット可能範囲内を示す信号により、
バッファメモリの書込みおよび読出し位相の監視位置を
決定し、書込みおよび読出し位相が予め定められた位相
差以上になると、リセット信号を発出する。そして、こ
のリセット信号によりバッファメモリの書込みおよび読
出しの位相差を安定点近くに設定する。この結果、本発
明のスタッフ同期回路は、書込みと読出しの位相が極端
にずれている場合にも、速やかに書込みと読出しの位相
関係を安定にするという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
１，２１ ｍビットメモリ回路 ２，３，２２，２３ ｍ分周回路 ４，２４ 位相比較回路 ５，２５ フレームカウンタ回路 Ａ１，Ａ２１ 書込み位相比較信号 Ａ２，Ａ２２ 読出し位相比較信号 Ｂ リセット範囲パルス Ｃ１，Ｃ２１ 低次群クロック Ｃ２，Ｃ２２ 高次群クロック Ｄ１，Ｄ２１ 低次群信号 Ｄ２，Ｄ２２ 高次群信号 Ｆ１，Ｆ２１ 歯抜けクロック Ｍ１，Ｍ２１ 書込みクロック Ｍ２，Ｍ２２ 読出しクロック Ｓ１，Ｓ２１ スタッフ要求信号 Ｒ リセット信号
Claims (2)
- 【請求項１】 Ｎ（Ｎは１以上の自然数）個の低次群信
号を１つの高次群信号にスタッフ技法を用いて多重化す
るディジタル通信方式のスタッフ同期回路において、書
込みクロックにより前記低次群信号を書込み、読出しク
ロックにより書込まれた前記低次群信号を読出すバッフ
ァメモリ回路と、前記低次群信号のクロックである低次
群クロックから書込みクロックを作成する第１の分周回
路と、スタッフ挿入が要求されるときには前記高次群信
号のクロックである高次群クロックから前記高次群クロ
ックの補助信号部を歯抜けして歯抜けクロックを作成
し、且つ前記高次群信号のフレームの最後のｍ（ｍはＮ
以下の自然数）ビットの範囲を表わすリセット範囲パル
スを出力するフレームカウンタ回路と、前記歯抜けクロ
ックから前記読出しクロックを作成する第２の分周回路
と、前記書込みクロックおよび前記読出しクロックおよ
び前記リセット範囲パルスを入力して前記最後のｍビッ
トにおける前記書込みクロックの位相と前記読出しクロ
ックの位相とを比較し、比較された位相差が予め定めら
れた位相差より大きいときリセットパルスを出力する位
相比較回路とを有し、前記第１および第２の分周回路
は、それぞれに前記リセットパルスが入力されると、そ
れぞれの関係において前記書込みクロックと前記読出し
クロックとの位相差を予め定められた関係の値に設定す
ることを特徴とするスタッフ同期回路。 - 【請求項２】 前記予め定められた位相差は、スタッフ
要求範囲をｋビット，前記比較された位相差がｌビッ
ト，前記フレームの最後尾のビットが動き得る位相差の
範囲をｐビットとするとき、（ｋ＋ｌ＋ｐ）ビット以上
であり、前記予め定められた関係の値に設定する位相差
は、前記ｋビット以上かつ前記（ｋ＋ｌ＋ｐ）ビット以
下であることを特徴とする請求項１記載のスタッフ同期
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161192A JP2917583B2 (ja) | 1991-07-02 | 1991-07-02 | スタッフ同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161192A JP2917583B2 (ja) | 1991-07-02 | 1991-07-02 | スタッフ同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514303A JPH0514303A (ja) | 1993-01-22 |
| JP2917583B2 true JP2917583B2 (ja) | 1999-07-12 |
Family
ID=15730338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161192A Expired - Lifetime JP2917583B2 (ja) | 1991-07-02 | 1991-07-02 | スタッフ同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917583B2 (ja) |
-
1991
- 1991-07-02 JP JP3161192A patent/JP2917583B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514303A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757871A (en) | Jitter suppression circuit for clock signals used for sending data from a synchronous transmission network to an asynchronous transmission network | |
| JPH0654901B2 (ja) | フォーマット変換制御方式 | |
| JPH04286233A (ja) | スタッフ同期回路 | |
| JPH035100B2 (ja) | ||
| JP2917583B2 (ja) | スタッフ同期回路 | |
| JP2595887B2 (ja) | ビット同期回路 | |
| US5012138A (en) | Interface circuit for asychronous data transfer | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| JP3188563B2 (ja) | マルチプレクサ | |
| JPH0350467B2 (ja) | ||
| JPS6350896B2 (ja) | ||
| JP3047416B2 (ja) | インタフェース回路 | |
| JP2766006B2 (ja) | エラスティック・ストア方式 | |
| JP2728110B2 (ja) | 速度変換回路 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPS62120744A (ja) | Ｐｃｍ伝送符号化方式 | |
| JPS62143541A (ja) | 変化点符号化回路 | |
| SU1162027A1 (ru) | Синхронный тактовый переключатель | |
| JPH04208731A (ja) | フレーム位相同期化装置 | |
| JPH0758950B2 (ja) | フレームアライナ回路 | |
| JPH0457546A (ja) | 速度変換回路 | |
| JPH0522275A (ja) | フレーム同期回路 | |
| JPH0556699B2 (ja) | ||
| JPH0614061A (ja) | 位相調整回路 | |
| JPH01265614A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |