JPH0712163B2 - 多重化マルチフレ−ム同期回路 - Google Patents
多重化マルチフレ−ム同期回路Info
- Publication number
- JPH0712163B2 JPH0712163B2 JP61300670A JP30067086A JPH0712163B2 JP H0712163 B2 JPH0712163 B2 JP H0712163B2 JP 61300670 A JP61300670 A JP 61300670A JP 30067086 A JP30067086 A JP 30067086A JP H0712163 B2 JPH0712163 B2 JP H0712163B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- serial
- multiplexed
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多重化されたマルチフレームを使用するディ
ジタル通信方式で、多重化された各チャネルごとのマル
チフレーム信号のフレーム同期をとる手段に関する。
ジタル通信方式で、多重化された各チャネルごとのマル
チフレーム信号のフレーム同期をとる手段に関する。
本発明は、到来する多重化マルチフレーム信号の位相に
マルチフレーム同期信号の位相を、同期情報に基づき同
期させる手段において、 更新される同期情報の格納をランダムアクセスメモリで
行う代わりにシフトレジスタで行うことにより、 回路規模の増大を伴わずに処理速度の向上を図ることが
できるようにしたものである。
マルチフレーム同期信号の位相を、同期情報に基づき同
期させる手段において、 更新される同期情報の格納をランダムアクセスメモリで
行う代わりにシフトレジスタで行うことにより、 回路規模の増大を伴わずに処理速度の向上を図ることが
できるようにしたものである。
従来、この種の多重化マルチフレーム同期回路は各チャ
ネルごとのマルチフレーム同期をとるのに必要な状態情
報などの記憶にランダムアクセスメモリを使用してい
た。
ネルごとのマルチフレーム同期をとるのに必要な状態情
報などの記憶にランダムアクセスメモリを使用してい
た。
このように従来の多重化マルチフレーム同期回路は各チ
ャネルごとのマルチフレーム同期をとるのに必要な状態
情報などの記憶にランダムアクセスメモリを用いる構成
になっているので、 （１） １ビットの読み出しと書き込みに要する時間が
長く、処理速度が遅くなり、また処理速度を上げるため
にランダムアクセスメモリを複数個並べると、回路規模
および配線量が増大し、 （２） ランダムアクセスメモリを動作させるためのア
ドレス発生回路および読み書き制御回路が必要であり、
回路規範が増大する 欠点がある。
ャネルごとのマルチフレーム同期をとるのに必要な状態
情報などの記憶にランダムアクセスメモリを用いる構成
になっているので、 （１） １ビットの読み出しと書き込みに要する時間が
長く、処理速度が遅くなり、また処理速度を上げるため
にランダムアクセスメモリを複数個並べると、回路規模
および配線量が増大し、 （２） ランダムアクセスメモリを動作させるためのア
ドレス発生回路および読み書き制御回路が必要であり、
回路規範が増大する 欠点がある。
本発明はこのような欠点を除去するもので、処理速度の
向上に回路規模の増大が生じない多重化マルチフレーム
同期回路を提供することを目的とする。
向上に回路規模の増大が生じない多重化マルチフレーム
同期回路を提供することを目的とする。
本発明は、到来する多重化マルチフレーム信号の位相に
マルチフレーム同期信号の位相を同期させるマルチフレ
ーム同期を実行する多重化マルチフレーム同期回路にお
いて、マルチフレーム同期の判定基準になる状態情報を
含む同期情報を登録するシフトレジスタと、このシフト
レジスタから同期情報を直列信号として読み出し、この
情報を並列信号に変換出力する直並列変換手段と、この
直並列変換手段の出力と到来する多重化マルチフレーム
信号とに基づきマルチフレーム同期信号および新たな同
期情報を生成する論理演算手段と、この論理演算手段か
ら新たな同期情報を並列信号として読み出し、この情報
を直列信号に変換して上記シフトレジスタに格納する並
直列変換手段とを備えたことを特徴とする。
マルチフレーム同期信号の位相を同期させるマルチフレ
ーム同期を実行する多重化マルチフレーム同期回路にお
いて、マルチフレーム同期の判定基準になる状態情報を
含む同期情報を登録するシフトレジスタと、このシフト
レジスタから同期情報を直列信号として読み出し、この
情報を並列信号に変換出力する直並列変換手段と、この
直並列変換手段の出力と到来する多重化マルチフレーム
信号とに基づきマルチフレーム同期信号および新たな同
期情報を生成する論理演算手段と、この論理演算手段か
ら新たな同期情報を並列信号として読み出し、この情報
を直列信号に変換して上記シフトレジスタに格納する並
直列変換手段とを備えたことを特徴とする。
多重化されたチャネル対応のタイムスロット内でこのチ
ャネルのマルチフレーム同期をとるのに必要な現在の状
態情報などをシフトレジスタから読み出して直並列変換
し、これと多重化マルチフレームパターンとから多重化
マルチフレーム同期信号を出力すると共に次の状態情報
を作成し、並直列変換してシフトレジスタに書き込む、
この動作を各チャネルに対して繰り返し、多重化マルチ
フレーム信号の同期を各チャネルごとにとる。
ャネルのマルチフレーム同期をとるのに必要な現在の状
態情報などをシフトレジスタから読み出して直並列変換
し、これと多重化マルチフレームパターンとから多重化
マルチフレーム同期信号を出力すると共に次の状態情報
を作成し、並直列変換してシフトレジスタに書き込む、
この動作を各チャネルに対して繰り返し、多重化マルチ
フレーム信号の同期を各チャネルごとにとる。
第３図を用いて多重化マルチフレーム同期回路の原理を
説明する。ここで、マルチフレーム同期とは、外部から
到来するマルチフレームパターンの位相に内部カウンタ
で発生するマルチフレーム同期信号出力の位相を一致さ
せることである。
説明する。ここで、マルチフレーム同期とは、外部から
到来するマルチフレームパターンの位相に内部カウンタ
で発生するマルチフレーム同期信号出力の位相を一致さ
せることである。
さて、入力パターンが多数のチャネルを多重化したフレ
ーム構成をとっており、第３図（ａ）に示すように特定
のチャネルに対応するタイムスロットに着目するとＡ、
Ｂ、…、Ｚというマルチフレームパターンとなってい
る。最初、系が非同期状態にあった場合に、このマルチ
フレームパターンをｎ回連続して受信すると、第２図
（ｂ）のように同期状態に入ると共に、第３図（ｃ）の
ようにマルチフレーム同期信号出力の位相をマルチフレ
ームパターンの位相に合わせる。
ーム構成をとっており、第３図（ａ）に示すように特定
のチャネルに対応するタイムスロットに着目するとＡ、
Ｂ、…、Ｚというマルチフレームパターンとなってい
る。最初、系が非同期状態にあった場合に、このマルチ
フレームパターンをｎ回連続して受信すると、第２図
（ｂ）のように同期状態に入ると共に、第３図（ｃ）の
ようにマルチフレーム同期信号出力の位相をマルチフレ
ームパターンの位相に合わせる。
一方、系が同期状態にあった場合に第３図（ａ′）のよ
うにマルチフレームパターンがＡ、Ｂ、…、Ｚに一致し
ないことがｍ回連続した場合に第３図（ｂ′）のように
同期外れになる。ｎ回またはｍ回の一致を見るのは、稀
に生じるビット誤りに敏感に反応するのを防止するため
であり、ｎを後方保護、ｍを前方保護と呼ぶ。したがっ
て、マルチフレーム同期回路は（１）同期・同期外れ状
態、（２）マルチフレーム同期信号出力の基準となる内
部位相、（３）前方保護計数値、（４）後方保護計数
値、（４）過去の入力パターン系列、（５）現在のパタ
ーンを与えれば一義的に出力が決まるような順序機械と
して構成でき、これを時分割多重使用することで多重化
マルチフレーム同期回路を実現することができる。
うにマルチフレームパターンがＡ、Ｂ、…、Ｚに一致し
ないことがｍ回連続した場合に第３図（ｂ′）のように
同期外れになる。ｎ回またはｍ回の一致を見るのは、稀
に生じるビット誤りに敏感に反応するのを防止するため
であり、ｎを後方保護、ｍを前方保護と呼ぶ。したがっ
て、マルチフレーム同期回路は（１）同期・同期外れ状
態、（２）マルチフレーム同期信号出力の基準となる内
部位相、（３）前方保護計数値、（４）後方保護計数
値、（４）過去の入力パターン系列、（５）現在のパタ
ーンを与えれば一義的に出力が決まるような順序機械と
して構成でき、これを時分割多重使用することで多重化
マルチフレーム同期回路を実現することができる。
以下、本発明実施例を図面に基づいて説明する。
第１図は、この実施例の構成を示すブロック構成図であ
り、第２図は、この実施例の動作を示すタイミングチャ
ートである。
り、第２図は、この実施例の動作を示すタイミングチャ
ートである。
この実施例は、シフトレジスタ１と、直列入力がシフト
レジスタ出力に接続された直並列変換回路２と、入力が
直並列変換回路の並列出力に接続され、多重化マルチフ
レームパターンを得て多重化マルチフレーム同期信号お
よび出力を生成する組合せ論理回路３と、並列入力が組
合せ論理回路３の出力に接続され直列出力がシフトレジ
スタ入力に接続された並直列変換回路４とを備える。
レジスタ出力に接続された直並列変換回路２と、入力が
直並列変換回路の並列出力に接続され、多重化マルチフ
レームパターンを得て多重化マルチフレーム同期信号お
よび出力を生成する組合せ論理回路３と、並列入力が組
合せ論理回路３の出力に接続され直列出力がシフトレジ
スタ入力に接続された並直列変換回路４とを備える。
次に、この実施例の動作を第１図および第２図に基づき
説明する。ここで、第２図（ａ）〜（ｆ）に示すように
各部の波形は１フレーム内チャネル１〜Ｎに対応してタ
イムスロットが区切られており各チャネルに対応する操
作は当該タイムスロット内で完結する。
説明する。ここで、第２図（ａ）〜（ｆ）に示すように
各部の波形は１フレーム内チャネル１〜Ｎに対応してタ
イムスロットが区切られており各チャネルに対応する操
作は当該タイムスロット内で完結する。
まず、シフトレジスタ１からは１タイムスロットだけ先
行して現状態情報などが高速で直列に読み出され、直並
列変換回路２で並列信号に展開される（第２図
（ｂ′））。組み合わせ論理回路３は直並列変換回路２
の出力である同期・同期外れ情報および多重化マルチフ
レーム同期信号８の基準となる内部位相などの現状態情
報と多重化マルチフレームパターン７とに基づき多重化
マルチフレーム同期信号８および次状態情報となる組合
せ論理回路出力９を生成する（第２図（ｂ′）、
（ｃ′）、（ｄ′）、（ｅ′））。並直列変換回路４は
組み合わせ論理回路出力９を並直列変換し、１タイムス
ロット遅れでシフトレジスタ１に書き込むことにより、
１チャネル分の処理が終了する。本発明の多重化マルチ
フレーム同期回路は以上の動作を繰り返し実行すること
により、ランダムアクセスメモリなしで多重化マルチフ
レームの同期をとることができる。
行して現状態情報などが高速で直列に読み出され、直並
列変換回路２で並列信号に展開される（第２図
（ｂ′））。組み合わせ論理回路３は直並列変換回路２
の出力である同期・同期外れ情報および多重化マルチフ
レーム同期信号８の基準となる内部位相などの現状態情
報と多重化マルチフレームパターン７とに基づき多重化
マルチフレーム同期信号８および次状態情報となる組合
せ論理回路出力９を生成する（第２図（ｂ′）、
（ｃ′）、（ｄ′）、（ｅ′））。並直列変換回路４は
組み合わせ論理回路出力９を並直列変換し、１タイムス
ロット遅れでシフトレジスタ１に書き込むことにより、
１チャネル分の処理が終了する。本発明の多重化マルチ
フレーム同期回路は以上の動作を繰り返し実行すること
により、ランダムアクセスメモリなしで多重化マルチフ
レームの同期をとることができる。
本発明は、以上説明したように、従来技術の回路で必要
とされていたランダムアクセスメモリを使用しないの
で、処理速度の向上と回路規模の削減が図れる効果があ
る。
とされていたランダムアクセスメモリを使用しないの
で、処理速度の向上と回路規模の削減が図れる効果があ
る。
第１図は本発明実施例の構成を示すブロック構成図。 第２図は本発明実施例の動作を示すタイミングチャー
ト。 第３図はマルチフレーム同期の説明図。 １……シフトレジスタ、２……直並列変換回路、３……
組合せ論理回路、４……並直列変換回路、５……シフト
レジスタ出力、６……組合せ論理回路入力、７……多重
化マルチフレームパターン、８……多重化マルチフレー
ム同期信号、９……組合せ論理回路出力、10……直列出
力。
ト。 第３図はマルチフレーム同期の説明図。 １……シフトレジスタ、２……直並列変換回路、３……
組合せ論理回路、４……並直列変換回路、５……シフト
レジスタ出力、６……組合せ論理回路入力、７……多重
化マルチフレームパターン、８……多重化マルチフレー
ム同期信号、９……組合せ論理回路出力、10……直列出
力。
Claims (1)
- 【請求項１】到来する多重化マルチフレーム信号の位相
にマルチフレーム同期信号の位相を同期させるマルチフ
レーム同期を実行する多重化マルチフレーム同期回路に
おいて、 マルチフレーム同期の判定基準になる状態情報を含む同
期情報を登録するシフトレジスタ（１）と、 このシフトレジスタから同期情報を直列信号として読み
出し、この情報を並列信号に変換出力する直並列変換手
段（２）と、 この直並列変換手段の出力と到来する多重化マルチフレ
ーム信号とに基づきマルチフレーム同期信号および新た
な同期情報を生成する論理演算手段（３）と、 この論理演算手段から新たな同期情報を並列信号として
読み出し、この情報を直列信号に変換して上記シフトレ
ジスタに格納する並直列変換手段（４）と を備えたことを特徴とする多重化マルチフレーム同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300670A JPH0712163B2 (ja) | 1986-12-16 | 1986-12-16 | 多重化マルチフレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300670A JPH0712163B2 (ja) | 1986-12-16 | 1986-12-16 | 多重化マルチフレ−ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63151235A JPS63151235A (ja) | 1988-06-23 |
| JPH0712163B2 true JPH0712163B2 (ja) | 1995-02-08 |
Family
ID=17887654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61300670A Expired - Lifetime JPH0712163B2 (ja) | 1986-12-16 | 1986-12-16 | 多重化マルチフレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712163B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2563029Y2 (ja) * | 1992-05-01 | 1998-02-18 | 株式会社小松製作所 | カムシャフトミラーのワーク支持装置 |
-
1986
- 1986-12-16 JP JP61300670A patent/JPH0712163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63151235A (ja) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0654901B2 (ja) | フォーマット変換制御方式 | |
| EP0334357B1 (en) | Pulse insertion circuit | |
| US4899339A (en) | Digital multiplexer | |
| US5537405A (en) | Cross-connecting module | |
| JPH0712163B2 (ja) | 多重化マルチフレ−ム同期回路 | |
| EP0409168B1 (en) | Elastic store memory circuit | |
| JP3188563B2 (ja) | マルチプレクサ | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| JP3038809B2 (ja) | 信号変換回路 | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JPH0244423B2 (ja) | ||
| JPS6125340A (ja) | 速度変換回路 | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JP2594765B2 (ja) | 時分割多重回路 | |
| JP2973873B2 (ja) | フレーム同期回路 | |
| JPS5816775B2 (ja) | 信号変換方式 | |
| JP3408634B2 (ja) | フレーム位相同期回路 | |
| JPH01238332A (ja) | ディジタル伝送装置のスタッフ多重方式 | |
| JP3102172B2 (ja) | Ｓｏｎｅｔ伝送信号生成方式 | |
| JPH05292556A (ja) | スイッチシステムおよびスイッチング方法 | |
| KR950005611B1 (ko) | 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로 | |
| JP3006000B2 (ja) | 非同期エラーパルス多重化回路 | |
| JPH0865263A (ja) | 多重回路 | |
| JPH0756962B2 (ja) | データ通信システム | |
| JPH0563673A (ja) | 時分割多重回路 |