JPS63151235A - 多重化マルチフレ−ム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多重化されたマルチフレームを使用するディ
ジタル通信方式で、多重化された各チャネ、ルごとのマ
ルチフレーム信号のフレーム同期をとる手段に関する。

〔概要〕

本発明は、到来する多重化マルチフレーム信号　　　　
　　′の位相にマルチフレーム同期信号の位相を、同期
情報に基づき同期させる手段において、更新される同期
情報の格納をランダムアクセスメモリで行う代わりにシ
フトレジスタで行うこと　　　　　゛により、 回路規模の増大を伴わずに処理速度の向上を図ることが
できるようにしたものである。

〔従来の技術〕

従来、この種の多重化マルチフレーム同期回路は各チャ
ネルごとのマルチフレーム同期をとるのに必要な状態情
報などの記憶にランダムアクセスメモリを使用していた
。

〔発明が解決しようとする問題点〕

このように従来の多重化マルチフレーム同期回路は各チ
ャネルごとのマルチフレーム同期をとるのに必要な状態
情報などの記憶にランダムアクセスメモリを用いる構成
になっているので、（１）１ビツトの読み出しと書き込
みに要する時間が長く、処理速度が遅くなり、また処理
速度を上げるためにランダムアクセスメモリを複数個並
べると、回路規模および配線量が増大し、（２）　　ラ
ンダムアクセスメモリを動作させるためのアドレス発生
回路および読み書き制御回路が必要であり、回路規模が
増大する 欠点がある。

本発明はこのような欠点を除去するもので、処理速度の
向上に回路規模の増大が生じない多重化マルチフレーム
同期回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、到来する多重化マルチフレーム信号の位相に
マルチフレーム同期信号の位相を同期させるマルチフレ
ーム同期を実行する多重化マルチフレーム同期回路にお
いて、マルチフレーム同期の判定基準になる状態情報を
含む同期情報を登録するシフトレジスタと、このシフト
レジスタから同期情報を直列信号として読み出し、この
情報を並列信号に変換出力する直並列変換手段と、この
直並列変換手段の出力と到来する多重化マルチフレーム
信号とに基づきマルチフレーム同期信号および新たな同
期情報を生成する論理演算手段と、この論理演算手段か
ら新たな同期情報を並列信号として読み出し、この情報
を直列信号に変換して上記シフトレジスタに格納する並
直列変換手段とを備えたことを特徴とする。

〔作用〕

多重化されたチャネル対応のタイムスロット内でこのチ
ャネルのマルチフレーム同期をとるのに必要な現在の状
態情報などをシフトレジスタから読み出して直並列変換
し、これと多重化マルチフレームパターンとから多重化
マルチフレーム同期信号を出力すると共に次の状態情報
を作成し、並直列変換してシフトレジスタに書き込む、
この動作を各チャネルに対して繰り返し、多重化マルチ
フレーム信号の同期を各チャネルごとにとる。

〔発明の原理〕

第３図を用いて多重化マルチフレーム同期回路の原理を
説明する。ここで、マルチフレーム同期とは、外部から
到来するマルチフレームパターンの位相に内部カウンタ
で発生するマルチフレーム同期信号出力の位相を一致さ
せることである。

さて、入カバターンが多数のチャネルを多重化したフレ
ーム構成をとっており、第３図（ａｌに示すように特定
のチャネルに対応するタイムスロットに着目するとＡ、
Ｂ、−１Ｚというマルチフレームパターンとなっている
。最初、系が非同期状態にあった場合に、このマルチフ
レームパターンを１回連続して受信すると、第２図（ｂ
ｌのように同期状態に入ると共に、第３図（Ｃ１のよう
にマルチフレーム同期信号出力の位相をマルチフレーム
パターンの位相に合わせる。

一方、系が同期状態にあった場合に第３図（ａ′）のよ
うにマルチフレームパターンがＡ、Ｂ、−５Ｚに一致し
ないことがｍ回連続した場合に第３図（ｂ′）のように
同期外れになる。ｎ回またはｍ回の一致を見るのは、稀
に生じるビット誤りに敏感に反応するのを防止するため
であり、ｎを後方保護、ｍを前方保護と呼ぶ。したがっ
て、マルチフレーム同期回路は（１１同期・同期外れ状
態、（２）マルチフレーム同期信号出力の基準となる内
部位相、（３）前方保護計数値、（４）後方保護計数値
、（４）過去の入カバターン系列、（５）現在のパター
ンを与えれば一義的に出力が決まるような順序機械とし
て構成でき、これを時分割多重使用することで多重化マ
ルチフレーム同期回路を実現することができる。

〔実施例〕

以下、本発明実施例を図面に基づいて説明する。

第１図は、この実施例の構成を示すブロック構成図であ
り、第２図は、この実施例の動作を示すタイミングチャ
ートである。

この実施例は、シフトレジスタ１と、直列入力がシフト
レジスタ出力に接続された直並列変換回路２と、入力が
直並列変換回路の並列出力に接続され、多重化マルチフ
レームパターンを得て多重化マルチフレーム同期信号お
よび出力を生成する組合せ論理回路３と、並列入力が組
合せ論理回路３の出力に接続され直列出力がシフトレジ
スタ入力に接続された並直列変換回路４とを備える。

次に、この実施例の動作を第１図および第２図に基づき
説明する。ここで、第２図（ａｌ〜（ｆｌに示すように
各部の波形は１フレーム内でチャネル１〜Ｎに対応して
タイムスロットが区切られており各チャネルに対応する
操作は該当タイムスロット内で完結する。

まず、シフトレジスタ１からは１タイムスロツトだけ先
行して現状態情報などが高速で直列に読み出され、直並
列変換回路２で並列信号に展開される（第２図（ｂ’　
））。組み合わせ論理回路３は直並列変換回路２の出力
である同期・同期外れ情報および多重化マルチフレーム
同期信号８の基準となる内部位相などの現状態情報と多
重化マルチフレームパターン７とに基づき多重化マルチ
フレーム同期信号８および次状態情報となる組合せ論理
回路出力９を生成する（第２図（ｂ′）、（Ｃ′）、（
ｄ’　）　、（ｅ’　））。並直列変換回路４は組み合
わせ論理回路出力９を並直列変換し、１タイムスロット
遅れでシフトレジスタ１に書き込むことにより、１チャ
ネル分の処理が終了する。本発明の多重化マルチフレー
ム同期回路は以上の動作を繰り返し実行することにより
、ランダムアクセスメモリな・して多重化マルチフレー
ムの同期をとることができる。

〔発明の効果〕

本発明は、以上説明したように、従来技術の回路で必要
とされていたランダムアクセスメモリを使用しないので
、処理速度の向上と回路規模の削減が図れる効果がある
。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック構成図。 第２図は本発明実施例の動作を示すタイミングチャート
。 第３図はマルチフレーム同期の説明図。 １・・・シフトレジスタ、２・・・直並列変換回路、３
・・・組合せ論理回路、４・・・並直列変換回路、５・
・・シフトレジスタ出力、６・・・組合せ論理回路入力
、７・・・多重化マルチフレームパターン、８・・・多
重化マルチフレーム同期信号、９・・・組合せ論理回路
出力、１０・・・直列出力。 特許出願人　日本電気株式会社１．。 代理人　　弁理士　井　出　直　孝　゛、実施例の構成 第１図

Claims (1)

【特許請求の範囲】
1. （１）到来する多重化マルチフレーム信号の位相にマル
   チフレーム同期信号の位相を同期させるマルチフレーム
   同期を実行する多重化マルチフレーム同期回路において
   、 マルチフレーム同期の判定基準になる状態情報を含む同
   期情報を登録するシフトレジスタ（１）と、 このシフトレジスタから同期情報を直列信号として読み
   出し、この情報を並列信号に変換出力する直並列変換手
   段（２）と、 この直並列変換手段の出力と到来する多重化マルチフレ
   ーム信号とに基づきマルチフレーム同期信号および新た
   な同期情報を生成する論理演算手段（３）と、 この論理演算手段から新たな同期情報を並列信号として
   読み出し、この情報を直列信号に変換して上記シフトレ
   ジスタに格納する並直列変換手段（４）と を備えたことを特徴とする多重化マルチフレーム同期回
   路。