JP2754574B2 - 非同期回線同期化回路 - Google Patents

非同期回線同期化回路

Info

Publication number
JP2754574B2
JP2754574B2 JP63132639A JP13263988A JP2754574B2 JP 2754574 B2 JP2754574 B2 JP 2754574B2 JP 63132639 A JP63132639 A JP 63132639A JP 13263988 A JP13263988 A JP 13263988A JP 2754574 B2 JP2754574 B2 JP 2754574B2
Authority
JP
Japan
Prior art keywords
line
asynchronous
read clock
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63132639A
Other languages
English (en)
Other versions
JPH01303822A (ja
Inventor
明史 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63132639A priority Critical patent/JP2754574B2/ja
Publication of JPH01303822A publication Critical patent/JPH01303822A/ja
Application granted granted Critical
Publication of JP2754574B2 publication Critical patent/JP2754574B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非同期回線間のデータを相互に入れ換える
ために必要な同期化回路に関するものである。
〔従来の技術〕
従来、この種の同期化回路としては、非同期低速回線
を高速回線に多重化するためのスタッフ同期が一般的で
あった。
次に、この例を示し、その動作について説明する。第
3図に、従来の同期化回路としてのスタッフ同期回路の
ブロック系統図を示す。同図において、T1は回線Aの端
子、T2は回線Bの端子、1は回線終端部、2は回線多重
化部、3はタイムスロット入換部、4はメモリ部、5は
読出クロック作成部である。また、aは回線データ、b
は回線クロック、cはスタッフされた回線データ、dは
読出クロック、eは共通部クロック、fはスタッフ情
報、gは多重化データ、hは回線データである。
第3図において、回線信号hは回線終端部1にて終端
され、回線より抽出したクロックによりサンプリングさ
れた回線データaとしてメモリ部4に書き込まれる。読
出クロック作成部5では、回線クロックbより若干高速
の回線多重化部2からの共通部クロックeと回線クロッ
クbの位相比較を行ない、位相差により、所定位置にて
共通部クロックeを1クロック間引き、回線終端部1と
回線多重化部2との間の同期がとれるクロックdを作成
する。このクロックdをメモリ部4の読出クロックに使
用すると共に、クロックを間引かない場合には、所定位
置にて、スタッフの情報有りの情報をスタッフ情報fに
より回線多重化部に通知する。
上記動作によるフレーム構成例を第4図に示す。
同図で、6は回線Aのデータ、7は回線Bのデータで
ある。フレームは、回線データビットD以外に、スタッ
フ制御ビットCおよびスタッフデータもしくは“空”と
して利用されるタイミングビットTより構成され、スタ
ッフ制御ビットC=1の時、タイミングビットTは無情
報のスタッフビットとして取り扱われる。
〔発明が解決しようとする課題〕
上述した従来の同期化回路としてのスタッフ同期回路
は回線終端部ごとに位相比較回路が必要であり、回路規
模が大きくなる欠点があった。更に、回線間での信号の
入換えを行なうためには、最も速度が遅い回線の速度に
合わせて運用する必要があった。
〔課題を解決するための手段〕
このような課題を解決するために本発明による非同期
回線同期化回路は、各非同期回線からの信号を各回線速
度で各個にサンプリングする複数の回線終端部と、回線
データを記憶する複数のメモリ部と、読出クロックを作
成する読出クロック作成部とを設け、書込みにおいて
は、メモリ部は回線速度にて対応する回線終端部の出力
信号を回線データとして書き込み、読出しにおいては、
読出クロック作成部は各非同期回線に対応する各メモリ
部に対して共通に一定周期毎にアドレスをリセットする
とともに、非同期回線の最低速度より低い周波数の共通
の読出クロックで各メモリ部から必要量の回線データを
読み出すようにしたものである。
〔作用〕
本発明による非同期回線同期化回路においては、読出
クロックは各回線に共通となる。
〔実施例〕
次に、本発明による非同期回線同期化回路について図
面を参照して説明する。第1図は、本発明による非同期
回線同期化回路の一実施例を示すブロック系統図であ
る。同図において第3図と同一部分又は相当部分には同
一符号が付してある。
第1図において、回線終端部1にて終端された回線信
号は、回線AまたはBの回線信号h1またはh2から抽出し
た回線クロックb1またはb2にてメモリ部4に回線データ
a1またはa2として書き込まれる。メモリ部4の読出クロ
ックdは各回線共通に読出しクロック作成部5に与えら
れる。読出クロック作成部5は各回線の周波数より若干
低く設定された周波数で動作し、さらに、フレームタイ
ミングパルスiの一定周期ごとに読出アドレスがリセッ
トされる。
上記動作のタイムチャートを第2図に示す。第2図
(a)はフレームタイミングパルスiを示し、(b)は
回線Aの回線信号h1、(c)は回線Bの回線信号h2、
(d)は読出クロックd、(e)および(f)は回線A
およびBの同期化回線データcaおよびcb、(g)は回線
Aのデータ8と回線Bのデータ9の多重化データを示
す。第2図において、回線Aの回線信号h1が14ビット/
秒、回線Bの回線信号h2が11ビット/秒であるときに回
線相互のビット入換えを行なう場合、11ビット/秒以下
の回線容量とみなす必要がある。本実施例では10ビット
/秒とすることとしてある。メモリ読出クロックdは、
よって10ビット/秒とし、第2図(d)に示されてい
る。更に、メモリ読出しに際して、フレームタイミング
パルスiにより一定周期でアドレスをリセットする。従
って、読み出された信号はそれぞれ10ビット/秒の同期
化された信号となる。
〔発明の効果〕
以上説明したように本発明による非同期回線同期化回
路は、書込みにおいては、メモリ部は回線速度にて回線
終端部出力信号を回線データとして書き込み、読出しに
おいては、読出クロック作成部は非同期回線に対して共
通に一定周期ごとにアドレスをリセットし、非同期回線
の最低速度より低い周波数でメモリ部の内容を読み出す
ようにしたことにより、読出クロックを各回線で共通な
ものとすることができ、非同期回線から必要量の信号ビ
ットのみを抽出し同期化でき、位相比較回路が不要とな
り、回路規模が大きくならない効果がある。また、最も
速度が遅い回路の速度に合わせて運用する必要もない。
【図面の簡単な説明】
第1図は本発明による非同期回線同期化回路の一実施例
を示すブロック系統図、第2図は第1図のブロック系統
の動作を説明するためのタイムチャート、第3図は従来
の非同期回線同期化回路を示すブロック系統図、第4図
は第3図のブロック系統の動作を説明するためのタイム
チャートである。 T1,T2……端子、1……回線終端部、2……回線多重化
部、3……タイムスロット入換部、4……メモリ部、5
……読出クロック作成部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】各非同期回線からの信号を各回線速度で各
    個にサンプリングする複数の回線終端部と、回線データ
    を記憶する複数のメモリ部と、読出クロックを作成する
    読出クロック作成部とを備え、書込みにおいては、前記
    メモリ部は前記回線速度にて対応する前記回線終端部の
    出力信号を前記回線データとして書き込み、読出しにお
    いては、前記読出しクロック作成部は前記各非同期回線
    に対応する各メモリ部に対して共通に一定周期毎にアド
    レスをリセットするとともに、前記非同期回線の最低速
    度より低い周波数の共通の読出クロックで前記各メモリ
    部から必要量の回線データを読み出すことを特徴とする
    非同期回線同期化回路。
JP63132639A 1988-06-01 1988-06-01 非同期回線同期化回路 Expired - Lifetime JP2754574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63132639A JP2754574B2 (ja) 1988-06-01 1988-06-01 非同期回線同期化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63132639A JP2754574B2 (ja) 1988-06-01 1988-06-01 非同期回線同期化回路

Publications (2)

Publication Number Publication Date
JPH01303822A JPH01303822A (ja) 1989-12-07
JP2754574B2 true JP2754574B2 (ja) 1998-05-20

Family

ID=15086032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63132639A Expired - Lifetime JP2754574B2 (ja) 1988-06-01 1988-06-01 非同期回線同期化回路

Country Status (1)

Country Link
JP (1) JP2754574B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313437A (ja) * 1986-07-03 1988-01-20 Nec Corp 多重化回路
JPS6318833A (ja) * 1986-07-11 1988-01-26 Nec Corp 符号化装置

Also Published As

Publication number Publication date
JPH01303822A (ja) 1989-12-07

Similar Documents

Publication Publication Date Title
US4520479A (en) Arrangement for re-arranging information for transmitting outgoing time-division multiplexed information obtained from incoming time-division multiplexed information
JP2754574B2 (ja) 非同期回線同期化回路
JP2766006B2 (ja) エラスティック・ストア方式
JP2968308B2 (ja) 標準インターフェース用回線アダプタ
JP3013011B2 (ja) バッファ回路
JP2776455B2 (ja) 多入出力ファイル装置の制御方式
JP3034561B2 (ja) フレーム位相同期回路
JP3116898B2 (ja) 加入者回路のインターフェース変換回路とその信号変換方法
KR950012590B1 (ko) 티1(t1)전송로와 이1에이취(e1h)전송로와의 접속을 위한 속도변환장치의 가입자접속회로
JPH0759096B2 (ja) 時分割スイッチ制御装置
JPH04290121A (ja) 速度変換回路
JP2513132B2 (ja) 信号速度変換装置
JP2970468B2 (ja) 位相吸収機能付スイッチ回路
JPS63151235A (ja) 多重化マルチフレ−ム同期回路
JP2961733B2 (ja) 画像メモリ装置
JPH0272744A (ja) インターフェース装置
JPS59121386A (ja) 表示装置
JPH0220936A (ja) 多重/分離回路
JPH0444119A (ja) プレジオバッファ
JPS61224739A (ja) パルススタッフ同期装置
JPS6129885A (ja) 表示メモリのアクセス信号発生装置
JPS62126435A (ja) 速度変換バツフア回路
JPH09275594A (ja) 時分割型スイッチ
JPH0897729A (ja) エラスティックストア
JPH0714155B2 (ja) Pcm端局装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11