JPH0220936A

JPH0220936A - 多重／分離回路

Info

Publication number: JPH0220936A
Application number: JP17140588A
Authority: JP
Inventors: Atsuhiro Ito; 伊東　敦裕
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-07-08
Filing date: 1988-07-08
Publication date: 1990-01-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕例えば、多種類の情報を伝送する際に使用される多重／
分離回路に関し、伝送効率の向上を図ることを目的とし、入力するｍ種類
の情報を対応する多重化記憶部分に第１のクロックで書
き込んだ後、第２のクロックで読み出して多重化された
情報を出力し、該多重化された情報が入力した時、該第
２のクロックでｍ種類の情報を分離記憶手段に書き込ん
だ後。

該第１のクロックで読み出して分離したｍ種類の情報を
出力する多重・分離回路において、内部記憶部分に書き
込まれているフレームフォーマットを該第２のクロック
で読み出して制御信号を生成する制御手段を設け、多重
化の際、多重化された情報が該フレームフォーマットと
一致する様に該制御信号で該多重化記憶部分からの読み
出しを制御し１分離の際、該フレームフォーマットと一
致する様に多重化されたｍ種類の情報が対応する多重化
記憶部分に書き込まれる様に該制御信号で書き込みを制
御する様に構成する。

〔産業上の利用分野〕

本発明は２例えば多種類の情報を伝送する際に使用され
る多重／分離回路に関するものである。

近年、オフィスオートメーションやコンピュータの発展
、映像を用いる新しいサービスの誕生などにより高速回
線の需要が増大して高速ディジタル専用線が利用できる
様になったが、この高速ディジタル専用線はユーザ・網
インタフエースで定義された伝送容量分の情報をそのま
ま伝送する。

そこで、−本の高速ディジタル専用線を用いて。

例えばディジタル化された音声情報、映像情報。

データ情報などの多種類の情報（以下、マルチメディア
と云う）をユーザ側で多重化して網を介して相手側に伝
送する際、この回線の伝送効率の向上を図るこが必要で
ある。

〔従来の技術〕

第４図は従来例のブロック図を示す。

図において、ユーザが映像情報を相手側に伝送する際に
は定められた伝送速度の映像情報伝送回線を借用して映
像情報を局側に送出する。局側では映像用多重化部１１
で局側のクロックに同期させた後、他の映像信号と多重
化して映像情報の網を介して、相手側に伝送する。

音声情報およびデータ情報に対しても上記と同様に、音
声用多重化部１２およびデータ用多重化部１３で他の音
声情報およびデータ情報と多重化して対応する網を介し
て相手側に伝送する。

〔発明が解決しようとする課題〕

ここで、回線の伝送速度は決められているので。

伝送すべき情報の伝送速度を回線の伝送速度に一致させ
なければならない。この為、伝送効率の向上を図ること
が難しいと云う問題がある。

本発明は伝送効率の向上を図ることを目的とする。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中、２１〜２ｍは入力するｍ種類の情報を第１のクロ
ックで書き込まれ、第２のクロックで読み出される多重
化記憶部分で、３１〜３ｍは該第２のクロックでｍ種類
の情報が書き込まれ、該第１のクロックで読み出される
分離記憶部分である。

また、４は内部記憶部分４１に書き込まれているフレー
ムフォーマットを該第２のクロックで読み出して制御信
号を生成する制御手段である。

そして、制御手段４からの制御信号を用いて多重化の際
、多重化された情報が該フレームフォーマットと一致す
る様に該多重化記憶部分からの読み出しを制御し、分離
の際、多重化されたｍ種類の情報が対応する多重化記憶
部分に書き込まれる様に書き込みを制御する。

〔作用〕

本発明はｍ種類の情報の伝送速度に対応した多重／分離
を行う為、制御手段４の中の内部記憶部分４１に書き込
まれたフレームフォーマットを利用して生成した制御信
号を読み出し制御および書き込み制御に使用する。

即ち、多重記憶部分２１〜２ｍに書き込まれた情報を読
み出す際には、多重化された情報が該フレームフォーマ
ットと一致する様にビット単位で読み出しを制御する。

一方、該フレームフォーマットに多重化された情報を分
離記憶部分に占き込む際には、対応する分離記憶部分３
１〜３ｍに書き込まれる様にビット単位で書き込みを制
御する。

尚、多重記憶部分および分離記憶部分は公知のタフルバ
ッファ形式を用いて同一フレーム内の全ビットが一体と
して取り扱われると共に、他フレーム内のビット列との
順序が保たれる様にする。

これにより、伝送効率の向上が図られる。

〔実施例〕

第２図は本発明の実施例のブロック図で、第２図（ａ）
は分離部分、第２図（ｂ）は多重部分を、第３図は第２
図の動作説明図で、第３図（ａ）は分離部分。

第３（ｂ）多重部分を示す。尚、第３図の左側の符号は
第２図中の同じ符号の部分の波形を示す。

ここで、エラステイクストア３１１．３１３．　ＡＮＤ
ゲート３１２．３１４は分離記憶部分３１の構成部分、
ＲＯＭ４１゛、微分器４２．カウンタ４３９位相同期回
路４４゜スイッチ４５．インバータ４６は制御手段６の
構成部分、エラスティックストア２１１．２１３．　Ａ
ＮＤゲート２１２、２１４は多重記憶部分２１の構成部
分である。尚、端末クロック、回線クロックは第１のク
ロック。

第２のクロックである。また、企図を通じて同一符号は
同一対象物を示す。

以下、メディアの種ｄｉｍは３．即ちメディア１゜メデ
ィア２．メディア３として第３図を参照して第２図の動
作を説明するが、分離動作および多重動作はメディアの
種類が異なっても同一であるのでメディア１について行
う。

（１１分離動作（第２図（ａ）、第３図（ａｌ参照）先
ず、第３図＜８）−■に示す様に、たとえば８ビツトの
うち第１．第２．第６ビツトにメディア１（以下、Ａと
省略する）、第３．第６．第７ビツトにメディア２　（
以下、Ｂと省略する）、第４゜第５ビツトにメディア３
　（以下、Ｃと省略する）のデータが挿入され、これが
繰り返されている場合もある。しかし、フレーム内での
使い方は様々な使い方があるので予め、複数種類の使用
予定パターン（フレーム分）を定めて第２図中のＲＯＭ
　４１１の中に書き込んでおき、スイッチ４５で第３図
（ａ）−■のパターンを選択する。

また、回線クロックに同期した入力信号を端末クロック
に同期した信号に変換する為にタプルバッファ形式のエ
ラスティックストア（以下、　ＥＳと省略する）３１１
．３１３を使用する。そこで、　ＥＳ　３１１が信号を
書き込んでいる時はＥＳ　３１３は書き込んだ信号を読
み出し、これを交互に繰り返すが、２つのＥＳの切り替
えはＡ、Ｂ、Ｃの伝送速度の最小公倍数となる様なフレ
ームで行うが、このフレームは第２図のカウンタ４３で
回線クロックをカウントしたカウント値を利用して生成
している（第３図■、■参照）。

さて、第３図（ａ）−■に示す様な入力信号がＥＳ　３
１１、３１３および分離記憶部分３２．３３に加えられ
る。

一方、ＲＯＭ　４１　’には第３図−〇に示す様にカウ
ンタ４３のカウント値がアドレスとして入力しているの
で、カウント値が０．１．５の時に第３図（ａ）−■に
示す様な制御信号をライトイネーブル信号（以下、　Ｗ
Ｅと省略する）としてＥＳ　３１１とＥＳ　３１３に加
える。

この時、ＥＳ　３１１が書き込みモード、ＥＳ　３１３
が読み出しモード、即ち書き込み禁止になっているので
、　ＥＳ　３１１はＷＥが１の時に入力したＡを回線ク
ロックを半ビツトシフトさせた書き込みクロック（以下
、　ＷＣＫと省略する）で第３図（ａｌ−〇、■に示す
様にＯ番地から順番に書き込む（第３図（ａ）　−■、
■、■、＠の左側参照）。

尚、フレームの立上り点を微分器４２で微分して得られ
たパルスをＥＳの−Ｒ（ライトリセット）端子およびＲ
Ｒ（リードリセット）端子に加えることにより、　ＥＳ
内の図示しない書き込みアドレスカウンタおよび読み出
しアドレスカウンタをフレームの立上り点で０にしてい
る。

そして、次のフレームでは第３図（ａｌ−■、■。

■、■の右側に示す様にＥＳ　３１１は書き込み禁止に
なって、読み出しモードになるが、カウンタ４３の出力
を利用して位相同期回路４４で生成した端末クロックの
うち第３図（ａ）−［相］に示す様なＡを読み出す読み
出しクロック（以下、　ＲＣＫと省略する）がＥＳ　３
１１に加えられるので、初期値からＡが読み出される。

尚、ＥＳ　３１３に対するＡの書き込み、読み出しは１
フレームシフトして行われるが、動作は上記と同じであ
る（第３図（ａｌ−■１．■゛、０゛＠°参照）。

（２）多重化動作（第２図（ｂ）、第３図（ｂｌ参照）
次に、第３図（ｂ）−■に示すフレームによって第３図
（ｂ）−■、■、■９．■１に示す様にＥＳ　２１１が
書き込みモードの状態、　ＥＳ　２１３が書き込み禁止
モードの状態にあり、多重記憶部分２Ｌ　２２．２３に
は第３図（ｂ）−■〜■のＷＣＫが加えられるとして分
離動作と同様にＡについて動作説明する。

先ず、端末（図示せず）から送られた第３図（ｂ）■に
示すＡは第３図山）−〇に示す端末クロックよりも半ビ
ツトシフトしたＷＣＫによりＥＳ　２１１のＯ番地から
順番に書き込まれる（第３図（ｂｌ−■、■参照）。

一方、ｌフレーム前にＡが書き込まれたＥＳ　２１３に
は、第３図（ｂ）−■、［相］に示す様に多重化した時
にＡが挿入されるタイムスロットの間、１になっている
制御信号がＲＯＭ　４１°から読み出しイネーブル信号
（以下、　ＲＥと省略する）として加えられる。

そこで、この間、第３図（ｂｌ−■に示す回線クロック
を読み出しクロック（以下、　ＲＣＫと省略する）に用
いて、Ｏ番地からＡが読み出される（第３図（ｂ）−■
°、＠°参照）。尚、次のフレームでは第３図（ｂｌ−
■、■に示す様にＢＳ　２１１からＡが読み出される。

尚、多重記憶部分２２．２３も同様にＢ、Ｃが書き込ま
れ、第３図（ｂ）−６，■に示す様に読み出されるので
、結局第３図（ｂｌ−■に示す様な多重化された出力信
号が得られる。

これにより、伝送効率が向上する。

〔発明の効果〕

以上詳細に説明した様に本発明によれば伝送効率が向上
すると云う効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、第４図は従来例のブロック図を示す。図において、４は制御手段、２１〜２ｍは多重記憶部分、３１〜３ｍは分離記憶部分、４１は内部記憶部分を示す。

Claims

【特許請求の範囲】入力するｍ種類（ｍは正の整数）の情報を対応する多重
化記憶部分（２１〜２ｍ）に第１のクロックで書き込ん
だ後、第２のクロックで読み出して多重化された情報を
出力し、該多重化された情報が入力した時、該第２のク
ロックでｍ種類の情報を分離記憶手段（３１〜３ｍ）に
書き込んだ後、該第１のクロックで読み出して分離した
ｍ種類の情報を出力する多重・分離回路において、内部記憶部分（４１）に書き込まれているフレームフォ
ーマットを該第２のクロックで読み出して制御信号を生
成する制御手段（４）を設け、多重化の際、多重化された情報が該フレームフォーマッ
トと一致する様に該制御信号で該多重化記憶部分からの
読み出しを制御し、分離の際、該フレームフォーマットと一致する様に多重
化されたｍ種類の情報が対応する多重化記憶部分に書き
込まれる様に該制御信号で書き込みを制御する構成にす
ることを特徴とする多重／分離回路。